JP2002374311A - センタタップ終端部品、センタタップ終端部品を用いたプリント配線板、及びプリント配線板を内部に有する電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 差動信号伝送配線に配置されるセンタタップ
終端部品を、簡単で安価な構成とすることで、差動信号
配線による不要輻射ノイズの抑制効果を維持したまま、
実装コストを低減し、高密度実装を実現し、基板設計の
自由度を向上させる。 【解決手段】 センタタップ終端部品を、差動信号伝送
配線の差動インピーダンスにマッチングした抵抗値の約
半分の抵抗値をもつ２個の抵抗と、該２個の抵抗に電気
的に接続された少なくとも１つのコンデンサとを１パッ
ケージ部品、１チップ部品、１IC部品等からなる1部品
として形成し、上記抵抗は、その一端が上記差動信号伝
送配線にそれぞれ電気的に接続され、多端が上記コンデ
ンサの一端に電気的に接続され、上記コンデンサの他端
はプリント配線板のグランドへ接地されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高速電気信号をプリ
ント配線、ケーブルなどの伝送線路を介して差動信号を
伝送する差動信号伝送回路に関する。

【０００２】

【従来の技術】従来から、高速信号をプリント配線板や
ケーブルで伝送する場合、不要輻射ノイズを抑制するた
めに、低電圧差動信号（Low Voltage Differential
Signal：ＬＶＤＳ）伝送技術が利用されている。差動信
号の流れる２本の伝送線路間には逆相のディファレンシ
ャル電流だけが流れるように差動信号送信ICは設計され
ている。しかし、非常に短いタイミングにおいて差動信
号線上に流れる電流に対して、正確な逆相状態を実現す
る事は困難である。ＬＶＤＳの場合、Ｈ論理→Ｌ論理に
遷移する瞬間とＬ論理→Ｈ論理に遷移する瞬間のどちら
においても、２本の差動信号線の一方はＨからＬへ、も
う一方はＬからＨへ遷移する。つまり、瞬間的に２本の
信号線は立ち上がりと立ち下がりがちょうど重なること
になる。ＬＶＤＳに限らず、信号出力のｔｒ/ｔｆ特性
は完全に一致させるのが原理的に困難であるために、瞬
間的に差動信号線間に僅かな同相のコモンモード電流が
流れる。また、プリント配線やケーブル等における、差
動信号伝送回路の差動インピーダンスのアンマッチン
グ、差動信号伝送線間のスキューなどによってもコモン
モード電流の発生要因となる。これらの２本の差動信号
配線に同相で流れるコモンモード電流成分は、ＬＶＤＳ
伝送系から不要電磁波が輻射される主な原因となってい
た。

【０００３】差動信号伝送回路の不要輻射ノイズの抑制
には、このコモンモード電流を抑制することが必要であ
る。しかしながら、通常使用されている差動信号受信Ｉ
Ｃの直前に差動信号伝送回路の差動インピーダンスにマ
ッチングした値の抵抗を、２本の差動信号配線間に直列
に配置する終端方法では、プリント配線板のグランドパ
ターンに対して積極的に結合がされていないため、コモ
ンモード電流を抑制する事ができない。そこで、「トラ
ンジスタ技術」1997年7月号特集p.280 に記載されてい
るように、センタタップ終端と呼ばれる、複数のセンタ
タップ終端部品を実装する終端方法を用いる事で不要輻
射ノイズ問題を解決することが知られている。

【０００４】図７（ａ）（ｂ）（ｃ）は従来のセンタタ
ップ終端方法で、受信側プリント配線板が片面プリント
配線板である場合の差動信号伝送の構成図である。図中
５１ａ、５１ｂは不図示の送信側IC等に接続された差動
信号配線である。５２、５３は差動信号配線５１ａ、５
１ｂに設けられたランドパターン５２ａ、５３ａとラン
ドパターン５２ｂ、５３ｂにそれぞれ両端が実装される
チップ抵抗である。ランドパターン５２ｂ、５３ｂから
お互いが並列に配線されるように配置されたランドパタ
ーン５４ａと、プリント配線板のグランドパターンに接
続されるランドパターン５４ｂにチップコンデンサ５４
の両端が実装される。

【０００５】差動信号配線５１ａ、５１ｂは、チップ抵
抗５２、５３への接点となるランドパターン５２ａ、５
３ａを経て、受信側IC５５がはんだ等により実装されて
いるランドパターン５５ａ、５５ｂに接続されている。

【０００６】図７（ａ）はランドパターン５２ｂ、５３
ｂ、５４ａが２本の差動信号配線の間に設けられてお
り、ランドパターン５２ｂ、５３ｂは並列に配置されて
いる。ランドパターン５４ｂは２本の差動信号配線の外
側に設けられている。図７（ｂ）は図７（ａ）と同様に
ランドパターン５２ｂ、５３ｂ、５４ｂが２本の差動信
号配線の間に設けられており、ランドパターン５２ｂ、
５３ｂ、５４ｂはすべて並列に配置されている。ランド
パターン５４ａは２本の差動信号配線の外側に設けられ
ている。図７（ｃ）はランドパターン５２ｂ、５３ｂ、
５４ａ、５４ｂはすべて２本の差動信号配線の外側に設
けられている。

【０００７】上記のセンタタップ終端部品は、差動信号
伝送線路の差動インピーダンスにマッチングした抵抗値
の約半分の抵抗値をもつ２個のチップ抵抗５２、５３
を、差動信号受信ＩＣの近傍で２本の差動信号配線に対
しそれぞれ直列に接続し、チップ抵抗５２、５３の間に
バイパスコンデンサ５４でプリント配線板のグランドパ
ターンへ接地する構成をとっている。そのため、プリン
ト配線板のグランドパターンに対して積極的に結合がな
され、コモンモード電流を抑制する事ができた。

【０００８】また、差動信号受信用IC５５は、２本の差
動信号配線間に直列に挿入された終端抵抗に流れるディ
ファレンシャル電流成分を、抵抗にかかる電位差として
受信するだけなので、バイパスコンデンサ５４を通じて
プリント配線板のグランドに流れるコモンモード電流成
分は差動信号受信用ICでの受信波形に影響を及ぼすこと
はない。

【０００９】また、プリント配線板のグランドパターン
に対して積極的に結合がなされたセンタタップ終端部品
は、コモンモード電流成分に対するリターン電流を形成
し易く、磁界の打ち消し効果によって差動信号伝送路か
らの不要輻射ノイズが抑制できるという効果がある。

【００１０】

【発明が解決しようとする課題】しかしながら上記に示
した従来技術は、センタタップ終端には抵抗２個とコン
デンサ１個と計３個の部品を基板に実装する必要があ
る。そのため、少なくとも６箇所をはんだ等により実装
しなければならず、実装にかかるコストが高くなってし
まうという問題点があった。またプリント基板に少なく
とも６個のランドパターンを形成する必要があり、プリ
ント基板の面積利用率が高く、高密度実装を行う上では
問題となっている。また、基板設計を行う際に、各ラン
ドパターンの位置や配線の位置を充分に検討する必要が
あり、基板設計の自由度が著しく損なわれると言う問題
点があった。

【００１１】また、多くの場合片面プリント配線板上で
２本の差動信号線の間にグランドパターンを設けるのは
難しく、チップコンデンサ５４のグランド端子を２本の
差動信号配線の外側でグランドパターンと接続してい
る。そのため、各ランドパターンの配置によっては、差
動信号配線が非等長配線になってしまったり、対称性の
崩れた配線になったりしてしまう。差動信号配線が非等
長配線や対称性の崩れた配線になってしまうと、差動信
号配線による不要輻射ノイズの抑制効果が低下してしま
うという問題点があった。

【００１２】

【課題を解決するための手段】上記課題を解決するため
本発明においては、差動信号伝送配線に配置されるセン
タタップ終端部品において、差動インピーダンスにマッ
チングした抵抗値の約半分の抵抗値をもつ２個の抵抗
と、該２個の抵抗に電気的に接続された少なくとも１つ
のコンデンサとが１部品として形成されたセンタタップ
終端部品を提案している。

【００１３】また、本発明においては、差動信号伝送配
線に配置されるセンタタップ終端部品において、差動イ
ンピーダンスにマッチングした抵抗値の約半分の抵抗値
をもつ２個の抵抗と、該抵抗に接続された少なくとも１
つのコンデンサとを１部品として形成し、上記抵抗の一
端が上記差動信号伝送配線にそれぞれ電気的に接続さ
れ、多端が上記コンデンサの一端に電気的に接続され、
上記コンデンサの他端はプリント配線板のグランドへ接
地されているセンタタップ終端部品を提案している。

【００１４】また、本発明においては、上記コンデンサ
はチップコンデンサであり、上記抵抗はチップ抵抗であ
り、上記コンデンサは、並列して配置された上記抵抗の
上に積層されて配置され、上記コンデンサと上記抵抗は
第１の導電部材により電気的に接続され、上記コンデン
サとプリント配線板のグランドは第２の導電部材により
電気的に接続されており、上記コンデンサと上記抵抗が
１つのパッケージ部品として形成したセンタタップ終端
部品を提案している。

【００１５】また、本発明においては、上記コンデンサ
と上記抵抗が１つのチップ部品として形成されているセ
ンタタップ終端部品を提案している。

【００１６】また、本発明においては、上記コンデンサ
と上記抵抗が１つのＩＣ部品として形成されているセン
タタップ終端部品を提案している。

【００１７】また、本発明においては、上記センタタッ
プ終端部品を用いたプリント配線板及び、そのプリント
配線板を内部に有する電子機器を提案している。

【００１８】

【発明の実施の形態】次に、本発明の実施の形態を、図
面を参照して説明する。

【００１９】（第１の実施形態）図１は本発明の差動信
号伝送方式におけるセンタタップ終端部品の第１の実施
形態を示したものである。図中１３は信号送信側プリン
ト配線板で、１４は信号受信側プリント配線板である。
信号送信側プリント配線板１３には、ＬＶＤＳ送信用Ｉ
Ｃ１１の出力ピンが、ランドパターン１１ａ、１１ｂに
おいてはんだ等により実装されており、信号受信側プリ
ント配線板１４には、ＬＶＤＳ受信用ＩＣ１２の出力ピ
ンが、ランド１２ａ、１２ｂにおいてはんだ等により実
装されている。

【００２０】１９は信号送信側プリント配線板１３と外
部のケーブルとを接続するコネクタであり、２０は信号
受信側プリント配線板１３と外部のケーブルとを接続す
るコネクタである。ランド１１ａ、１１ｂとコネクタ１
９とは、差動信号配線１６ａ、１６ｂにより配線されて
おり、ランド１２ａ、１２ｂとコネクタ２０は差動信号
配線１７ａ、１７ｂにより配線されている。コネクタ１
９とコネクタ２０は差動信号ケーブル１５ａ、１５ｂに
より接続されている。

【００２１】１８は本発明の特徴となるセンタタップ終
端部品であり、受信側プリント配線板１４上の差動信号
受信用IC１２の近傍に配置され、差動信号配線１７ａ、
１７ｂに設けられたランドパターン１８ａ、１８ｂ及び
グランドとなるランドパターン１８ｃ、１８ｄにおいて
実装されている。センタタップ終端部品１８は差動信号
配線１６ａ、１６ｂ、差動信号ケーブル１５ａ、１５
ｂ、差動信号配線１７ａ、１７ｂに流れるコモンモード
電流を抑制している。

【００２２】図２はセンタタップ終端部品１８の構成詳
細図である。センタタップ終端部品１８は２個のチップ
抵抗と１個のチップコンデンサを内包した３端子回路を
内部に形成する１つのパッケージで形成されている。セ
ンタタップ終端部品１８の底面には、差動信号線１７
ａ、１７ｂにコンタクトするためのランドパターン１８
ａ、１８ｂに実装される電極２１ａ、２１ｂと、プリン
ト配線板のグランドにコンタクトするランドパターン１
８ｃ、１８ｄに実装される電極２１ｃ、２１ｄとが設け
られている。センタタップ終端部品１８の内部には、２
つのチップ抵抗２２、２３が並列に配置され、それらの
上に積層されて１つのチップコンデンサ２４が配置され
ている。チップ抵抗２２，２３の一端２２ａ、２３ａは
電極２１ａ、２１ｂに接続されており、チップ抵抗２
２，２３の他端はともに導電性部材２５に接続されてい
る。導電性部材２５はチップコンデンサ２４の一端２４
ｂにも接続されている。チップコンデンサの他端２４ａ
は導電部材２６と接続されている。導電部材２６は２股
に分かれており、電極２１ｃ、２１ｄに接続されグラン
ドに接地されている。導電部材２５、２６はアルミニウ
ム等の導電性の金属であればかまわないが、薄型、軽量
である事が望まれる。

【００２３】なお、これらの構成部材がお互いに非意図
的に電気的コンタクトする事を避けるため、センタタッ
プ終端部品１８の内部は樹脂等の非導電性材料によって
埋め尽くされている。

【００２４】また、差動信号線の配線パターン１７ａ、
１７ｂの差動インピーダンスを一定に保つために、セン
タタップ終端部品１８の実装部分で差動信号線の配線パ
ターンの間隔が広がることは望ましくない。パターンが
広がらないようにするためには、センタタップ終端部品
１８の電極２１ａ、２１ｂの間隔は差動信号線の配線パ
ターン１７ａ、１７ｂの間隔にほぼ位置したサイズであ
ることが望まれる。

【００２５】チップ抵抗２２、２３の抵抗値に関して
は、プリント配線板上の差動信号線の差動インピーダン
スとマッチングした値になるようにその都度選択する事
が必要である。例えばプリント配線板上の差動信号線の
差動インピーダンスが１００Ωであったら、チップ抵抗
２２、２３はその半分の値である５０Ωに近い値であれ
ば良い。また差動インピーダンスが１５０Ωであれば、
その半分である７５Ωに近い値であれば良い。チップコ
ンデンサ５４の容量値に関しては、１００ｐＦ以上１μ
Ｆ以下であれば問題ない。

【００２６】以上のようにセンタタップ終端部品１８を
１つのパッケージにより構成する事により、部品点数を
減らす事ができ、実装コストを大幅に削減する事ができ
る。またランドターンを４箇所にする事ができるため、
プリント基板の面積利用率が低くなり高密度実装に有利
となる。また、基板設計の自由度も増す。また２本差動
信号配線は等長であり、かつ対称に形成する事ができる
ため、差動信号配線による放射ノイズの抑制効果も充分
に発揮できる。

【００２７】（第２の実施形態）次に図３（ａ）（ｂ）
を参照して、本発明における第２の実施形態のセンタタ
ップ終端部品に関する説明をする。図３（ａ）はセンタ
タップ終端部品を１つのチップ部品として構成した場合
の構成図である。図３（ｂ）は図３（ａ）に示したセン
タタップ終端部品の内部の回路構成を示した図である。

【００２８】図３（ａ）において図１と共通の部分は同
じ番号を付し、その説明は省略する。３１はセンタタッ
プ終端部品で、差動信号配線１７ａ、１７ｂに接続され
たランド３１ａ、３１ｂ及び、差動信号配線１７ａ、１
７ｂの間に設けられたグランド用ランド３１ｃにおいて
はんだ等により実装されている。

【００２９】尚、片面プリント配線板でなく多層プリン
ト配線板の場合には、中心に位置するグランド端子から
ビアを切り返し、その他の層のグランドへ接続すること
も可能である。

【００３０】図３（ｂ）はセンタタップ終端部品３１の
内部の回路構成を示した図である。センタタップ終端部
品３１は２つの抵抗と１つコンデンサを有し、それらを
１つのチップ部品として形成されている。第１の実施形
態と同様に２つの抵抗はそれぞれランド３１ａ、３１ｂ
と接続されており、コンデンサはグランド用ランド３１
ｃと接続されている。

【００３１】本実施の形態は、片面プリント配線板で差
動信号線の配線パターン間にグランドパターンを形成で
きる場合に有効で、実装するランドパターンを３箇所に
する事ができるので、上記第１の実施の形態に比べて更
にプリント基板の面積利用率が低くなり高密度実装に有
利となる。また、基板設計の自由度も増す。また２本差
動信号配線は等長であり、かつ対称に形成する事ができ
るため、差動信号配線による不要輻射ノイズがの抑制効
果も充分に発揮できる。

【００３２】（第３の実施形態）次に図４（ａ）（ｂ）
を参照して、本発明における第３の実施形態のセンタタ
ップ終端部品に関する説明をする。図４（ａ）はセンタ
タップ終端部品を１つのＩＣにより構成した場合の差動
信号伝送の構成図である。図４（ｂ）は図４（ａ）に示
したセンタタップ終端部品の内部の回路構成を示した図
である。

【００３３】図４（ａ）において図１と共通の部分は同
じ番号を付し、その説明は省略する。３２はセンタタッ
プ終端部品で、差動信号配線１７ａ、１７ｂに接続され
たランド３２ａ、３２ｂ及び、差動信号配線１７ａ、１
７ｂの外部に設けられたグランド用ランド３２ｃにおい
てはんだ等で実装されている。

【００３４】図４（ｂ）はセンタタップ終端部品３２の
内部の回路構成を示した図である。センタタップ終端部
品３２は２つの抵抗と１つコンデンサを有し、それらに
より１つのＩＣ部品として形成されている。第１の実施
形態と同様に２つの抵抗はそれぞれランド３２ａ、３２
ｂと接続されており、コンデンサはグランド用ランド３
２ｃと接続されている。

【００３５】本実施の形態は、特にグランド端子を差動
信号線の外側に持ってくることが容易であり、片面プリ
ント配線板で差動信号線間にグランドパターンを形成で
きない場合に使用する事が可能である。実装するランド
を３箇所にする事ができるので、上記第１の実施の形態
に比べて更にプリント基板の面積利用率が低くなり高密
度実装に有利となる。また、基板設計の自由度も増す。
また２本差動信号配線は等長であり、かつ対称に形成す
る事ができるため、差動信号配線による放射ノイズの抑
制効果も充分に発揮できる。

【００３６】（第４の実施形態）次に図５（ａ）（ｂ）
を参照して、本発明における第４の実施形態のセンタタ
ップ終端部品に関する説明をする。図５（ａ）は第３の
実施形態と同様に、センタタップ終端部品を１つのＩＣ
により構成した場合の差動信号伝送の構成図である。図
５（ｂ）は図５（ａ）に示したセンタタップ終端部品の
内部の回路構成を示した図である。

【００３７】図５（ａ）において図１と共通の部分は同
じ番号を付し、その説明は省略する。３３はセンタタッ
プ終端部品で、差動信号配線１７ａ、１７ｂに接続され
たランド３３ａ、３３ｂ、差動信号配線１７ａ、１７ｂ
の外部に設けられたグランド用ランド３３ｃ、３３ｄ、
３３ｅ、３３ｆにおいてはんだ等で実装されている。

【００３８】図５（ｂ）はセンタタップ終端部品３３の
内部の回路構成を示した図である。センタタップ終端部
品３３は２つの抵抗と４つコンデンサを有し、それらに
より１つのＩＣ部品として形成されている。２つの抵抗
はそれぞれランド３３ａ、３３ｂと接続されており、４
つのコンデンサはグランド用ランド３３ｃ、３３、３３
ｅ、３３ｆに接続されている。

【００３９】本実施の形態は、特にグランド端子を差動
信号線の外側に持ってくることが容易であり、片面プリ
ント配線板で差動信号線間にグランドパターンを形成で
きない場合に使用する事が可能である。

【００４０】尚、本実施形態においては、６ピンのＩＣ
を使用したが、同様に８ピン、またより多ピン数のセン
タタップ終端部品を構成することが可能である。センタ
タップ終端部品を多ピン数で構成した場合においては、
内部回路もセンタタップ終端回路を複数形成し、複数の
差動信号伝送回路に対する終端回路アレイ部品を構成す
ることが可能である。

【００４１】また本実施形態は、センタタップ終端部品
３３のグランドピンをランドパターン３３ｃ、３３ｄ、
３３ｅ、３３ｆの４点で実装しており、コンデンサから
プリント配線板のグランドパターンへの結合を、低イン
ダクタンスでより強めることができる。そのため、セン
タタップ終端部品３３のプリント配線板のグランドパタ
ーンに対して結合が弱いと差動信号伝送路からの不要電
磁波の輻射が生じ易いが、コモンモード電流成分に対す
るプリント配線板のグランドパターンとの結合を強めた
本実施形態では、コモンモード電流成分に対するリター
ン電流を形成し易く、磁界の打ち消し効果によって差動
信号伝送路からの不要電磁波の輻射を抑制する事ができ
る。さらに、第３の実施例よりも半田実装による確実な
固定が容易であるという利点を持っている。

【００４２】（第５の実施形態）図６は第１乃至第４の
実施形態のセンタタップ終端部品のいずれかを用いた、
プリント配線板及びケーブルを内蔵したに電子機器の例
であり、ここでは特にデジタル複写機の例をあげる。デ
ジタル複写機から輻射される不要電磁波の大きな一因と
して、画像信号の伝送にまつわる不要電磁波の輻射が挙
げられる。これを抑制するために画像信号をＬＶＤＳで
伝送する技術が広く使用されている。

【００４３】図中４１はデジタル複写機を示す。４２は
紙等に記載された情報をレーザー等で読み取る光学読取
装置である。光学読取装置４２の内部には、読み取った
画像信号を蓄えるプリント配線板４３が設けられてお
り、プリント配線板４３から画像信号がケーブル４４を
通じて画像信号が、ＬＶＤＳで画像処理基板４５に伝送
される。この伝送系において、上記した第１乃至第４の
実施形態のセンタタップ終端部品が、プリント配線板４
３に実装されている。

【００４４】尚、上記実施形態はデジタル複写機に関し
て記載しているが、本実施の形態はそれに特定されるも
のではなく、プリンタやＦＡＸ等の電子機器であれば広
く適用可能である。

【００４５】第１乃至第４の実施形態のセンタタップ終
端部品をデジタル複写機に使用することで、不要電磁波
の輻射を抑制すると同時に、センタタップ終端部品点数
の削減する事ができ実装コストを低減させる事ができ
る。また、プリント配線板の面積利用率を向上させ、高
密度実装が可能になるためデジタル複写機の小型化に寄
与する事が、電気設計自由度の向上、等の理由からデジ
タル複写機のトータルコストを低く抑えることが可能に
なる。

【００４６】また、本発明の構成は上述した図１、図
２、図３、図４、図５、図６の実施形態に限定されるも
のではなく、センタタップ終端部品を１つの部品として
実装できるものであればどのような構成でもかまわな
い。また、上記実施形態においては片面プリント配線板
で構成された差動信号伝送においてセンタタップ終端部
品を用いる方法について述べたが、必要に応じて両面プ
リント配線板、多層プリント配線板に適応することが可
能である。

【００４７】

【発明の効果】以上に示したように、本発明の差動信号
伝送の終端方法によれば、差動信号送信ＩＣ出力波形に
元来存在するコモンモード電流に対して、センタタップ
終端部品１７において実現される終端抵抗の中点からコ
ンデンサでプリント配線板のグランドと接続することに
よって、コモンモード電流に対するリターン電流を増加
させる効果をもち、強いてはリターン電流との磁界の打
ち消し効果によって不要輻射ノイズを抑制することが可
能になる。

【００４８】また、２個の抵抗と１個のコンデンサとを
１チップに集積したセンタタップ終端部品を用いること
で、センタタップ終端の部品点数の減らすことができる
ため、実装にかかるコストを大幅に削減する事ができ
る。また、部品の実装に必要なランドパターンの数を減
らす事ができるため、プリント基板の面積利用率が低く
なり高密度実装に有利となる。また基板設計の自由度を
著しく向上させる事ができる。

【００４９】また、差動信号伝送路にコモンモード電流
が発生する要因である非対称な非等長配線を排除した、
理想的な直線による配線パターンが実現できるので、コ
モンモード電流を減少することが可能になり、従って不
要輻射ノイズを低減する効果がある。

【図面の簡単な説明】

【図１】第１の実施形態に関わるのセンタタップ終端部
品を用いた差動信号伝送方式。

【図２】第１の実施形態に関わるのセンタタップ終端部
品の構成詳細図。

【図３】第２の実施形態に関わるのセンタタップ終端部
品を用いた差動信号伝送方式。

【図４】第３の実施形態に関わるのセンタタップ終端部
品を用いた差動信号伝送方式。

【図５】第４の実施形態に関わるのセンタタップ終端部
品を用いた差動信号伝送方式。

【図６】センタタップ終端部品を用いたデジタル複写
機。

【図７】従来のセンタタップ終端終端部品を用いた差動
信号伝送方式。

【符号の説明】

１１ ＬＶＤＳ送信用ＩＣ １１ａ、１１ｂ ＬＶＤＳ送信用ＩＣを実装するランド
パターン １２ ＬＶＤＳ受信用ＩＣ １２ａ、１２ｂ ＬＶＤＳ受信用ＩＣを実装するランド
パターン １３ 信号送信側プリント配線板 １４ 信号受信側プリント配線板 １５ａ、１５ｂ 差動信号のケーブル １６ａ、１６ｂ 送信側プリント配線板上の差動信号の
配線パターン １７ａ、１７ｂ 受信側プリント配線板上の差動信号の
配線パターン １８ センタタップ終端抵抗部品 １９ 送信側プリント配線板のコネクタ ２０ 受信側プリント配線板のコネクタ ２１ａ、２１ｂ 差動信号線コンタクト用電極 ２４ｃ、２４ｄ プリント配線板グランドコンタクト用
電極 ２２、２３ チップ抵抗 ２４ チップコンデンサ ２５、２６ 導電性部材 ５１ チップ部品からなるセンタタップ終端部品 ５１ａ、５１ｂ ＬＶＤＳ受信用ＩＣを実装するランド
パターン ５２、５３ チップ抵抗 ５４ チップコンデンサ ５５ ＬＶＤＳ受信用ＩＣ ５５ａ、５５ｂ ＬＶＤＳ受信用ＩＣを実装するランド
パターン

Claims (7)

【特許請求の範囲】
1. 【請求項１】 差動信号伝送配線に配置されるセンタタ
   ップ終端部品において、差動インピーダンスにマッチン
   グした抵抗値の約半分の抵抗値をもつ２個の抵抗と、該
   ２個の抵抗に電気的に接続された少なくとも１つのコン
   デンサとが１部品として形成されている事を特徴とする
   センタタップ終端部品。
2. 【請求項２】 前記抵抗は、その一端が前記差動信号伝
   送配線にそれぞれ電気的に接続され、他端が上記コンデ
   ンサの一端に電気的に接続され、上記コンデンサの他端
   はプリント配線板のグランドへ接地されている事を特徴
   とする請求項第１項記載のセンタタップ終端部品。
3. 【請求項３】 前記コンデンサはチップコンデンサであ
   り、前記抵抗はチップ抵抗であり、前記コンデンサは、
   並列して配置された前記抵抗の上に積層されて配置さ
   れ、前記コンデンサと前記抵抗は第１の導電部材により
   電気的に接続され、前記コンデンサとプリント配線板の
   グランドは第２の導電部材により電気的に接続されてお
   り、前記コンデンサと前記抵抗が１つのパッケージ部品
   として形成されている事を特徴とする請求項第２項記載
   のセンタタップ終端部品。
4. 【請求項４】 前記コンデンサと前記抵抗が１つのチッ
   プ部品として形成されている事を特徴とする請求項第２
   項記載のセンタタップ終端部品。
5. 【請求項５】 前記コンデンサと前記抵抗が１つのＩＣ
   部品として形成されている事を特徴とする請求項第２項
   記載のセンタタップ終端部品。
6. 【請求項６】 請求項第１項乃至第５項のいずれか一項
   に記載のセンタタップ終端部品を用いた事を特徴とする
   プリント配線板。
7. 【請求項７】 請求項６に記載のプリント配線板を内部
   に有する事を特徴とする電子機器。