JPH11145570A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH11145570A JPH11145570A JP30684297A JP30684297A JPH11145570A JP H11145570 A JPH11145570 A JP H11145570A JP 30684297 A JP30684297 A JP 30684297A JP 30684297 A JP30684297 A JP 30684297A JP H11145570 A JPH11145570 A JP H11145570A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- analog
- digital
- signal line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 アナログ回路とデジタル回路を分離しても発
生する両回路を結ぶ信号線にのるノイズを低減したプリ
ント基板を得る。 【解決手段】 アナログ回路に直接対応するアナロググ
ランドと、デジタル回路に直接対応するデジタルグラン
ドとを設け、かつアナログ回路とデジタル回路を接続す
る信号線にも対応する信号線用グランドを設けて、この
信号線用グランドは、上記両回路において出力側の回路
対応のグランドを延長したグランドとした。また更に、
信号線用グランドは、信号線がアナログ回路出力を伝送
するアナログ信号線と、デジタル回路出力を伝送するデ
ジタル信号線とがあると、アナログ信号線用グランドは
アナロググランドを延長し、デジタル信号線用グランド
はデジタルグランドを延長した構成とした。
生する両回路を結ぶ信号線にのるノイズを低減したプリ
ント基板を得る。 【解決手段】 アナログ回路に直接対応するアナロググ
ランドと、デジタル回路に直接対応するデジタルグラン
ドとを設け、かつアナログ回路とデジタル回路を接続す
る信号線にも対応する信号線用グランドを設けて、この
信号線用グランドは、上記両回路において出力側の回路
対応のグランドを延長したグランドとした。また更に、
信号線用グランドは、信号線がアナログ回路出力を伝送
するアナログ信号線と、デジタル回路出力を伝送するデ
ジタル信号線とがあると、アナログ信号線用グランドは
アナロググランドを延長し、デジタル信号線用グランド
はデジタルグランドを延長した構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は電子機器内部に搭載
されるプリント配線板に係るものであり、特に電子機器
の内部回路で発生する干渉の抑制および電子機器より発
生する不要電磁波を抑制したプリント基板に関するもの
である。
されるプリント配線板に係るものであり、特に電子機器
の内部回路で発生する干渉の抑制および電子機器より発
生する不要電磁波を抑制したプリント基板に関するもの
である。
【０００２】
【従来の技術】図７は例えば特開平７−３０２９５９号
公報に示された従来のプリント配線板である。同図にお
いて１０１、１０３、１０５はデジタル回路ブロック、
１０２、１０４はアナログ回路ブロック、１０６は接続
端子、１１０はチップ部品、１１１、１１２、１１３、
１１４、１１５はＧＮＤパターン、１１１Ａ〜１１１
Ｃ、１１２Ａ〜１１２Ｃ、１１３Ａ〜１１３Ｅ、１１４
Ａ〜１１４Ｇ、１１５Ａ〜１１５Ｇはランド部、１４０
は基板である。
公報に示された従来のプリント配線板である。同図にお
いて１０１、１０３、１０５はデジタル回路ブロック、
１０２、１０４はアナログ回路ブロック、１０６は接続
端子、１１０はチップ部品、１１１、１１２、１１３、
１１４、１１５はＧＮＤパターン、１１１Ａ〜１１１
Ｃ、１１２Ａ〜１１２Ｃ、１１３Ａ〜１１３Ｅ、１１４
Ａ〜１１４Ｇ、１１５Ａ〜１１５Ｇはランド部、１４０
は基板である。
【０００３】上記の構成によれば、基板１４０の各回路
ブロック１０１〜１０５におけるＧＮＤパターン１１１
〜１１５は回路ブロック１０１〜１０５毎に分離して形
成され、対応する接続端子１０６に接続されている。ま
た、それぞれのＧＮＤパターン１０１〜１０５のライン
中にはランド部１１１Ａ〜１１１Ｃ、１１２Ａ〜１１２
Ｃ、１１３Ａ〜１１３Ｅ、１１４Ａ〜１１４Ｇ、１１５
Ａ〜１１５Ｇが形成されており、それぞれの回路ブロッ
ク１０１〜１０５におけるランド部の相互間がチップ部
品１１０によって適宜接続可能となっている。従って、
実測しながら低ノイズになるようチップ部品１１０で回
路ブロックのＧＮＤパターンを更に接続していくこと
で、結果的に低ノイズにして回路ブロック相互間の電圧
変動等の影響を回避している。
ブロック１０１〜１０５におけるＧＮＤパターン１１１
〜１１５は回路ブロック１０１〜１０５毎に分離して形
成され、対応する接続端子１０６に接続されている。ま
た、それぞれのＧＮＤパターン１０１〜１０５のライン
中にはランド部１１１Ａ〜１１１Ｃ、１１２Ａ〜１１２
Ｃ、１１３Ａ〜１１３Ｅ、１１４Ａ〜１１４Ｇ、１１５
Ａ〜１１５Ｇが形成されており、それぞれの回路ブロッ
ク１０１〜１０５におけるランド部の相互間がチップ部
品１１０によって適宜接続可能となっている。従って、
実測しながら低ノイズになるようチップ部品１１０で回
路ブロックのＧＮＤパターンを更に接続していくこと
で、結果的に低ノイズにして回路ブロック相互間の電圧
変動等の影響を回避している。
【０００４】グランドを複数区分（回路）に分割する場
合に、アナログ回路とデジタル回路の区分に対応して分
割することもよく行われている。第２の従来例として、
特開昭６３−１７０９８８号公報で示されるものは、ア
ナログ回路側のグランドとデジタル回路側のグランドと
がプリント基板の２層に分離されて設けられていて、両
回路を結ぶ信号線はスルーホールによりプリント基板の
両面をそれぞれの側にあるアナログ側とデジタル側を結
んでいる。
合に、アナログ回路とデジタル回路の区分に対応して分
割することもよく行われている。第２の従来例として、
特開昭６３−１７０９８８号公報で示されるものは、ア
ナログ回路側のグランドとデジタル回路側のグランドと
がプリント基板の２層に分離されて設けられていて、両
回路を結ぶ信号線はスルーホールによりプリント基板の
両面をそれぞれの側にあるアナログ側とデジタル側を結
んでいる。
【０００５】
【発明が解決しようとする課題】従来のプリント配線板
は以上のように構成されており、各回路ブロックのグラ
ンド（ＧＮＤパターン）は当然、途中で分離されている
ため、各ブロック間を結ぶ信号線に対応するグランドが
途中で途絶える構造となっている。このような配線構造
では、グランドが分離されていても、各ブロック間また
はアナログとデジタル回路間を結ぶ信号線に対する考慮
がされておらず、電子機器内部で発生する電磁干渉や不
要電磁波の抑制が困難であるという課題があった。
は以上のように構成されており、各回路ブロックのグラ
ンド（ＧＮＤパターン）は当然、途中で分離されている
ため、各ブロック間を結ぶ信号線に対応するグランドが
途中で途絶える構造となっている。このような配線構造
では、グランドが分離されていても、各ブロック間また
はアナログとデジタル回路間を結ぶ信号線に対する考慮
がされておらず、電子機器内部で発生する電磁干渉や不
要電磁波の抑制が困難であるという課題があった。
【０００６】この発明は上記のような課題を解消するた
めになされたもので、アナログ回路とデジタル回路間を
接続する信号線に起因する電磁干渉および不要電磁波を
抑制したプリント基板を得ることを目的とする。
めになされたもので、アナログ回路とデジタル回路間を
接続する信号線に起因する電磁干渉および不要電磁波を
抑制したプリント基板を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るプリント
基板は、アナログ回路に直接対応するアナロググランド
と、デジタル回路に直接対応するデジタルグランドとを
設け、かつアナログ回路とデジタル回路を接続する信号
線にも対応する信号線用グランドを設けて、この信号線
用グランドは、上記両回路において信号出力側の回路対
応のグランドを延長したグランドとした。
基板は、アナログ回路に直接対応するアナロググランド
と、デジタル回路に直接対応するデジタルグランドとを
設け、かつアナログ回路とデジタル回路を接続する信号
線にも対応する信号線用グランドを設けて、この信号線
用グランドは、上記両回路において信号出力側の回路対
応のグランドを延長したグランドとした。
【０００８】また更に、信号線用グランドは、信号線が
アナログ回路出力を伝送するアナログ信号線と、デジタ
ル回路出力を伝送するデジタル信号線とがあると、アナ
ログ信号線用グランドはアナロググランドを延長し、デ
ジタル信号線用グランドはデジタルグランドを延長した
構成とした。
アナログ回路出力を伝送するアナログ信号線と、デジタ
ル回路出力を伝送するデジタル信号線とがあると、アナ
ログ信号線用グランドはアナロググランドを延長し、デ
ジタル信号線用グランドはデジタルグランドを延長した
構成とした。
【０００９】また更に、信号線用グランドは、対応する
信号線の幅の１０倍以上の幅を持つようにした。
信号線の幅の１０倍以上の幅を持つようにした。
【００１０】また更に、アナロググランドとデジタルグ
ランドとの間に、シールド導体を設けた。
ランドとの間に、シールド導体を設けた。
【００１１】
【発明の実施の形態】実施の形態１．デジタル回路とア
ナログ回路を結ぶ信号線にのる雑音を低減するために
は、その信号線がどちら側の出力を他方の入力に伝える
か、つまり出力側を重視し、その影響を抑えることが重
要である。以下、この発明の実施の形態１における構成
を図１を用いて説明する。図１（ａ）は断面図、図１
（ｂ）はグランドと信号線の関係のみに注目した斜視図
である。図において、２はアナログ信号線、３はデジタ
ルグランド、４はアナロググランド、５はデジタルＩ
Ｃ、６はアナログＩＣ、７はプリント基板、９は誘電体
である。信号線に対応したグランドは、図１の例では信
号線２がアナログ回路の出力をデジタル回路に伝送する
ものであるので、アナロググランド４を延長した構成と
する。また、このアナログ接地面４はアナログ回路と直
接対応しており、この間にデジタルグランド３は、挿入
されていない構成となっている。
ナログ回路を結ぶ信号線にのる雑音を低減するために
は、その信号線がどちら側の出力を他方の入力に伝える
か、つまり出力側を重視し、その影響を抑えることが重
要である。以下、この発明の実施の形態１における構成
を図１を用いて説明する。図１（ａ）は断面図、図１
（ｂ）はグランドと信号線の関係のみに注目した斜視図
である。図において、２はアナログ信号線、３はデジタ
ルグランド、４はアナロググランド、５はデジタルＩ
Ｃ、６はアナログＩＣ、７はプリント基板、９は誘電体
である。信号線に対応したグランドは、図１の例では信
号線２がアナログ回路の出力をデジタル回路に伝送する
ものであるので、アナロググランド４を延長した構成と
する。また、このアナログ接地面４はアナログ回路と直
接対応しており、この間にデジタルグランド３は、挿入
されていない構成となっている。
【００１２】図１のように、デジタル回路とアナログ回
路が混在し、各導体層と誘電体９で構成されているプリ
ント基板では、単に、それぞれの回路より発生するノイ
ズを他の回路に挿入させないためにデジタルグランドと
アナロググランドとを分離するだけでは不十分である。
即ち、両回路を結ぶ信号線に対応するグランドが途中で
途絶えてしまうため、この信号線に起因する電磁干渉及
び不要電磁波が発生する。図１の構成によれば、アナロ
グ回路とその出力信号線がアナロググランドに直接対応
し、デジタル回路とデジタルグランドが直接対応してい
るので、各回路間を接続する信号線に起因する電磁干渉
および不要電磁波を抑制できる。
路が混在し、各導体層と誘電体９で構成されているプリ
ント基板では、単に、それぞれの回路より発生するノイ
ズを他の回路に挿入させないためにデジタルグランドと
アナロググランドとを分離するだけでは不十分である。
即ち、両回路を結ぶ信号線に対応するグランドが途中で
途絶えてしまうため、この信号線に起因する電磁干渉及
び不要電磁波が発生する。図１の構成によれば、アナロ
グ回路とその出力信号線がアナロググランドに直接対応
し、デジタル回路とデジタルグランドが直接対応してい
るので、各回路間を接続する信号線に起因する電磁干渉
および不要電磁波を抑制できる。
【００１３】なお、アナログ回路部分とデジタル回路部
分が入れ替え、両回路を結ぶ信号線がデジタル回路の出
力をアナログ回路に伝送するデジタル信号線である場合
には、信号線に対応するグランドはデジタルグランド３
を延長した構成とすればよい。この場合にもデジタル回
路とデジタルグランドとは直接対応するようにして、そ
の間にアナロググランドが入り込まない構成とする。
分が入れ替え、両回路を結ぶ信号線がデジタル回路の出
力をアナログ回路に伝送するデジタル信号線である場合
には、信号線に対応するグランドはデジタルグランド３
を延長した構成とすればよい。この場合にもデジタル回
路とデジタルグランドとは直接対応するようにして、そ
の間にアナロググランドが入り込まない構成とする。
【００１４】実施の形態２．アナログ回路の出力をデジ
タル回路へ伝送するアナログ信号線と、逆のデジタル回
路の出力をアナログ回路に伝送するデジタル信号線の２
種類が、信号線としてある場合のノイズ低減構成を説明
する。図２は本実施の形態における基板の構成図であ
り、図２（ａ）は断面図、図２（ｂ）はグランドと信号
線のみに注目した斜視図である。図において、１はデジ
タル信号線、２はアナログ信号線、３はデジタルグラン
ド、４はアナロググランド、５はデジタルＩＣ、６はア
ナログＩＣ、７はプリント基板、８はスルーホール、９
は誘電体である。
タル回路へ伝送するアナログ信号線と、逆のデジタル回
路の出力をアナログ回路に伝送するデジタル信号線の２
種類が、信号線としてある場合のノイズ低減構成を説明
する。図２は本実施の形態における基板の構成図であ
り、図２（ａ）は断面図、図２（ｂ）はグランドと信号
線のみに注目した斜視図である。図において、１はデジ
タル信号線、２はアナログ信号線、３はデジタルグラン
ド、４はアナロググランド、５はデジタルＩＣ、６はア
ナログＩＣ、７はプリント基板、８はスルーホール、９
は誘電体である。
【００１５】図２の構成においては、それぞれの信号線
は出力側のグランドを延長した構成となっており、かつ
信号線と対応するグランドとは直接向き合う構成となっ
ており、他回路側のグランドすら入り込んで来てはいな
い。このようにデジタルグランド３とアナロググランド
４をそれぞれ別の層に配置して分離する共に、アナログ
信号線２およびデジタル信号線１の直下の各信号線用グ
ランドは、それぞれの出力側グランドと一致させたの
で、各回路間で双方向の信号を伝送する場合にも、電磁
干渉および不要電磁波を抑制できる。
は出力側のグランドを延長した構成となっており、かつ
信号線と対応するグランドとは直接向き合う構成となっ
ており、他回路側のグランドすら入り込んで来てはいな
い。このようにデジタルグランド３とアナロググランド
４をそれぞれ別の層に配置して分離する共に、アナログ
信号線２およびデジタル信号線１の直下の各信号線用グ
ランドは、それぞれの出力側グランドと一致させたの
で、各回路間で双方向の信号を伝送する場合にも、電磁
干渉および不要電磁波を抑制できる。
【００１６】実施の形態３．先の実施の形態において
は、信号線用グランドの幅には言及せず、図１、図２で
はアナロググランド、デジタルグランドの全幅がそのま
ま延長された例を示している。一般的には、１９９６年
電子情報通信学会通信ソサイエティ大会、Ｂ−２５７で
発表されたように、その特性を図６で示し、信号線に対
応するグランドの幅が信号線の幅の１０倍以上であれ
ば、その線路の特性インピーダンスはほぼ一定であり、
マイクロストリップ線路として機能することが知られて
いる。上述の特性を利用して、信号線用グランドの幅を
抑えて削減領域を他用途に転用可能なプリント基板を説
明する。図３は本実施の形態における基板のグランドに
注目した構成斜視図である。図において、２はアナログ
信号線、３はデジタルグランド、４はアナロググラン
ド、５はデジタルＩＣ、６はアナログＩＣである。
は、信号線用グランドの幅には言及せず、図１、図２で
はアナロググランド、デジタルグランドの全幅がそのま
ま延長された例を示している。一般的には、１９９６年
電子情報通信学会通信ソサイエティ大会、Ｂ−２５７で
発表されたように、その特性を図６で示し、信号線に対
応するグランドの幅が信号線の幅の１０倍以上であれ
ば、その線路の特性インピーダンスはほぼ一定であり、
マイクロストリップ線路として機能することが知られて
いる。上述の特性を利用して、信号線用グランドの幅を
抑えて削減領域を他用途に転用可能なプリント基板を説
明する。図３は本実施の形態における基板のグランドに
注目した構成斜視図である。図において、２はアナログ
信号線、３はデジタルグランド、４はアナロググラン
ド、５はデジタルＩＣ、６はアナログＩＣである。
【００１７】図３の構成においては、実施の形態１及び
実施の形態２に記載のプリント基板で、デジタルＩＣ５
とアナログＩＣ６間に配線されるアナログ信号線２もし
くはデジタル信号線の直下まで延長したアナロググラン
ドもしくはデジタルグランド３の幅Ｗを、アナログ信号
線２もしくはデジタル信号線の幅の１０倍以上としたも
のである。上述の一般論に従えばこの幅があれば干渉の
影響は十分に抑制でき、従って配置するアナロググラン
ド４もしくはデジタルグランド３の占有面積を少なくで
きて小型化が可能、または他用途にその領域を転用が可
能である。
実施の形態２に記載のプリント基板で、デジタルＩＣ５
とアナログＩＣ６間に配線されるアナログ信号線２もし
くはデジタル信号線の直下まで延長したアナロググラン
ドもしくはデジタルグランド３の幅Ｗを、アナログ信号
線２もしくはデジタル信号線の幅の１０倍以上としたも
のである。上述の一般論に従えばこの幅があれば干渉の
影響は十分に抑制でき、従って配置するアナロググラン
ド４もしくはデジタルグランド３の占有面積を少なくで
きて小型化が可能、または他用途にその領域を転用が可
能である。
【００１８】実施の形態４．先の各実施の形態における
プリント基板は、アナログ回路とデジタル回路が基板上
の同一面側に設けられた場合を説明した。ここではアナ
ログ回路とデジタル回路が基板上の異なる面、つまり表
面と裏面に分離された場合でかつ更に両回路相互干渉を
抑えた構成を説明する。図４は本実施の形態における基
板の構成を示す断面図である。図において、２はアナロ
グ信号線、３はデジタルグランド、４はアナロググラン
ド、５はデジタルＩＣ、６はアナログＩＣ、７はプリン
ト基板、８はスルーホール、９は誘電体、１０はシール
ド導体である。
プリント基板は、アナログ回路とデジタル回路が基板上
の同一面側に設けられた場合を説明した。ここではアナ
ログ回路とデジタル回路が基板上の異なる面、つまり表
面と裏面に分離された場合でかつ更に両回路相互干渉を
抑えた構成を説明する。図４は本実施の形態における基
板の構成を示す断面図である。図において、２はアナロ
グ信号線、３はデジタルグランド、４はアナロググラン
ド、５はデジタルＩＣ、６はアナログＩＣ、７はプリン
ト基板、８はスルーホール、９は誘電体、１０はシール
ド導体である。
【００１９】図５の構成においては、実施の形態１ない
し３におけるプリント基板７において、デジタルグラン
ド３とアナロググランド４の間に更にシールド導体１０
を設けている。この構成によりデジタル・アナログ回路
間に発生する電磁干渉や、電子機器より発生する不要電
磁波の抑制効果をより大きくすることができる。
し３におけるプリント基板７において、デジタルグラン
ド３とアナロググランド４の間に更にシールド導体１０
を設けている。この構成によりデジタル・アナログ回路
間に発生する電磁干渉や、電子機器より発生する不要電
磁波の抑制効果をより大きくすることができる。
【００２０】なお、先の実施の形態におけるプリント基
板に対しても本実施の形態のシールド導体１０は適用で
きる。図５はその例を示す図であり、実施の形態２の基
板に適用している。この構成も本実施の形態による効果
と同様の効果が得られる。
板に対しても本実施の形態のシールド導体１０は適用で
きる。図５はその例を示す図であり、実施の形態２の基
板に適用している。この構成も本実施の形態による効果
と同様の効果が得られる。
【００２１】なお、上述の各実施の形態においてはデジ
タル回路とアナログ回路を分離して信号線で接続する場
合を示したが、感度の高い回路と感度の低い回路、及び
ノイズ発生量の多い回路と少ない回路を分離して信号線
で接続する構成についても同様の分離と信号線は出力側
回路のグランドを延長する構成とすることで、電磁干渉
や不要電磁波を抑制することができる。また、各実施の
形態で示した図では、同一断面上に各部分が配置されて
いるが、必ずしもそうでなくてもよい。
タル回路とアナログ回路を分離して信号線で接続する場
合を示したが、感度の高い回路と感度の低い回路、及び
ノイズ発生量の多い回路と少ない回路を分離して信号線
で接続する構成についても同様の分離と信号線は出力側
回路のグランドを延長する構成とすることで、電磁干渉
や不要電磁波を抑制することができる。また、各実施の
形態で示した図では、同一断面上に各部分が配置されて
いるが、必ずしもそうでなくてもよい。
【００２２】
【発明の効果】本発明は上述のように構成されているの
で、デジタルとアナログ回路間を接続する信号線を経由
する電磁干渉や電子機器が発生する不要電磁波を抑制す
る効果がある。
で、デジタルとアナログ回路間を接続する信号線を経由
する電磁干渉や電子機器が発生する不要電磁波を抑制す
る効果がある。
【図１】 本発明の実施の形態１におけるプリント基板
の断面図とグランド斜視図である。
の断面図とグランド斜視図である。
【図２】 本発明の実施の形態２におけるプリント基板
の断面図とグランド斜視図である。
の断面図とグランド斜視図である。
【図３】 本発明の実施の形態３におけるプリント基板
のグランド斜視図である。
のグランド斜視図である。
【図４】 本発明の実施の形態４におけるプリント基板
の断面図である。
の断面図である。
【図５】 実施の形態４における他のプリント基板の断
面図である。
面図である。
【図６】 グランド導体幅と特性インピーダンスとの対
応図である。
応図である。
【図７】 従来のプリント基板の例を示す平面図であ
る。
る。
１ デジタル信号線、２ アナログ信号線、３ デジタ
ルグランド、４ アナロググランド、５ デジタルＩ
Ｃ、６ アナログＩＣ、７ プリント基板、８スルーホ
ール、９ 誘電体、１０ シールド導体。
ルグランド、４ アナロググランド、５ デジタルＩ
Ｃ、６ アナログＩＣ、７ プリント基板、８スルーホ
ール、９ 誘電体、１０ シールド導体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬上 広一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岡 尚人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 神田 光彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (4)
- 【請求項１】 デジタル・アナログ回路が混在するプリ
ント基板において、アナログ回路に直接対応するアナロ
ググランドと、デジタル回路に直接対応するデジタルグ
ランドとを設け、かつ上記アナログ回路とデジタル回路
を接続する信号線にも対応する信号線用グランドを設け
て、 上記信号用グランドは、上記両回路において信号出力側
の回路対応のグランドを延長したグランドとしたことを
特徴とするプリント基板。 - 【請求項２】 信号線用グランドは、信号線がアナログ
回路出力を伝送するアナログ信号線と、デジタル回路出
力を伝送するデジタル信号線とがあると、 アナログ信号線用グランドはアナロググランドを延長
し、デジタル信号線用グランドはデジタルグランドを延
長した構成としたことを特徴とする請求項１記載のプリ
ント基板。 - 【請求項３】 信号線用グランドは、対応する信号線の
幅の１０倍以上の幅を持つことを特徴とする請求項１、
２記載のプリント基板。 - 【請求項４】 アナロググランドとデジタルグランドと
の間に、シールド導体を設けたことを特徴とする請求項
１、２、３記載のプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30684297A JPH11145570A (ja) | 1997-11-10 | 1997-11-10 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30684297A JPH11145570A (ja) | 1997-11-10 | 1997-11-10 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145570A true JPH11145570A (ja) | 1999-05-28 |
Family
ID=17961920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30684297A Pending JPH11145570A (ja) | 1997-11-10 | 1997-11-10 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145570A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
| JP2006245081A (ja) * | 2005-03-01 | 2006-09-14 | Nec Corp | プリント基板、デジタルアナログ混成回路およびシールドパターン |
| US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
| WO2008010359A1 (fr) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Dispositif de communication et appareil électronique l'utilisant |
| WO2009119077A1 (ja) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | 電子回路基板、およびこれを用いた電力線通信装置 |
| JP2010153771A (ja) * | 2008-11-28 | 2010-07-08 | Ricoh Co Ltd | 情報処理装置及び画像形成装置 |
| CN107360668A (zh) * | 2017-07-13 | 2017-11-17 | 深圳市志凌伟业技术股份有限公司 | 一种抗电磁干扰电路板以及触摸屏 |
| JP2020159699A (ja) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | パルサレシーバ |
-
1997
- 1997-11-10 JP JP30684297A patent/JPH11145570A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049919A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 전자파발생 방지회로 |
| JP2006245081A (ja) * | 2005-03-01 | 2006-09-14 | Nec Corp | プリント基板、デジタルアナログ混成回路およびシールドパターン |
| JP4626339B2 (ja) * | 2005-03-01 | 2011-02-09 | 日本電気株式会社 | プリント基板、デジタルアナログ混成回路およびシールドパターン |
| US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
| WO2008010359A1 (fr) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Dispositif de communication et appareil électronique l'utilisant |
| US8014161B2 (en) | 2006-07-20 | 2011-09-06 | Panasonic Corporation | Communication device and electronic apparatus using the same |
| WO2009119077A1 (ja) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | 電子回路基板、およびこれを用いた電力線通信装置 |
| US8582312B2 (en) | 2008-03-24 | 2013-11-12 | Panasonic Corporation | Electronic circuit board and power line communication apparatus using it |
| JP2010153771A (ja) * | 2008-11-28 | 2010-07-08 | Ricoh Co Ltd | 情報処理装置及び画像形成装置 |
| CN107360668A (zh) * | 2017-07-13 | 2017-11-17 | 深圳市志凌伟业技术股份有限公司 | 一种抗电磁干扰电路板以及触摸屏 |
| JP2020159699A (ja) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | パルサレシーバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3206561B2 (ja) | 多層配線基板 | |
| US7193324B2 (en) | Circuit structure of package substrate | |
| US9445492B2 (en) | Printed circuit board | |
| US9681554B2 (en) | Printed circuit board | |
| JPH07326833A (ja) | Ｅｍｉ放射を抑止する配線パターン | |
| JPH11145570A (ja) | プリント基板 | |
| JPH11233951A (ja) | プリント配線板 | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| EP0543033B1 (en) | A connecting arrangement for providing a releasable connection between two striplines | |
| JP3958157B2 (ja) | 差動信号伝送線路の終端回路 | |
| US7356782B2 (en) | Voltage reference signal circuit layout inside multi-layered substrate | |
| US4785141A (en) | Wiring structure of termination circuit | |
| JP2005123520A (ja) | プリント配線板 | |
| JP4626339B2 (ja) | プリント基板、デジタルアナログ混成回路およびシールドパターン | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| US6646888B2 (en) | Low inductance multiple resistor EC capacitor pad | |
| JPH07131159A (ja) | 多層配線基板 | |
| JPH11214809A (ja) | 多層プリント配線基板 | |
| KR200294942Y1 (ko) | 인쇄회로기판 상의 노이즈 감소 레이아웃 및 이인쇄회로기판을 사용하는 커넥터 | |
| JP2006302944A (ja) | 多層プリント配線基板 | |
| JPH1154943A (ja) | プリント基板 | |
| CN217936067U (zh) | 印刷电路板和包括印刷电路板的电子设备 | |
| CN220455785U (zh) | 背板、机箱及量子测控系统 | |
| JP2002368355A (ja) | プリント配線板 | |
| JPH0429585Y2 (ja) |