JPH11145570A - Printed circuit board - Google Patents
Printed circuit boardInfo
- Publication number
- JPH11145570A JPH11145570A JP30684297A JP30684297A JPH11145570A JP H11145570 A JPH11145570 A JP H11145570A JP 30684297 A JP30684297 A JP 30684297A JP 30684297 A JP30684297 A JP 30684297A JP H11145570 A JPH11145570 A JP H11145570A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- analog
- digital
- signal line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電子機器内部に搭載
されるプリント配線板に係るものであり、特に電子機器
の内部回路で発生する干渉の抑制および電子機器より発
生する不要電磁波を抑制したプリント基板に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board mounted in an electronic device, and more particularly to a printed circuit in which interference generated in an internal circuit of the electronic device and unnecessary electromagnetic waves generated from the electronic device are suppressed. It relates to a substrate.
【0002】[0002]
【従来の技術】図7は例えば特開平7−302959号
公報に示された従来のプリント配線板である。同図にお
いて101、103、105はデジタル回路ブロック、
102、104はアナログ回路ブロック、106は接続
端子、110はチップ部品、111、112、113、
114、115はGNDパターン、111A〜111
C、112A〜112C、113A〜113E、114
A〜114G、115A〜115Gはランド部、140
は基板である。2. Description of the Related Art FIG. 7 shows a conventional printed wiring board disclosed in, for example, Japanese Patent Application Laid-Open No. 7-302959. In the figure, 101, 103 and 105 are digital circuit blocks,
102 and 104 are analog circuit blocks, 106 is a connection terminal, 110 is a chip component, 111, 112, 113,
114 and 115 are GND patterns, 111A to 111
C, 112A to 112C, 113A to 113E, 114
A to 114G, 115A to 115G are lands, 140
Is a substrate.
【0003】上記の構成によれば、基板140の各回路
ブロック101〜105におけるGNDパターン111
〜115は回路ブロック101〜105毎に分離して形
成され、対応する接続端子106に接続されている。ま
た、それぞれのGNDパターン101〜105のライン
中にはランド部111A〜111C、112A〜112
C、113A〜113E、114A〜114G、115
A〜115Gが形成されており、それぞれの回路ブロッ
ク101〜105におけるランド部の相互間がチップ部
品110によって適宜接続可能となっている。従って、
実測しながら低ノイズになるようチップ部品110で回
路ブロックのGNDパターンを更に接続していくこと
で、結果的に低ノイズにして回路ブロック相互間の電圧
変動等の影響を回避している。According to the above configuration, the GND pattern 111 in each of the circuit blocks 101 to 105 of the substrate 140 is provided.
115 are formed separately for each of the circuit blocks 101 to 105, and are connected to the corresponding connection terminals 106. Land portions 111A to 111C, 112A to 112C are included in the lines of the GND patterns 101 to 105, respectively.
C, 113A-113E, 114A-114G, 115
A to 115G are formed, and the land parts of the circuit blocks 101 to 105 can be connected to each other by the chip component 110 as appropriate. Therefore,
By further connecting the GND pattern of the circuit block with the chip component 110 so as to reduce the noise while actually measuring, the noise is reduced as a result, and the influence of voltage fluctuation between the circuit blocks is avoided.
【0004】グランドを複数区分(回路)に分割する場
合に、アナログ回路とデジタル回路の区分に対応して分
割することもよく行われている。第2の従来例として、
特開昭63−170988号公報で示されるものは、ア
ナログ回路側のグランドとデジタル回路側のグランドと
がプリント基板の2層に分離されて設けられていて、両
回路を結ぶ信号線はスルーホールによりプリント基板の
両面をそれぞれの側にあるアナログ側とデジタル側を結
んでいる。When the ground is divided into a plurality of sections (circuits), it is often practiced to divide the ground into sections corresponding to analog circuits and digital circuits. As a second conventional example,
Japanese Patent Application Laid-Open No. Sho 63-170988 discloses that a ground for an analog circuit and a ground for a digital circuit are provided separately on two layers of a printed circuit board, and a signal line connecting both circuits is a through hole. Connects both sides of the printed circuit board to the analog side and the digital side on each side.
【0005】[0005]
【発明が解決しようとする課題】従来のプリント配線板
は以上のように構成されており、各回路ブロックのグラ
ンド(GNDパターン)は当然、途中で分離されている
ため、各ブロック間を結ぶ信号線に対応するグランドが
途中で途絶える構造となっている。このような配線構造
では、グランドが分離されていても、各ブロック間また
はアナログとデジタル回路間を結ぶ信号線に対する考慮
がされておらず、電子機器内部で発生する電磁干渉や不
要電磁波の抑制が困難であるという課題があった。The conventional printed wiring board is constructed as described above, and the ground (GND pattern) of each circuit block is naturally separated in the middle, so that the signal connecting each block is The structure is such that the ground corresponding to the line is interrupted on the way. In such a wiring structure, even if the ground is separated, no consideration is given to the signal lines connecting between the blocks or between the analog and digital circuits, thereby suppressing electromagnetic interference and unnecessary electromagnetic waves generated inside the electronic device. There was a problem that it was difficult.
【0006】この発明は上記のような課題を解消するた
めになされたもので、アナログ回路とデジタル回路間を
接続する信号線に起因する電磁干渉および不要電磁波を
抑制したプリント基板を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a printed circuit board which suppresses electromagnetic interference and unnecessary electromagnetic waves caused by a signal line connecting an analog circuit and a digital circuit. And
【0007】[0007]
【課題を解決するための手段】この発明に係るプリント
基板は、アナログ回路に直接対応するアナロググランド
と、デジタル回路に直接対応するデジタルグランドとを
設け、かつアナログ回路とデジタル回路を接続する信号
線にも対応する信号線用グランドを設けて、この信号線
用グランドは、上記両回路において信号出力側の回路対
応のグランドを延長したグランドとした。A printed circuit board according to the present invention is provided with an analog ground directly corresponding to an analog circuit and a digital ground directly corresponding to a digital circuit, and a signal line for connecting the analog circuit and the digital circuit. The signal line ground is provided by extending the ground corresponding to the circuit on the signal output side in both circuits.
【0008】また更に、信号線用グランドは、信号線が
アナログ回路出力を伝送するアナログ信号線と、デジタ
ル回路出力を伝送するデジタル信号線とがあると、アナ
ログ信号線用グランドはアナロググランドを延長し、デ
ジタル信号線用グランドはデジタルグランドを延長した
構成とした。Further, when the signal line ground includes an analog signal line for transmitting an analog circuit output and a digital signal line for transmitting a digital circuit output, the analog signal line ground extends the analog ground. The digital signal line ground is configured to extend the digital ground.
【0009】また更に、信号線用グランドは、対応する
信号線の幅の10倍以上の幅を持つようにした。Further, the signal line ground has a width which is ten times or more the width of the corresponding signal line.
【0010】また更に、アナロググランドとデジタルグ
ランドとの間に、シールド導体を設けた。Further, a shield conductor is provided between the analog ground and the digital ground.
【0011】[0011]
【発明の実施の形態】実施の形態1.デジタル回路とア
ナログ回路を結ぶ信号線にのる雑音を低減するために
は、その信号線がどちら側の出力を他方の入力に伝える
か、つまり出力側を重視し、その影響を抑えることが重
要である。以下、この発明の実施の形態1における構成
を図1を用いて説明する。図1(a)は断面図、図1
(b)はグランドと信号線の関係のみに注目した斜視図
である。図において、2はアナログ信号線、3はデジタ
ルグランド、4はアナロググランド、5はデジタルI
C、6はアナログIC、7はプリント基板、9は誘電体
である。信号線に対応したグランドは、図1の例では信
号線2がアナログ回路の出力をデジタル回路に伝送する
ものであるので、アナロググランド4を延長した構成と
する。また、このアナログ接地面4はアナログ回路と直
接対応しており、この間にデジタルグランド3は、挿入
されていない構成となっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 In order to reduce noise on the signal line that connects digital and analog circuits, it is important to determine which side of the signal line transmits the output to the other input, that is, put importance on the output side, and suppress its influence. It is. Hereinafter, the configuration according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1A is a sectional view, and FIG.
(B) is a perspective view focusing only on the relationship between the ground and the signal line. In the figure, 2 is an analog signal line, 3 is digital ground, 4 is analog ground, 5 is digital I
C and 6 are analog ICs, 7 is a printed circuit board, and 9 is a dielectric. The ground corresponding to the signal line has a configuration in which the analog ground 4 is extended since the signal line 2 transmits the output of the analog circuit to the digital circuit in the example of FIG. The analog ground plane 4 directly corresponds to an analog circuit, and the digital ground 3 is not inserted between the analog ground plane 4 and the analog ground plane.
【0012】図1のように、デジタル回路とアナログ回
路が混在し、各導体層と誘電体9で構成されているプリ
ント基板では、単に、それぞれの回路より発生するノイ
ズを他の回路に挿入させないためにデジタルグランドと
アナロググランドとを分離するだけでは不十分である。
即ち、両回路を結ぶ信号線に対応するグランドが途中で
途絶えてしまうため、この信号線に起因する電磁干渉及
び不要電磁波が発生する。図1の構成によれば、アナロ
グ回路とその出力信号線がアナロググランドに直接対応
し、デジタル回路とデジタルグランドが直接対応してい
るので、各回路間を接続する信号線に起因する電磁干渉
および不要電磁波を抑制できる。As shown in FIG. 1, a digital circuit and an analog circuit are mixed, and in a printed circuit board composed of each conductor layer and the dielectric 9, noise generated from each circuit is not simply inserted into another circuit. Therefore, it is not enough to separate the digital ground from the analog ground.
That is, the ground corresponding to the signal line connecting both circuits is interrupted on the way, so that electromagnetic interference and unnecessary electromagnetic waves due to this signal line are generated. According to the configuration shown in FIG. 1, the analog circuit and its output signal line directly correspond to the analog ground, and the digital circuit and the digital ground directly correspond to each other. Unwanted electromagnetic waves can be suppressed.
【0013】なお、アナログ回路部分とデジタル回路部
分が入れ替え、両回路を結ぶ信号線がデジタル回路の出
力をアナログ回路に伝送するデジタル信号線である場合
には、信号線に対応するグランドはデジタルグランド3
を延長した構成とすればよい。この場合にもデジタル回
路とデジタルグランドとは直接対応するようにして、そ
の間にアナロググランドが入り込まない構成とする。When the analog circuit portion and the digital circuit portion are interchanged and the signal line connecting the two circuits is a digital signal line for transmitting the output of the digital circuit to the analog circuit, the ground corresponding to the signal line is a digital ground. 3
May be extended. Also in this case, the digital circuit and the digital ground directly correspond to each other so that the analog ground does not enter between them.
【0014】実施の形態2.アナログ回路の出力をデジ
タル回路へ伝送するアナログ信号線と、逆のデジタル回
路の出力をアナログ回路に伝送するデジタル信号線の2
種類が、信号線としてある場合のノイズ低減構成を説明
する。図2は本実施の形態における基板の構成図であ
り、図2(a)は断面図、図2(b)はグランドと信号
線のみに注目した斜視図である。図において、1はデジ
タル信号線、2はアナログ信号線、3はデジタルグラン
ド、4はアナロググランド、5はデジタルIC、6はア
ナログIC、7はプリント基板、8はスルーホール、9
は誘電体である。Embodiment 2 FIG. An analog signal line for transmitting the output of an analog circuit to a digital circuit, and a digital signal line for transmitting the output of a reverse digital circuit to the analog circuit.
A description will be given of a noise reduction configuration when the type is a signal line. 2A and 2B are configuration diagrams of the substrate according to the present embodiment. FIG. 2A is a cross-sectional view, and FIG. 2B is a perspective view focusing on only ground and signal lines. In the figure, 1 is a digital signal line, 2 is an analog signal line, 3 is a digital ground, 4 is an analog ground, 5 is a digital IC, 6 is an analog IC, 7 is a printed circuit board, 8 is a through hole, 9
Is a dielectric.
【0015】図2の構成においては、それぞれの信号線
は出力側のグランドを延長した構成となっており、かつ
信号線と対応するグランドとは直接向き合う構成となっ
ており、他回路側のグランドすら入り込んで来てはいな
い。このようにデジタルグランド3とアナロググランド
4をそれぞれ別の層に配置して分離する共に、アナログ
信号線2およびデジタル信号線1の直下の各信号線用グ
ランドは、それぞれの出力側グランドと一致させたの
で、各回路間で双方向の信号を伝送する場合にも、電磁
干渉および不要電磁波を抑制できる。In the configuration shown in FIG. 2, each signal line has a configuration in which the ground on the output side is extended, and the signal line and the corresponding ground are directly opposed to each other. Not even come in. As described above, the digital ground 3 and the analog ground 4 are respectively arranged and separated in different layers, and the signal line grounds immediately below the analog signal lines 2 and the digital signal lines 1 are made to coincide with the respective output-side grounds. Therefore, even when bidirectional signals are transmitted between circuits, electromagnetic interference and unnecessary electromagnetic waves can be suppressed.
【0016】実施の形態3.先の実施の形態において
は、信号線用グランドの幅には言及せず、図1、図2で
はアナロググランド、デジタルグランドの全幅がそのま
ま延長された例を示している。一般的には、1996年
電子情報通信学会通信ソサイエティ大会、B−257で
発表されたように、その特性を図6で示し、信号線に対
応するグランドの幅が信号線の幅の10倍以上であれ
ば、その線路の特性インピーダンスはほぼ一定であり、
マイクロストリップ線路として機能することが知られて
いる。上述の特性を利用して、信号線用グランドの幅を
抑えて削減領域を他用途に転用可能なプリント基板を説
明する。図3は本実施の形態における基板のグランドに
注目した構成斜視図である。図において、2はアナログ
信号線、3はデジタルグランド、4はアナロググラン
ド、5はデジタルIC、6はアナログICである。Embodiment 3 In the above embodiment, the width of the signal line ground is not referred to, and FIGS. 1 and 2 show examples in which the entire width of the analog ground and the digital ground is extended as it is. In general, the characteristics are shown in FIG. 6 and the width of the ground corresponding to the signal line is 10 times or more the width of the signal line, as announced at the 1996 IEICE Communications Society Conference, B-257. Then, the characteristic impedance of the line is almost constant,
It is known to function as a microstrip line. A printed circuit board that can reduce the width of the signal line ground by using the above-described characteristics and divert the reduced area to another use will be described. FIG. 3 is a configuration perspective view focusing on the ground of the substrate in the present embodiment. In the figure, 2 is an analog signal line, 3 is a digital ground, 4 is an analog ground, 5 is a digital IC, and 6 is an analog IC.
【0017】図3の構成においては、実施の形態1及び
実施の形態2に記載のプリント基板で、デジタルIC5
とアナログIC6間に配線されるアナログ信号線2もし
くはデジタル信号線の直下まで延長したアナロググラン
ドもしくはデジタルグランド3の幅Wを、アナログ信号
線2もしくはデジタル信号線の幅の10倍以上としたも
のである。上述の一般論に従えばこの幅があれば干渉の
影響は十分に抑制でき、従って配置するアナロググラン
ド4もしくはデジタルグランド3の占有面積を少なくで
きて小型化が可能、または他用途にその領域を転用が可
能である。In the configuration shown in FIG. 3, the digital IC 5 is a printed circuit board described in the first and second embodiments.
The width W of the analog ground or digital ground 3 extended to just below the analog signal line 2 or the digital signal line wired between the analog signal line 6 and the analog IC 6 is at least 10 times the width of the analog signal line 2 or the digital signal line. is there. According to the general theory described above, this width can sufficiently suppress the influence of interference, so that the occupied area of the arranged analog ground 4 or digital ground 3 can be reduced and the size can be reduced, or the area can be reduced for other uses. Diversion is possible.
【0018】実施の形態4.先の各実施の形態における
プリント基板は、アナログ回路とデジタル回路が基板上
の同一面側に設けられた場合を説明した。ここではアナ
ログ回路とデジタル回路が基板上の異なる面、つまり表
面と裏面に分離された場合でかつ更に両回路相互干渉を
抑えた構成を説明する。図4は本実施の形態における基
板の構成を示す断面図である。図において、2はアナロ
グ信号線、3はデジタルグランド、4はアナロググラン
ド、5はデジタルIC、6はアナログIC、7はプリン
ト基板、8はスルーホール、9は誘電体、10はシール
ド導体である。Embodiment 4 The printed circuit board in each of the above embodiments has been described in the case where the analog circuit and the digital circuit are provided on the same surface side of the board. Here, a configuration in which the analog circuit and the digital circuit are separated on different surfaces on the substrate, that is, the front surface and the back surface, and further, the mutual interference between the two circuits is further described. FIG. 4 is a cross-sectional view illustrating the configuration of the substrate according to the present embodiment. In the figure, 2 is an analog signal line, 3 is a digital ground, 4 is an analog ground, 5 is a digital IC, 6 is an analog IC, 7 is a printed circuit board, 8 is a through hole, 9 is a dielectric, and 10 is a shield conductor. .
【0019】図5の構成においては、実施の形態1ない
し3におけるプリント基板7において、デジタルグラン
ド3とアナロググランド4の間に更にシールド導体10
を設けている。この構成によりデジタル・アナログ回路
間に発生する電磁干渉や、電子機器より発生する不要電
磁波の抑制効果をより大きくすることができる。In the configuration shown in FIG. 5, a shield conductor 10 is further provided between digital ground 3 and analog ground 4 on printed circuit board 7 in the first to third embodiments.
Is provided. With this configuration, it is possible to further increase the effect of suppressing electromagnetic interference generated between digital and analog circuits and unnecessary electromagnetic waves generated from electronic devices.
【0020】なお、先の実施の形態におけるプリント基
板に対しても本実施の形態のシールド導体10は適用で
きる。図5はその例を示す図であり、実施の形態2の基
板に適用している。この構成も本実施の形態による効果
と同様の効果が得られる。The shield conductor 10 according to the present embodiment can be applied to the printed circuit board according to the above embodiment. FIG. 5 is a diagram showing an example thereof, which is applied to the substrate of the second embodiment. With this configuration, the same effect as that of the present embodiment can be obtained.
【0021】なお、上述の各実施の形態においてはデジ
タル回路とアナログ回路を分離して信号線で接続する場
合を示したが、感度の高い回路と感度の低い回路、及び
ノイズ発生量の多い回路と少ない回路を分離して信号線
で接続する構成についても同様の分離と信号線は出力側
回路のグランドを延長する構成とすることで、電磁干渉
や不要電磁波を抑制することができる。また、各実施の
形態で示した図では、同一断面上に各部分が配置されて
いるが、必ずしもそうでなくてもよい。In each of the above embodiments, the case where the digital circuit and the analog circuit are separated from each other and connected by signal lines has been described. However, a circuit having a high sensitivity and a circuit having a low sensitivity and a circuit having a large amount of noise are provided. Also in the configuration in which a small number of circuits are separated and connected by a signal line, the same separation and the configuration in which the signal line extends the ground of the output side circuit can suppress electromagnetic interference and unnecessary electromagnetic waves. In addition, in the drawings shown in each embodiment, each part is arranged on the same cross section, but this is not necessarily required.
【0022】[0022]
【発明の効果】本発明は上述のように構成されているの
で、デジタルとアナログ回路間を接続する信号線を経由
する電磁干渉や電子機器が発生する不要電磁波を抑制す
る効果がある。As described above, the present invention has the effect of suppressing electromagnetic interference via signal lines connecting digital and analog circuits and unnecessary electromagnetic waves generated by electronic devices.
【図1】 本発明の実施の形態1におけるプリント基板
の断面図とグランド斜視図である。FIG. 1 is a cross-sectional view and a ground perspective view of a printed circuit board according to Embodiment 1 of the present invention.
【図2】 本発明の実施の形態2におけるプリント基板
の断面図とグランド斜視図である。FIG. 2 is a cross-sectional view and a ground perspective view of a printed circuit board according to Embodiment 2 of the present invention.
【図3】 本発明の実施の形態3におけるプリント基板
のグランド斜視図である。FIG. 3 is a ground perspective view of a printed circuit board according to Embodiment 3 of the present invention.
【図4】 本発明の実施の形態4におけるプリント基板
の断面図である。FIG. 4 is a cross-sectional view of a printed circuit board according to Embodiment 4 of the present invention.
【図5】 実施の形態4における他のプリント基板の断
面図である。FIG. 5 is a sectional view of another printed circuit board according to the fourth embodiment.
【図6】 グランド導体幅と特性インピーダンスとの対
応図である。FIG. 6 is a diagram illustrating a correspondence between a ground conductor width and a characteristic impedance.
【図7】 従来のプリント基板の例を示す平面図であ
る。FIG. 7 is a plan view showing an example of a conventional printed circuit board.
1 デジタル信号線、2 アナログ信号線、3 デジタ
ルグランド、4 アナロググランド、5 デジタルI
C、6 アナログIC、7 プリント基板、8スルーホ
ール、9 誘電体、10 シールド導体。1 digital signal line, 2 analog signal line, 3 digital ground, 4 analog ground, 5 digital I
C, 6 Analog IC, 7 Printed circuit board, 8 Through hole, 9 Dielectric, 10 Shield conductor.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬上 広一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 岡 尚人 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 神田 光彦 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Koichi Segami 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Naoto Oka 2-3-2 Marunouchi, Chiyoda-ku, Tokyo (72) Inventor Mitsuhiko Kanda 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation
Claims (4)
ント基板において、アナログ回路に直接対応するアナロ
ググランドと、デジタル回路に直接対応するデジタルグ
ランドとを設け、かつ上記アナログ回路とデジタル回路
を接続する信号線にも対応する信号線用グランドを設け
て、 上記信号用グランドは、上記両回路において信号出力側
の回路対応のグランドを延長したグランドとしたことを
特徴とするプリント基板。1. A printed circuit board on which digital / analog circuits are mixed, wherein an analog ground directly corresponding to the analog circuit and a digital ground directly corresponding to the digital circuit are provided, and a signal line connecting the analog circuit and the digital circuit is provided. A printed circuit board, wherein a ground for a signal line corresponding to the signal line is provided, and the ground for the signal is a ground extended from a ground corresponding to a circuit on a signal output side in both circuits.
回路出力を伝送するアナログ信号線と、デジタル回路出
力を伝送するデジタル信号線とがあると、 アナログ信号線用グランドはアナロググランドを延長
し、デジタル信号線用グランドはデジタルグランドを延
長した構成としたことを特徴とする請求項1記載のプリ
ント基板。2. The signal line ground extends the analog ground when the signal line includes an analog signal line transmitting an analog circuit output and a digital signal line transmitting a digital circuit output. 2. The printed circuit board according to claim 1, wherein the digital signal line ground is configured to extend the digital ground.
幅の10倍以上の幅を持つことを特徴とする請求項1、
2記載のプリント基板。3. The signal line ground according to claim 1, wherein the width of the signal line ground is at least ten times the width of the corresponding signal line.
2. The printed circuit board according to 2.
の間に、シールド導体を設けたことを特徴とする請求項
1、2、3記載のプリント基板。4. The printed circuit board according to claim 1, wherein a shield conductor is provided between the analog ground and the digital ground.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30684297A JPH11145570A (en) | 1997-11-10 | 1997-11-10 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30684297A JPH11145570A (en) | 1997-11-10 | 1997-11-10 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11145570A true JPH11145570A (en) | 1999-05-28 |
Family
ID=17961920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30684297A Pending JPH11145570A (en) | 1997-11-10 | 1997-11-10 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11145570A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030049919A (en) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | Electro Magnetic Wave Reducing Circuit |
JP2006245081A (en) * | 2005-03-01 | 2006-09-14 | Nec Corp | Printed circuit board, digital/analog hybrid circuit, and shield pattern |
US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
WO2008010359A1 (en) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Communication device and electronic apparatus using the same |
WO2009119077A1 (en) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | Electronic circuit board and power line communication device using the same |
JP2010153771A (en) * | 2008-11-28 | 2010-07-08 | Ricoh Co Ltd | Information processing apparatus and image forming apparatus |
CN107360668A (en) * | 2017-07-13 | 2017-11-17 | 深圳市志凌伟业技术股份有限公司 | A kind of anti-electromagnetic interference circuit plate and touch-screen |
JP2020159699A (en) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | Pulser receiver |
-
1997
- 1997-11-10 JP JP30684297A patent/JPH11145570A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030049919A (en) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | Electro Magnetic Wave Reducing Circuit |
JP2006245081A (en) * | 2005-03-01 | 2006-09-14 | Nec Corp | Printed circuit board, digital/analog hybrid circuit, and shield pattern |
JP4626339B2 (en) * | 2005-03-01 | 2011-02-09 | 日本電気株式会社 | Printed circuit boards, digital / analog hybrid circuits, and shield patterns |
US7301775B2 (en) | 2005-09-26 | 2007-11-27 | Sharp Kabushiki Kaisha | Receiving device |
WO2008010359A1 (en) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Communication device and electronic apparatus using the same |
US8014161B2 (en) | 2006-07-20 | 2011-09-06 | Panasonic Corporation | Communication device and electronic apparatus using the same |
WO2009119077A1 (en) * | 2008-03-24 | 2009-10-01 | パナソニック株式会社 | Electronic circuit board and power line communication device using the same |
US8582312B2 (en) | 2008-03-24 | 2013-11-12 | Panasonic Corporation | Electronic circuit board and power line communication apparatus using it |
JP2010153771A (en) * | 2008-11-28 | 2010-07-08 | Ricoh Co Ltd | Information processing apparatus and image forming apparatus |
CN107360668A (en) * | 2017-07-13 | 2017-11-17 | 深圳市志凌伟业技术股份有限公司 | A kind of anti-electromagnetic interference circuit plate and touch-screen |
JP2020159699A (en) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | Pulser receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3206561B2 (en) | Multilayer wiring board | |
US7193324B2 (en) | Circuit structure of package substrate | |
US9445492B2 (en) | Printed circuit board | |
JPH07326833A (en) | Wiring pattern restraining emi radiation | |
US9681554B2 (en) | Printed circuit board | |
JPH11145570A (en) | Printed circuit board | |
JPH11233951A (en) | Printed wiring board | |
EP1594353A1 (en) | High frequency multilayer printed wiring board | |
JP3958157B2 (en) | Termination circuit for differential signal transmission line | |
US4785141A (en) | Wiring structure of termination circuit | |
JP2005123520A (en) | Printed circuit | |
JP4626339B2 (en) | Printed circuit boards, digital / analog hybrid circuits, and shield patterns | |
EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
JP3610221B2 (en) | Multilayer printed circuit board | |
US6646888B2 (en) | Low inductance multiple resistor EC capacitor pad | |
JP2846803B2 (en) | Multilayer wiring board | |
KR200294942Y1 (en) | Layout for noise reduction on a printed circuit board and connectors using it | |
JP2006302944A (en) | Multilayer printed wiring board | |
US20030149942A1 (en) | Voltage reference circuit layout inside multi-layered substrate | |
CN217936067U (en) | Printed circuit board and electronic device including the same | |
JPH1154943A (en) | Printed wiring board | |
JP2002368355A (en) | Printed wiring board | |
JPH0429585Y2 (en) | ||
JP2001168235A (en) | Package for high-frequency circuit | |
JPS6390892A (en) | Multilayer board circuit for radiofrequency application |