JP2006245081A - Printed circuit board, digital/analog hybrid circuit, and shield pattern - Google Patents

Printed circuit board, digital/analog hybrid circuit, and shield pattern Download PDF

Info

Publication number
JP2006245081A
JP2006245081A JP2005055365A JP2005055365A JP2006245081A JP 2006245081 A JP2006245081 A JP 2006245081A JP 2005055365 A JP2005055365 A JP 2005055365A JP 2005055365 A JP2005055365 A JP 2005055365A JP 2006245081 A JP2006245081 A JP 2006245081A
Authority
JP
Japan
Prior art keywords
circuit
digital
analog
pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005055365A
Other languages
Japanese (ja)
Other versions
JP4626339B2 (en
Inventor
Junji Watabe
順二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005055365A priority Critical patent/JP4626339B2/en
Publication of JP2006245081A publication Critical patent/JP2006245081A/en
Application granted granted Critical
Publication of JP4626339B2 publication Critical patent/JP4626339B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed circuit board where digital and analog circuits are formed and the quality of a signal transmitted through the signal line, or the like between both the circuits is improved, and to provide a digital/analog hybrid circuit and a shield pattern. <P>SOLUTION: A main signal line is formed between through-holes 14, 15 formed in the digital and analog circuits by an internal layer pattern 16, and a helical return path pattern 17 is provided which includes a plurality of through-holes 18 formed along the longitudinal direction of the internal layer pattern 16. The interval of the through-hole 18 is appropriately selected according to the frequency of a signal flowing in the internal layer pattern 16. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はプリント基板に関し、特に１枚のプリント基板上にデジタル回路およびアナログ回路が配置形成されるプリント基板、デジタルアナログ混成回路およびそのシールドパターンに関する。   The present invention relates to a printed circuit board, and more particularly to a printed circuit board in which a digital circuit and an analog circuit are arranged and formed on one printed circuit board, a digital / analog hybrid circuit, and a shield pattern thereof.

多くの電子機器又は電子応用機器の電子回路は、デジタル化が急速に進行しているが、その性質上アナログ回路を不可避的に含むものも多い。同様に、アナログ回路で構成されていた電子回路も、一部分をデジタル化することによりＣＰＵ（中央演算装置）等による制御その他の点で多くの利点を有するために、アナログ回路およびデジタル回路が混在する場合もある。斯かる回路を、ここでは「デジタルアナログ混成回路」という。   Electronic circuits of many electronic devices or electronic application devices are rapidly digitized, but many of them inevitably include analog circuits because of their nature. Similarly, since an electronic circuit constituted by an analog circuit has many advantages in terms of control by a CPU (central processing unit) and the like by digitizing a part, the analog circuit and the digital circuit are mixed. In some cases. Such a circuit is referred to herein as a “digital / analog hybrid circuit”.

電子回路は、プリント基板（ＰＣＢ）上に複数の能動デバイスおよび受動電子部品を搭載することにより形成されるのが一般的である。また、デジタル回路およびアナログ回路は、一般に動作電圧が異なり且つデジタル回路は動作基準となるクロックの制御下で動作するので、デジタルアナログ混成回路では、デジタル回路のノイズがアナログ回路に侵入するのを防止又は抑制するためにそれぞれプリント基板の異なる領域に配置形成されるのが一般的である。   An electronic circuit is generally formed by mounting a plurality of active devices and passive electronic components on a printed circuit board (PCB). Also, digital circuits and analog circuits generally have different operating voltages, and digital circuits operate under the control of the clock that is the operation reference, so in digital / analog hybrid circuits, the noise of digital circuits is prevented from entering the analog circuit. Or in order to suppress, it is common to arrange and form each in a different area of a printed circuit board.

斯かる技術分野における従来技術は、幾つかの技術文献に開示されている。アナログ回路およびデジタル回路を、プリント基板の同じ面又は反対面に形成し、それぞれ独立したアナログ回路用およびデジタル回路用グランドを形成することにより両回路を結ぶ信号線にのるノイズを低減するプリント基板が開示されている（例えば、特許文献１参照）。   The prior art in such technical fields is disclosed in several technical documents. A printed circuit board that reduces the noise on the signal line connecting the two circuits by forming the analog circuit and the digital circuit on the same surface or the opposite surface of the printed circuit board and forming an independent analog circuit and digital circuit ground respectively. Is disclosed (for example, see Patent Document 1).

特開平１１−１４５５７０号公報（第３頁、第１図第４図）Japanese Patent Laid-Open No. 11-145570 (page 3, FIG. 1, FIG. 4)

図３は、電子回路を構成する一般的なプリント基板の平面図である。このプリント基板３０は、デジタル回路領域およびアナログ回路領域にそれぞれデジタル用グランド３１およびアナログ用グランド３２を設けている。そして、これら両グランド３１、３２を完全に分離すると直流電位の基準となるグランドまで分離されるので、両グランド３１、３２を共通の直流グランド３３で接続している。これにより、回路の誤動作やデバイスの破損を防止している。   FIG. 3 is a plan view of a general printed circuit board constituting the electronic circuit. The printed circuit board 30 is provided with a digital ground 31 and an analog ground 32 in the digital circuit area and the analog circuit area, respectively. When the grounds 31 and 32 are completely separated from each other, they are separated to the ground serving as a reference for the direct current potential. Therefore, both grounds 31 and 32 are connected by a common direct current ground 33. This prevents circuit malfunction and device damage.

斯かるプリント基板３０上に形成されたデジタル回路部３１およびアナログ回路部３２は、電子機器又は電子応用機器として協働して動作するので、デジタル回路部３１およびアナログ回路部３２間で相互に信号を伝送する１以上の伝送路を形成する必要がある。斯かる信号伝送路は、図４に示す如く、デジタル回路領域およびアナログ回路領域の適当な位置にそれぞれスルーホール３５および３４を形成する。そして、これら両スルーホール３４、３５間にグランド層３３を超えて内層パターン３６により形成される。   Since the digital circuit unit 31 and the analog circuit unit 32 formed on the printed circuit board 30 operate in cooperation as an electronic device or an electronic application device, a signal is transmitted between the digital circuit unit 31 and the analog circuit unit 32. It is necessary to form one or more transmission paths for transmitting the. As shown in FIG. 4, such a signal transmission path forms through holes 35 and 34 at appropriate positions in the digital circuit area and the analog circuit area, respectively. Then, the inner layer pattern 36 is formed between the through holes 34 and 35 beyond the ground layer 33.

しかし、上述の如き従来技術は、幾つかの課題を有する。先ず、デジタル回路およびアナログ回路のグランドを分離すると、リターンパスが確保されていないので、インピーダンス不整合が起こり、デジタルおよびアナログ両回路間での確実な信号伝送が困難である。更に、両回路間の信号伝送路がシールドされていないので、ノイズの影響を受け易く、信号の品質低下又は誤動作の原因となる。   However, the prior art as described above has several problems. First, when the grounds of the digital circuit and the analog circuit are separated, a return path is not secured, so that impedance mismatch occurs, and reliable signal transmission between both the digital and analog circuits is difficult. Furthermore, since the signal transmission path between the two circuits is not shielded, it is easily affected by noise, causing a deterioration in signal quality or a malfunction.

本発明は、従来技術の上述した課題に鑑みなされたものであり、斯かる課題を克服又は軽減すること、即ちデジタル回路およびアナログ回路間の安価かつ効果的な信号伝送を可能にするプリント基板、デジタルアナログ混成回路およびプリント基板のシールドパターンを提供することを主たる目的とする。   The present invention has been made in view of the above-mentioned problems of the prior art, and a printed circuit board that overcomes or reduces such problems, that is, enables inexpensive and effective signal transmission between a digital circuit and an analog circuit, The main object is to provide a digital / analog hybrid circuit and a printed circuit board shield pattern.

前述の課題を解決するため、本発明によるプリント基板、デジタルアナログ混成回路およびシールドパターンは、次のような特徴的な構成を採用している。   In order to solve the above-described problems, the printed circuit board, the digital-analog hybrid circuit, and the shield pattern according to the present invention employ the following characteristic configuration.

（１）それぞれ直流的に相互接続されたデジタル回路用グランドおよびアナログ回路用グランドが形成され、前記デジタル回路用グランドおよび前記アナログ回路用グランドの領域にそれぞれデジタル回路およびアナルグ回路が形成されるプリント基板において、
前記デジタル回路およびアナログ回路間の相互接続は、内層に形成されたパターンおよび該パターンの長手方向に沿って上下に螺旋状に形成されたリターンパスパターンにより行うプリント基板。
（２）前記リターンパスパターンは、前記パターンの長手に沿って両側に形成された複数のスルーホールを含む上記（１）のプリント基板。
（３）前記スルーホールの間隔を、前記パターンを流れる信号の周波数に応じて適切に選定する上記（２）のプリント基板。
（４）前記デジタル回路および前記アナログ回路間を接続する信号線、制御線および電源の少なくとも一部は、前記螺旋状に形成されたリターンパスパターンを有する上記（１）、（２）又は（３）のプリント基板。
（５）前記デジタル回路用グランドおよび前記アナログ回路用グランドは、両面に形成される上記（１）、（２）、（３）又は（４）のプリント基板。
（６）１枚のプリント基板にデジタル回路およびアナログ回路の両方が前記プリント基板のそれぞれ異なる領域に配置形成され、前記デジタル回路およびアナログ回路が協働するデジタルアナログ混成回路において、
前記デジタル回路および前記アナログ回路間の相互接続は、該相互接続部に沿って前記プリント基板にリターンパスパターンと共に一体形成されているデジタルアナログ混成回路。
（７）前記リターンパスパターンは、前記デジタル回路領域および前記アナログ回路領域にそれぞれ分離して形成されたデジタル回路用グランドおよびアナログ回路用グランド間を結ぶ螺旋状のパターンである上記（６）のデジタルアナログ混成回路。
（８）前記リターンパスパターンは、前記プリント基板を多層基板とし、該多層基板の１つの層の上下の層をパターン化すると共に複数のスルーホールで相互接続して螺旋状に形成される上記（６）又は（７）のデジタルアナログ混成回路。
（９）前記デジタル回路および前記アナログ回路は、前記プリント基板の両面に形成される上記（６）、（７）又は（８）のデジタルアナログ混成回路。
（１０）１枚のプリント基板の異なる領域にそれぞれ配置形成されたデジタル回路およびアナログ回路と、該デジタル回路およびアナログ回路間を結ぶパターンを有するプリント基板のシールドパターンにおいて、
前記デジタル回路領域の表面、前記アナログ回路領域の表面にそれぞれデジタル回路用グランドおよびアナログ回路用グランドを形成すると共に、前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンを備えるプリント基板のシールドパターン。
（１１）前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンは、前記パターンの長手方向に沿って前記デジタル回路用グランドおよび前記アナログ回路用グランド間に螺旋状に形成される上記（１０）のプリント基板のシールドパターン。 (1) A printed circuit board in which a digital circuit ground and an analog circuit ground, which are interconnected in a DC manner, are formed, and a digital circuit and an analog circuit are formed in the areas of the digital circuit ground and the analog circuit ground, respectively. In
The printed circuit board performs interconnection between the digital circuit and the analog circuit by a pattern formed in an inner layer and a return path pattern formed spirally up and down along the longitudinal direction of the pattern.
(2) The printed circuit board according to (1), wherein the return path pattern includes a plurality of through holes formed on both sides along the length of the pattern.
(3) The printed circuit board according to (2), wherein an interval between the through holes is appropriately selected according to a frequency of a signal flowing through the pattern.
(4) At least a part of a signal line, a control line, and a power source that connect the digital circuit and the analog circuit have the return path pattern formed in the spiral shape (1), (2), or (3 ) Printed circuit board.
(5) The printed circuit board according to (1), (2), (3) or (4), wherein the digital circuit ground and the analog circuit ground are formed on both sides.
(6) In a digital / analog hybrid circuit in which both a digital circuit and an analog circuit are arranged and formed in different areas of the printed circuit board on a single printed circuit board, and the digital circuit and the analog circuit cooperate with each other,
A digital / analog hybrid circuit in which an interconnection between the digital circuit and the analog circuit is integrally formed with a return path pattern on the printed circuit board along the interconnection.
(7) The digital signal according to (6), wherein the return path pattern is a spiral pattern connecting the digital circuit ground and the analog circuit ground formed separately in the digital circuit region and the analog circuit region, respectively. Analog hybrid circuit.
(8) The return path pattern is formed in a spiral shape by using the printed circuit board as a multilayer substrate, patterning the upper and lower layers of one layer of the multilayer substrate, and interconnecting with a plurality of through holes. 6) The digital / analog hybrid circuit of (7).
(9) The digital / analog hybrid circuit according to (6), (7) or (8), wherein the digital circuit and the analog circuit are formed on both surfaces of the printed board.
(10) In a shield pattern of a printed circuit board having a digital circuit and an analog circuit respectively arranged and formed in different regions of one printed circuit board, and a pattern connecting the digital circuit and the analog circuit,
A shield for a printed circuit board comprising a shield pattern for forming a digital circuit ground and an analog circuit ground on the surface of the digital circuit area and the surface of the analog circuit area, respectively, and shielding a pattern connecting the digital circuit and the analog circuit. pattern.
(11) The shield pattern for shielding the pattern connecting the digital circuit and the analog circuit is formed in a spiral shape between the digital circuit ground and the analog circuit ground along the longitudinal direction of the pattern (10) ) Printed circuit board shield pattern.

本発明のプリント基板、デジタルアナログ混成回路およびそのシールドパターンによると、次の如き実用上の顕著な効果が得られる。先ず、デジタル回路およびアナログ回路間の信号ライン、制御ラインおよび電源ライン等にそれぞれ確実なリターンパスを対として確保するので、高速の信号を忠実に伝送することが可能である。また、リターンパスを内層パターンの周囲に螺旋状に形成するので、優れたシールド効果が得られ、不要波やノイズの影響を受けたり与えたりすることがない。特に、リターンパスを形成するスルーホールの間隔を、内層パターン（主信号ライン）を流れる信号の周波数に応じて適切に形成することにより、良好なシールド効果が得られる。更に、周知のツイストペア線材を使用する必要がなく、内層パターンおよび螺旋状のリターンパスが予め形成されているので、作業性が優れている。   According to the printed circuit board, the digital / analog hybrid circuit, and its shield pattern of the present invention, the following remarkable effects in practical use can be obtained. First, since a reliable return path is ensured for each of the signal line, the control line, the power supply line and the like between the digital circuit and the analog circuit, it is possible to faithfully transmit a high-speed signal. Further, since the return path is formed in a spiral shape around the inner layer pattern, an excellent shielding effect can be obtained, and it is not affected or given the influence of unnecessary waves or noise. In particular, a good shielding effect can be obtained by appropriately forming the interval between the through holes forming the return path according to the frequency of the signal flowing through the inner layer pattern (main signal line). Furthermore, it is not necessary to use a known twisted pair wire, and the inner layer pattern and the spiral return path are formed in advance, so that the workability is excellent.

以下、本発明によるプリント基板、アナログデジタル混成回路およびそのシールドパターンの好適実施例の構成および動作を、添付図面を参照して詳細に説明する。   Hereinafter, the configuration and operation of a preferred embodiment of a printed circuit board, an analog / digital hybrid circuit and its shield pattern according to the present invention will be described in detail with reference to the accompanying drawings.

先ず、図１は、本発明によるプリント基板の好適実施例の一部分を示す拡大正面図である。このプリント基板１０は、多層プリント基板であり、その１面又は表面にデジタル回路が配置形成されるデジタル回路用グランド１１、アナログ回路が配置形成されるアナログ回路用グランド１２を含んでいる。そして、これら両グランド１１、１２は、狭い直流グランド部１３で直流的に相互接続されている。   FIG. 1 is an enlarged front view showing a part of a preferred embodiment of a printed circuit board according to the present invention. The printed circuit board 10 is a multilayer printed circuit board, and includes a digital circuit ground 11 on which a digital circuit is arranged and formed on one surface or a surface thereof, and an analog circuit ground 12 on which an analog circuit is arranged and formed. The two grounds 11 and 12 are interconnected in a direct current manner by a narrow direct current ground part 13.

上述の如く、これらデジタル回路およびアナログ回路は、例えば電子機器等が所期の機能を発揮するために信号線、制御線および電源線等により相互に接続される必要がある。その場合には、アナログ回路部およびデジタル回路部の適当な位置にそれぞれスルーホールが形成され、内層パターン（主信号ライン）１６により相互接続される。   As described above, these digital circuits and analog circuits need to be connected to each other by signal lines, control lines, power supply lines, etc. in order for electronic devices or the like to perform their intended functions. In that case, through holes are formed at appropriate positions in the analog circuit portion and the digital circuit portion, and are interconnected by the inner layer pattern (main signal line) 16.

しかし、上述した内層パターン１６で相互接続したのみでは、そのリターンパスがそれぞれ十分な面積を有するデジタル回路用グランド１１およびアナログ回路用グランド１２と、狭い直流グランド１３を介する長いパスとなる。これを避けるために、本発明のプリント基板１０では、内層パターン１６の長手方向に沿ってリターンパスパターン１７が形成される。このリターンパスパターン１７は、後述の如く、内層パターン１６のシールドとしても機能する。   However, if only the inner layer pattern 16 described above is interconnected, the return path becomes a long path via the digital circuit ground 11 and the analog circuit ground 12 having a sufficient area and the narrow DC ground 13. In order to avoid this, in the printed circuit board 10 of the present invention, the return path pattern 17 is formed along the longitudinal direction of the inner layer pattern 16. The return path pattern 17 also functions as a shield for the inner layer pattern 16 as described later.

このリターンパスパターン１７は、内層パターン１６に沿って、その両側に略一定間隔で形成された複数のスルーホール１８と、プリント基板１０の表面の導電層および内層パターン１６が形成された内層よりも下の内層に形成されたパターンにより、内層パターン１６の上下に螺旋状に形成されている。即ち、内層パターン１６およびリターンパスパターンはペア（対）をなすように形成されている。そして、プリント基板１０の表面に形成されたリターンパスパターンの一部分の両端は、図示の如くデジタル回路用グランド１１およびアナログ回路用グランド１２に接続されている。その結果、アナログ回路部のスルーホール１４とデジタル回路部のスルーホール１５間は、内層パターン１６およびこれとペアをなす螺旋状のリターンパスパターンにより相互接続される。   The return path pattern 17 has a plurality of through-holes 18 formed at substantially regular intervals on both sides along the inner layer pattern 16, and an inner layer on which the conductive layer on the surface of the printed circuit board 10 and the inner layer pattern 16 are formed. The pattern formed in the lower inner layer is formed in a spiral shape above and below the inner layer pattern 16. That is, the inner layer pattern 16 and the return path pattern are formed to form a pair. Then, both ends of a part of the return path pattern formed on the surface of the printed circuit board 10 are connected to a digital circuit ground 11 and an analog circuit ground 12 as shown in the figure. As a result, the through hole 14 of the analog circuit portion and the through hole 15 of the digital circuit portion are interconnected by the inner layer pattern 16 and a spiral return path pattern paired therewith.

上述の如く、プリント基板１０上に本発明によるデジタルアナログ混成回路が配置形成される。斯かるデジタルアナログ混成回路において、グランド１１、１２経由での不要波や雑音の回り込みを防ぐために、デジタル回路部とアナログ回路部のグランド１１および１２を図３のように分離した場合、完全に分離してしまうと両回路間での直流的な基準電圧までも分離されてしまう。そこで、デジタル回路部とアナログ回路部のグランド１１および１２を共通の直流グランド１３で直流的に相互接続している。   As described above, the digital / analog hybrid circuit according to the present invention is arranged and formed on the printed circuit board 10. In such a digital / analog hybrid circuit, in order to prevent unwanted waves and noise from wrapping around via the grounds 11 and 12, when the digital circuit part and the grounds 11 and 12 of the analog circuit part are separated as shown in FIG. As a result, the DC reference voltage between both circuits is also separated. Therefore, the grounds 11 and 12 of the digital circuit unit and the analog circuit unit are connected to each other in a DC manner by a common DC ground 13.

次に、図１に示す本発明によるプリント基板又はデジタルアナログ混成回路の実施例の動作を説明する。このデジタルアナログ混成回路において、アナログ回路はデジタル回路の影響を受け易い。即ち、高速で動作するデジタルデバイスが発生する不要波、高調波等のノイズ（雑音）がプリント基板１０を経由して飛び込んでくることにより特性劣化に至る。特にグランドをデジタル回路およびアナログ回路で共通使用する場合には、影響が大きい。   Next, the operation of the embodiment of the printed circuit board or the digital / analog hybrid circuit according to the present invention shown in FIG. 1 will be described. In this digital / analog hybrid circuit, the analog circuit is easily affected by the digital circuit. That is, noise (noise) such as unnecessary waves and harmonics generated by a digital device that operates at high speed jumps in via the printed circuit board 10, leading to characteristic deterioration. In particular, when the ground is commonly used in the digital circuit and the analog circuit, the influence is great.

そこで、本発明のデジタルアナログ混成回路では、デジタル回路とアナログ回路のグランドプレーンを分離して、それぞれデジタル回路用グランド１１およびアナログ回路用グランド１２を設けることによりデジタル回路のノイズの影響を軽減させる。この場合に、デジタル回路用グランド１１をアナログ回路用グランド１２と完全に分離してしまうと、デジタル回路およびアナログ回路で基準となる電位が異なるため、各々のインタフェースにおいて最大入力電圧範囲を超えた電位の信号が入力され、デバイスの破損を生じる恐れがある。従って、直流的な電位差のみを０（ゼロ）にするために、共通の直流グランド１３でデジタル回路およびアナログ回路のグランド１１、１２を相互接続する。   Therefore, in the digital / analog hybrid circuit of the present invention, the digital circuit and the analog circuit ground plane are separated, and the digital circuit ground 11 and the analog circuit ground 12 are provided, respectively, to reduce the influence of noise of the digital circuit. In this case, if the digital circuit ground 11 is completely separated from the analog circuit ground 12, the reference potential differs between the digital circuit and the analog circuit, and therefore the potential exceeding the maximum input voltage range in each interface. May cause damage to the device. Therefore, in order to set only the DC potential difference to 0 (zero), the digital circuit and the analog circuit grounds 11 and 12 are interconnected by the common DC ground 13.

次に、デジタル回路からアナログ回路へ信号の伝送を行う場合を例に説明する。受け渡される信号は、デジタル回路部のスルーホール１４で第２層へ接続される。この第２層は、内層パターン１６にてアナログ回路へ接続され、スルーホール１５にてアナログ回路に到達する。内層パターン１６のみでも信号はアナログ回路に到達する。しかし、特に高速で動作するデジタル回路においてはリターンパスのない（又は遠い／長い）パターンではインピーダンス不整合を起こして正確なタイミングで信号の伝送ができない。また、高速動作であるが故に、信号や信号の高調波が放射される場合もある。デジタル回路とアナログ回路のグランド１１、１２を分離するためにできた表層でのグランドの切れ目や内層を経由して外部に影響を及ぼす。   Next, an example in which a signal is transmitted from a digital circuit to an analog circuit will be described. The signal to be transferred is connected to the second layer through the through hole 14 of the digital circuit section. The second layer is connected to the analog circuit by the inner layer pattern 16 and reaches the analog circuit through the through hole 15. Even with the inner layer pattern 16 alone, the signal reaches the analog circuit. However, particularly in a digital circuit operating at a high speed, a pattern without a return path (or a distant / long) pattern causes impedance mismatch and cannot transmit a signal at an accurate timing. In addition, because of high-speed operation, signals and harmonics of signals may be emitted. The digital circuit and the analog circuit grounds 11 and 12 are externally affected through ground surface breaks and inner layers formed to separate the grounds 11 and 12.

そこで、本発明のプリント基板又はデジタルアナログ混成回路では、内層パターン１６の周りに螺旋状にリターンパスパターン１７を配置形成する。このリターンパスパターンは、表層と裏層（即ち、内層パターン１６の上下）に配置されており、表層と裏層のパターンは複数のスルーホール１８で相互接続されている。このリターンパスパターン１７により、内層パターン１６を通る信号のリターンパスが確保され、周知のマイクロストリップラインに近い状態で信号の伝送が可能になるので、インピーダンス不整合を起こし難い。その結果、高速信号の伝送においても正確なタイミングでの信号伝送ができる。また、このスルーホール１８の間隔を伝送する信号の周波数に合わせて適切な間隔（例えば、波長の１／２以下）にしておくことにより、内層パターン１６に対するシールド効果が得られ、グランド１１、１２の切れ目や内層を経由して外部に不要波や雑音を放射し難くできる。内層パターン１６に対する外部からの不要波等も遮断できるため、信号伝送時における外乱に対して有効である。   Therefore, in the printed circuit board or the digital / analog hybrid circuit according to the present invention, the return path pattern 17 is arranged in a spiral around the inner layer pattern 16. The return path patterns are arranged on the surface layer and the back layer (that is, above and below the inner layer pattern 16), and the surface layer and back layer patterns are interconnected by a plurality of through holes 18. The return path pattern 17 secures a return path for signals passing through the inner layer pattern 16 and enables signal transmission in a state close to a well-known microstrip line, so that impedance mismatch is unlikely to occur. As a result, signal transmission can be performed with accurate timing even in high-speed signal transmission. Further, by setting the interval between the through holes 18 to an appropriate interval (for example, ½ or less of the wavelength) in accordance with the frequency of the signal to be transmitted, a shielding effect for the inner layer pattern 16 can be obtained, and Unnecessary waves and noise can be made difficult to radiate to the outside through the cuts and inner layers. Since unnecessary waves from the outside with respect to the inner layer pattern 16 can be blocked, it is effective against disturbance during signal transmission.

尚、上述した効果は、線材によるツイストペア線を使用することでも実現が可能であるが、本発明は線材を使用しているが故のデメリットに対しても効果がある。線材を使用したツイストペア線のデメリットとは下記３点である。
（１）線材をプリント基板に実装する必要がある（半田付け又はコネクタにて）。従って、コスト的にも実装面積上も不利である。
（２）アナログ回路２部にシールドケースを取り付けたい場合、線材を避けるようにこのシールドケースに大きな切り欠きを入れ、ケース装着時に線材を挟み込まないように注意を払う必要がある。
（３）線材の実装バラツキがあり特性の不安定さを招く。 The above-described effect can be realized by using a twisted pair wire made of a wire, but the present invention is also effective for a demerit because the wire is used. The disadvantages of twisted-pair wires using wire are the following three points.
(1) It is necessary to mount a wire rod on a printed circuit board (by soldering or a connector). Therefore, it is disadvantageous in terms of cost and mounting area.
(2) When a shield case is to be attached to the analog circuit 2 part, it is necessary to make a large notch in the shield case so as to avoid the wire, and to take care not to pinch the wire when the case is mounted.
(3) There is a variation in the mounting of the wire, leading to unstable characteristics.

これに対して、本発明の如くプリント基板に予めパターン化されたシールドパターンを使用すれば、（１）に対してプリント板実装済なのでコストはゼロ、（２）に対してもパターンの位置は決まっているので、難なくシールドケース装着が可能で且つ（３）の実装バラツキはないため、ツイストペア線よりも優れていることは明らかである。   On the other hand, if a shield pattern pre-patterned on the printed circuit board as in the present invention is used, the cost is zero because the printed board is already mounted on (1), and the pattern position is also on (2). Since it is determined, the shield case can be attached without difficulty, and since there is no mounting variation of (3), it is clear that it is superior to the twisted pair wire.

次に、図２を参照して本発明のプリント基板の他の実施例について説明する。図２は、６層基板の断面図である。図１の実施例のプリント基板１０は、表層と裏層を接続する貫通タイプのスルーホールを使用した例を示したが、図２に示すプリント基板２０は、中央接地板２１の上下にそれぞれ３層の上側基板２２および下側基板２３を有する。そして、これら各基板２２、２３には、上述と同様に、アナログ回路部のスルーホール２４およびデジタル回路部のスルーホール２５間に表裏から第２層の内層パターン２６が形成され、これら内層パターン２６に沿って螺旋状のリターンパスパターン２７が複数のスルーホール２９により形成されている。   Next, another embodiment of the printed circuit board of the present invention will be described with reference to FIG. FIG. 2 is a cross-sectional view of a six-layer substrate. The printed board 10 of the embodiment of FIG. 1 shows an example using through-type through holes that connect the surface layer and the back layer. However, the printed board 20 shown in FIG. It has an upper substrate 22 and a lower substrate 23 of layers. In each of the substrates 22 and 23, as described above, the inner layer pattern 26 of the second layer is formed from the front and back between the through hole 24 of the analog circuit portion and the through hole 25 of the digital circuit portion. A spiral return path pattern 27 is formed by a plurality of through holes 29.

上述の如く、図２に示すプリント基板２０は、表層と内層又は裏層と内層を繋ぐ非貫通タイプのスルーホール２９を使用して、シールドパターン２７を構成している。この実施例のプリント基板２０を使用すれば、中央の第３層目を接地板（即ち、ベタのグランド）２１とすることにより、この接地板２１の上下にアイソレーションの取れた（相互に隔離された）２個のシールドパターンが形成でき、一層高密度の実装が可能になる。   As described above, the printed circuit board 20 shown in FIG. 2 forms the shield pattern 27 using the non-through-type through-hole 29 that connects the surface layer and the inner layer or the back layer and the inner layer. If the printed circuit board 20 of this embodiment is used, the third layer at the center is used as a ground plate (that is, a solid ground) 21 so that the ground plate 21 can be isolated above and below (isolated from each other). 2) shield patterns can be formed, and higher density mounting becomes possible.

また、上述した各実施例では、内層パターン（主信号ライン）１６又は２６の周囲にリターンパスパターン１７又は２７を螺旋状に形成している。主信号ライン１６、２６とリターンパス１７、２７の長さを正確に合わせたいときは、主信号ラインである内層パターン１６、２６も螺旋状に形成し、リターンパスパターン１７、２７と交互に表層と裏層を通りながら伝送させることも可能である。   In each of the embodiments described above, the return path pattern 17 or 27 is formed in a spiral shape around the inner layer pattern (main signal line) 16 or 26. When it is desired to accurately match the lengths of the main signal lines 16 and 26 and the return paths 17 and 27, the inner layer patterns 16 and 26 as the main signal lines are also formed in a spiral shape, and alternately with the return path patterns 17 and 27 as a surface layer. It is also possible to transmit while passing through the back layer.

以上、本発明によるプリント基板、デジタルアナログ混成回路およびシールドパターンの好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。   The configuration and operation of the preferred embodiment of the printed circuit board, digital / analog hybrid circuit, and shield pattern according to the present invention have been described in detail above. However, it should be noted that such examples are merely illustrative of the invention and do not limit the invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.

本発明よるプリント基板の第１実施例の一部分を示す平面図である。It is a top view which shows a part of 1st Example of the printed circuit board by this invention. 本発明によるプリント基板の第２実施例の断面図である。It is sectional drawing of 2nd Example of the printed circuit board by this invention. デジタル回路およびアナログ回路を含む一般的なプリント基板の平面図である。It is a top view of the common printed circuit board containing a digital circuit and an analog circuit. デジタルアナログ混成回路を形成する従来のプリント基板の平面図である。It is a top view of the conventional printed circuit board which forms a digital analog hybrid circuit.

符号の説明Explanation of symbols

１０、２０ プリント基板
１１ デジタル回路用グランド
１２ アナログ回路用グランド
１３ 直流グランド
１４、１５、１８、２４、２５、２９ スルーホール
１６、２６ 内層パターン（主信号ライン）
１７、２７ リターンパスパターン
10, 20 Printed circuit board 11 Digital circuit ground 12 Analog circuit ground 13 DC ground 14, 15, 18, 24, 25, 29 Through hole 16, 26 Inner layer pattern (main signal line)
17, 27 Return path pattern

Claims (11)

それぞれ直流的に相互接続されたデジタル回路用グランドおよびアナログ回路用グランドが形成され、前記デジタル回路用グランドおよび前記アナログ回路用グランドの領域にそれぞれデジタル回路およびアナルグ回路が形成されるプリント基板において、
前記デジタル回路およびアナログ回路間の相互接続は、内層に形成されたパターンおよび該パターンの長手方向に沿って上下に螺旋状に形成されたリターンパスパターンにより行うことを特徴とするプリント基板。 In a printed circuit board in which a digital circuit ground and an analog circuit ground that are interconnected in a direct current are formed, and a digital circuit and an analog circuit are formed in the areas of the digital circuit ground and the analog circuit ground, respectively.
The printed circuit board is characterized in that the interconnection between the digital circuit and the analog circuit is performed by a pattern formed in an inner layer and a return path pattern formed spirally up and down along the longitudinal direction of the pattern. 前記リターンパスパターンは、前記パターンの長手に沿って両側に形成された複数のスルーホールを含むことを特徴とする請求項１に記載のプリント基板。   The printed circuit board according to claim 1, wherein the return path pattern includes a plurality of through holes formed on both sides along the length of the pattern. 前記スルーホールの間隔を、前記パターンを流れる信号の周波数に応じて適切に選定することを特徴とする請求項２に記載のプリント基板。   The printed circuit board according to claim 2, wherein an interval between the through holes is appropriately selected according to a frequency of a signal flowing through the pattern. 前記デジタル回路および前記アナログ回路間を接続する信号線、制御線および電源の少なくとも一部は、前記螺旋状に形成されたリターンパスパターンを有することを特徴とする請求項１、２又は３に記載のプリント基板。   The signal line, the control line, and the power source that connect between the digital circuit and the analog circuit have at least a part of the return path pattern formed in the spiral shape. Printed circuit board. 前記デジタル回路用グランドおよび前記アナログ回路用グランドは、両面に形成されることを特徴とする請求項１、２、３又は４に記載のプリント基板。   The printed circuit board according to claim 1, wherein the digital circuit ground and the analog circuit ground are formed on both sides. １枚のプリント基板にデジタル回路およびアナログ回路の両方が前記プリント基板のそれぞれ異なる領域に配置形成され、前記デジタル回路およびアナログ回路が協働するデジタルアナログ混成回路において、
前記デジタル回路および前記アナログ回路間の相互接続は、該相互接続部に沿って前記プリント基板にリターンパスパターンと共に一体形成されていることを特徴とするデジタルアナログ混成回路。 In a digital-analog hybrid circuit in which both a digital circuit and an analog circuit are arranged and formed in different areas of the printed circuit board on a single printed circuit board, and the digital circuit and the analog circuit cooperate with each other
The digital-analog hybrid circuit is characterized in that the interconnection between the digital circuit and the analog circuit is integrally formed with the return path pattern on the printed board along the interconnection. 前記リターンパスパターンは、前記デジタル回路領域および前記アナログ回路領域にそれぞれ分離して形成されたデジタル回路用グランドおよびアナログ回路用グランド間を結ぶ螺旋状のパターンであることを特徴とする請求項６に記載のデジタルアナログ混成回路。   7. The return path pattern is a spiral pattern connecting the digital circuit ground and the analog circuit ground formed separately in the digital circuit area and the analog circuit area, respectively. The digital-analog hybrid circuit described. 前記リターンパスパターンは、前記プリント基板を多層基板とし、該多層基板の１つの層の上下の層をパターン化すると共に複数のスルーホールで相互接続して螺旋状に形成されることを特徴とする請求項６又は７に記載のデジタルアナログ混成回路。   The return path pattern is formed in a spiral shape by using the printed circuit board as a multilayer substrate, patterning the upper and lower layers of one layer of the multilayer substrate, and interconnecting with a plurality of through holes. The digital-analog hybrid circuit according to claim 6 or 7. 前記デジタル回路および前記アナログ回路は、前記プリント基板の両面に形成されることを特徴とする請求項６、７又は８に記載のデジタルアナログ混成回路。   9. The digital / analog hybrid circuit according to claim 6, 7 or 8, wherein the digital circuit and the analog circuit are formed on both surfaces of the printed circuit board. １枚のプリント基板の異なる領域にそれぞれ配置形成されたデジタル回路およびアナログ回路と、該デジタル回路およびアナログ回路間を結ぶパターンを有するプリント基板のシールドパターンにおいて、
前記デジタル回路領域の表面、前記アナログ回路領域の表面にそれぞれデジタル回路用グランドおよびアナログ回路用グランドを形成すると共に、前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンを備えることを特徴とするプリント基板のシールドパターン。 In a shield pattern of a printed circuit board having a pattern connecting between the digital circuit and the analog circuit, and a digital circuit and an analog circuit arranged and formed in different regions of one printed circuit board,
A digital circuit ground and an analog circuit ground are formed on the surface of the digital circuit area and the surface of the analog circuit area, respectively, and a shield pattern for shielding a pattern connecting the digital circuit and the analog circuit is provided. Printed circuit board shield pattern. 前記デジタル回路およびアナログ回路間を結ぶパターンをシールドするシールドパターンは、前記パターンの長手方向に沿って前記デジタル回路用グランドおよび前記アナログ回路用グランド間に螺旋状に形成されることを特徴とする請求項１０に記載のプリント基板のシールドパターン。
The shield pattern for shielding a pattern connecting the digital circuit and the analog circuit is formed in a spiral shape between the digital circuit ground and the analog circuit ground along a longitudinal direction of the pattern. Item 11. A printed circuit board shield pattern according to Item 10.
JP2005055365A 2005-03-01 2005-03-01 Printed circuit boards, digital / analog hybrid circuits, and shield patterns Expired - Fee Related JP4626339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005055365A JP4626339B2 (en) 2005-03-01 2005-03-01 Printed circuit boards, digital / analog hybrid circuits, and shield patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055365A JP4626339B2 (en) 2005-03-01 2005-03-01 Printed circuit boards, digital / analog hybrid circuits, and shield patterns

Publications (2)

Publication Number Publication Date
JP2006245081A true JP2006245081A (en) 2006-09-14
JP4626339B2 JP4626339B2 (en) 2011-02-09

Family

ID=37051226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055365A Expired - Fee Related JP4626339B2 (en) 2005-03-01 2005-03-01 Printed circuit boards, digital / analog hybrid circuits, and shield patterns

Country Status (1)

Country Link
JP (1) JP4626339B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135549A (en) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp On-board electronic control device
US8605448B2 (en) 2010-03-12 2013-12-10 Ricoh Company, Limited Printed wiring board
JP2020159699A (en) * 2019-03-25 2020-10-01 三菱重工業株式会社 Pulser receiver
WO2021145245A1 (en) * 2020-01-14 2021-07-22 ローム株式会社 Switching power supply

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145570A (en) * 1997-11-10 1999-05-28 Mitsubishi Electric Corp Printed circuit board
JP2000216603A (en) * 1999-01-26 2000-08-04 Sumitomo Metal Ind Ltd Grounded coplanar waveguide suitable for millimeter wave band
JP2001060746A (en) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd Flexible printed wiring board
JP2004319776A (en) * 2003-04-16 2004-11-11 Sharp Corp Multilayer substrate, feedback current route design device therefor, feedback current route design method therefor, program for implementing the method and recording medium having the program recorded thereon

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145570A (en) * 1997-11-10 1999-05-28 Mitsubishi Electric Corp Printed circuit board
JP2000216603A (en) * 1999-01-26 2000-08-04 Sumitomo Metal Ind Ltd Grounded coplanar waveguide suitable for millimeter wave band
JP2001060746A (en) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd Flexible printed wiring board
JP2004319776A (en) * 2003-04-16 2004-11-11 Sharp Corp Multilayer substrate, feedback current route design device therefor, feedback current route design method therefor, program for implementing the method and recording medium having the program recorded thereon

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135549A (en) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp On-board electronic control device
US8605448B2 (en) 2010-03-12 2013-12-10 Ricoh Company, Limited Printed wiring board
JP2020159699A (en) * 2019-03-25 2020-10-01 三菱重工業株式会社 Pulser receiver
JP7267054B2 (en) 2019-03-25 2023-05-01 三菱重工業株式会社 pulsar receiver
WO2021145245A1 (en) * 2020-01-14 2021-07-22 ローム株式会社 Switching power supply
JP7548945B2 (en) 2020-01-14 2024-09-10 ローム株式会社 Switching Power Supply

Also Published As

Publication number Publication date
JP4626339B2 (en) 2011-02-09

Similar Documents

Publication Publication Date Title
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
US6972380B2 (en) Printed wiring board having impedance-matched differential pair signal traces
JP4371065B2 (en) Transmission line, communication apparatus, and wiring formation method
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JP2009059873A (en) Printed circuit board
JP4433881B2 (en) Printed wiring board
JP2008130976A (en) Printed wiring board
JP2007150000A (en) Printed circuit board
JP6299445B2 (en) Cable with connector and connector
JP4626339B2 (en) Printed circuit boards, digital / analog hybrid circuits, and shield patterns
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2007035710A (en) Multilayer printed wiring board
US6995629B2 (en) Center-tap termination circuit and printed circuit board having the same
JP4371766B2 (en) Printed wiring board
JP2006270026A (en) Wiring structure, printed wiring board, integrated circuit, and electronic device
US10111317B2 (en) Printed circuit board for transmitting digital signals
JP5146019B2 (en) High frequency module and electronic device using the same
JP2010251554A (en) Printed board and harness
JPH11145570A (en) Printed circuit board
JP2007287471A (en) Flexible flat cable and wiring circuit
JP2007305756A (en) Circuit board
JP2004304134A (en) Wiring board and manufacturing method of the same
CN110784995A (en) Circuit board structure
JP2001185821A (en) Wiring board
KR101510727B1 (en) Print wiring board and print circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees