JP2007305756A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2007305756A JP2007305756A JP2006132101A JP2006132101A JP2007305756A JP 2007305756 A JP2007305756 A JP 2007305756A JP 2006132101 A JP2006132101 A JP 2006132101A JP 2006132101 A JP2006132101 A JP 2006132101A JP 2007305756 A JP2007305756 A JP 2007305756A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- insulating layer
- via hole
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明は、信号伝送路における特性インピーダンスの安定化を図ることができる回路基板に関する。 The present invention relates to a circuit board capable of stabilizing characteristic impedance in a signal transmission line.
例えば高周波帯で動作するディバイスを実装する回路基板は、信号の反射や波形歪みの発生を抑えるために信号伝送路の特性インピーダンス(Zo)を、前記ディバイスの入出力インピーダンスに整合させる必要がある。前記した信号伝送路の特性インピーダンスを整合させるには、適切なパターン幅の信号伝送路(ストリップライン)に適切な厚さの絶縁層を挾んでグランド層を対峙させるストリップ構造またはマイクロストリップ構造が採用されている。 For example, in a circuit board on which a device operating in a high frequency band is mounted, it is necessary to match the characteristic impedance (Zo) of the signal transmission path with the input / output impedance of the device in order to suppress the occurrence of signal reflection and waveform distortion. In order to match the characteristic impedance of the signal transmission path described above, a strip structure or microstrip structure in which an insulating layer of an appropriate thickness is sandwiched in a signal transmission path (strip line) with an appropriate pattern width and the ground layer is opposed is adopted. Has been.
図6は、前記したストリップ構造の基本構成例を示したものであり、これは信号伝送路の長手方向に直交する方向で切断した状態の断面図で示している。このストリップ構造は、符号21,22で示す絶縁層の中央に複数本の信号伝送路23が形成され、さらに前記絶縁層21,22の上下両面にそれぞれ銅箔24,25を貼着した構成にされている。そして、前記銅箔24,25をグランド電位に設定することで、前記各信号伝送路23は前記銅箔24,25によるグランド層との間で所定の特性インピーダンスを得ることができる。
FIG. 6 shows an example of the basic configuration of the above-described strip structure, which is shown in a sectional view in a state cut in a direction perpendicular to the longitudinal direction of the signal transmission path. In this strip structure, a plurality of
また図7は、前記したマイクロストリップ構造の基本構成例を示したものであり、これも図6と同様に信号伝送路の長手方向に直交する方向で切断した状態の断面図で示している。このマイクロストリップ構造は、符号22で示す絶縁層の一方の面に複数本の信号伝送路23が形成され、前記絶縁層22の他方の面に銅箔25を貼着した構成にされている。そして、前記銅箔25をグランド電位に設定することで、前記各信号伝送路23は前記銅箔25によるグランド層との間で所定の特性インピーダンスを得ることができる。
FIG. 7 shows an example of the basic configuration of the above-described microstrip structure, which is also shown in a sectional view in a state cut in a direction perpendicular to the longitudinal direction of the signal transmission path, as in FIG. In this microstrip structure, a plurality of
前記したストリップ構造またはマイクロストリップ構造を構成する回路基板における信号伝送路23の特性インピーダンス(Zo)は、信号伝送路の単位長さあたりのリアクタンスLと、信号伝送路とグランド層との間における単位面積あたりの容量Cの比(リアクタンスL/容量C)の平方根に近似される値となる。そして、前記特性インピーダンスは、一般にシングルエンドで50Ω前後に、差動で100Ω前後に選択される場合が多い。
The characteristic impedance (Zo) of the
ところで昨今においては、前記した電子ディバイスも、より高密度集積化がなされ、さらに前記ディバイス等を、より高密度実装化させようとする要求が高まっている。このような技術的な要求に応えるために、前記絶縁層に信号伝送用のビアホールを適宜形成し、当該ビアホールを介して絶縁層上にパターニングされた信号伝送路を層間接続するなどの構成を採用せざるを得ない場合が生じている。 Incidentally, in recent years, the above-described electronic devices are also more densely integrated, and there is a growing demand for higher density mounting of the devices and the like. In order to meet such technical demands, a configuration is adopted in which via holes for signal transmission are appropriately formed in the insulating layer, and signal transmission lines patterned on the insulating layer are connected via the via holes. There are cases where it must be done.
これに伴い、前記ビアホール部分における高周波信号に対する線路特性が問題となり、前記した絶縁層上にパターニングされた信号伝送路における特性インピーダンスに対して、前記信号伝送用ビアホール部分の特性インピーダンスが不整合となる問題が発生する。 As a result, line characteristics for high frequency signals in the via hole portion become a problem, and the characteristic impedance of the signal transmission via hole portion becomes inconsistent with the characteristic impedance in the signal transmission path patterned on the insulating layer. A problem occurs.
すなわち、前記信号伝送路と信号伝送用ビアホールとの間において、特性インピーダンスに不整合が生ずることにより、その部分において信号の反射や波形歪みを発生させて、高周波信号の伝送特性を著しく低下もしくは阻害させるという技術的な問題が発生することになる。 In other words, mismatching in characteristic impedance occurs between the signal transmission path and the signal transmission via hole, thereby causing signal reflection and waveform distortion in that portion, thereby significantly reducing or inhibiting the transmission characteristics of high-frequency signals. This will cause a technical problem.
そこで、前記信号伝送用ビアホール部分の特性インピーダンスを安定化させるために、当該ビアホールの周囲に接地電位にされた複数のビアホールを形成することで、信号伝送用ビアホールの特性インピーダンスを、前記複数の接地ビアホールとの間で得るようにした構成が特許文献1に開示されている。
図8は、前記特許文献1に開示された配線基板の構成を平面図で示したものであり、符号31は基板(絶縁層)を貫通する信号伝送用ビアホールを示し、符号32は絶縁層の上面にパターニングされた信号伝送路を示している。すなわち、信号伝送用ビアホール31は絶縁層の上面にパターニングされた信号伝送路32に接続されると同時に、前記絶縁層の裏面に形成された図示せぬ信号伝送路にも接続されて、ビアホール31を介して信号伝送路を層間接続するように構成されている。
FIG. 8 is a plan view showing the configuration of the wiring board disclosed in
これに加えて、前記信号伝送用ビアホール31の周囲には、これを囲むようにして接地電位にされた複数のビアホール33が形成されている。したがって、信号伝送用ビアホール31は、前記複数の接地ビアホール33との間で所定のインピーダンス特性を得ることができる。 In addition, a plurality of via holes 33 having a ground potential are formed around the signal transmission via hole 31 so as to surround the signal transmission via hole 31. Therefore, the signal transmission via hole 31 can obtain a predetermined impedance characteristic with the plurality of ground via holes 33.
しかしながら、特許文献1に開示された基板の構成によると、信号伝送用ビアホール31を囲むようにして複数の接地ビアホール33を形成する構成であるため、信号伝送用ビアホール31における特性インピーダンスを、前記したように例えば50Ω程度に設定しようとした場合、信号伝送用ビアホール11に対する接地ビアホール13の対向面積が小さいために、両者の距離を極端に接近させる必要が生ずる。このために、絶縁層上に形成される各ビアホールの配置設計において、寸法上において技術的な制約を伴うという問題を抱えることになる。
However, according to the configuration of the substrate disclosed in
また、信号伝送用ビアホール31に対して接地ビアホール33は、周方向に間欠的に配置されているため、基板上に複数個の信号伝送用ビアホール31を形成しようとした場合においては、各信号伝送用ビアホール31間において少なからずとも容量結合が発生し、クロストーク特性を劣化させる。したがって、これを避けるためには、信号伝送用ビアホール31の相互の間隔を大きくとらなければならないという制約も発生する。このために、特許文献1に開示された構成は、信号伝送用ビアホールにおいて、厳密にインピーダンス制御を行う必要がある場合以外においては、採用し難いものとなる。
Further, since the ground via hole 33 is intermittently arranged in the circumferential direction with respect to the signal transmission via hole 31, each signal transmission is performed when a plurality of signal transmission via holes 31 are to be formed on the substrate. Capacitive coupling occurs at least between the via holes 31 and the crosstalk characteristics are deteriorated. Therefore, in order to avoid this, there is a restriction that the interval between the signal transmission via holes 31 must be large. For this reason, the configuration disclosed in
この発明は、従来の前記した問題点に着目してなされたものであり、この発明が解決しようとする第1の課題は、絶縁層を貫通する信号伝送用ビアホールにおける特性インピーダンスの安定化を図ることができる回路基板を提供することにある。
またこの発明が解決しようとする第2の課題は、絶縁層上に形成される信号伝送路における特性インピーダンスの安定化、並びに各信号伝送路間におけるクロストーク特性を改善させることができる回路基板を提供することにある。
The present invention has been made paying attention to the above-described problems, and the first problem to be solved by the present invention is to stabilize the characteristic impedance in the signal transmission via hole penetrating the insulating layer. It is to provide a circuit board that can be used.
A second problem to be solved by the present invention is a circuit board capable of stabilizing characteristic impedance in a signal transmission line formed on an insulating layer and improving crosstalk characteristics between the signal transmission lines. It is to provide.
前記した第1の課題を解決するためになされたこの発明にかかる回路基板は、絶縁層を挾んでそれぞれに信号伝送路が形成され、前記絶縁層を貫通する信号伝送用ビアホールを介して前記各信号伝送路が接続された回路基板であって、前記ビアホールを囲むようにして、前記絶縁層の面に直交する方向に円筒状の導電体が形成され、前記円筒状の導電体をグランド電位に設定することで、前記信号伝送用ビアホールにおける特性インピーダンスを制御するように構成した点に特徴を有する。 The circuit board according to the present invention, which has been made to solve the first problem described above, has a signal transmission path formed on each of the insulating layers, and each of the signal transmission via holes penetrating the insulating layer. A circuit board to which a signal transmission path is connected, a cylindrical conductor is formed in a direction orthogonal to the surface of the insulating layer so as to surround the via hole, and the cylindrical conductor is set to a ground potential. Thus, the characteristic impedance of the signal transmission via hole is controlled.
この場合、好ましい実施の形態においては、前記ビアホールを囲むようにして前記絶縁層に対して円筒状のスリットが形成され、前記スリットに埋め込まれた導電材料により、前記円筒状の導電体が形成された構成にされる。 In this case, in a preferred embodiment, a cylindrical slit is formed in the insulating layer so as to surround the via hole, and the cylindrical conductor is formed by a conductive material embedded in the slit. To be.
さらに好ましくは、前記信号伝送用ビアホールおよび前記円筒状の導電体が形成された前記絶縁層の上下両面において、少なくとも前記ビアホールに対峙するように、それぞれグランド層を形成した構成にされる。 More preferably, a ground layer is formed on each of the upper and lower surfaces of the insulating layer on which the signal transmission via hole and the cylindrical conductor are formed so as to face at least the via hole.
一方、前記した第2の課題を解決するためになされたこの発明にかかる回路基板は、絶縁層上に形成された複数の信号伝送路の間に沿って、前記絶縁層の面に直交する方向に導電体がそれぞれ形成されると共に、前記絶縁層の面に平行するようにして前記信号伝送路の上下両面に対峙する導電層が形成され、前記絶縁層に形成された導電体および前記上下両面の導電層をそれぞれグランド電位に設定することで、前記信号伝送路の上下左右をグランド層で囲繞する同軸構造を形成した点に特徴を有する。 On the other hand, a circuit board according to the present invention, which has been made to solve the second problem described above, has a direction perpendicular to the surface of the insulating layer along a plurality of signal transmission lines formed on the insulating layer. A conductive layer is formed on each of the upper and lower surfaces of the signal transmission path so as to be parallel to the surface of the insulating layer, and the conductor formed on the insulating layer and the upper and lower surfaces Each of the conductive layers is set to a ground potential, thereby forming a coaxial structure in which the signal transmission path is surrounded by the ground layer at the top, bottom, left and right.
前記した第1の課題を解決するためになされた回路基板の構成によると、絶縁層を挾んでそれぞれに形成された信号伝送路を相互に接続するビアホールに対して、これを囲むようにして円筒状の導電体を形成し、この導電体をグランド電位に設定した構成にされているので、前記ビアホールと円筒状の導電体との距離、および円筒状の導電体における絶縁層の厚さ方向の幅を適宜調整することにより、前記ビアホール部分における特性インピーダンスを容易に制御することが可能となる。 According to the configuration of the circuit board made to solve the first problem described above, the via hole that interconnects the signal transmission lines formed with the insulating layer interposed therebetween is surrounded by a cylindrical shape. Since the conductor is formed and this conductor is set to the ground potential, the distance between the via hole and the cylindrical conductor, and the width in the thickness direction of the insulating layer in the cylindrical conductor are set. By appropriately adjusting, the characteristic impedance in the via hole portion can be easily controlled.
また、前記した第2の課題を解決するためになされた回路基板の構成によると、信号伝送路の間に沿って配置された導電体、および信号伝送路の上下に配置された導電層によって同軸構造を構成したので、信号伝送路と導電体との距離、および信号伝送路と上下の導電層との距離を調整することで、前記信号伝送路のインピーダンス特性を容易に制御することが可能である。また前記した同軸構造により、各信号伝送路間におけるクロストーク特性を改善させることができる。 In addition, according to the configuration of the circuit board made to solve the second problem described above, the conductor is disposed along the signal transmission path, and the conductive layer is disposed above and below the signal transmission path. Since the structure is configured, it is possible to easily control the impedance characteristics of the signal transmission path by adjusting the distance between the signal transmission path and the conductor and the distance between the signal transmission path and the upper and lower conductive layers. is there. Further, the above-described coaxial structure can improve the crosstalk characteristics between the signal transmission paths.
図1は、前記したこの発明の第1の課題を解決するためになされた実施の形態を示すものであり、(A)は回路基板の主要部を縦断面図で示したものであり、(B)は同回路基板の主要部を上面(表面)から視た状態で、さらに(C)は同回路基板の主要部を下面(裏面)から視た状態で示している。 FIG. 1 shows an embodiment made to solve the first problem of the present invention described above, and FIG. 1 (A) shows a main portion of a circuit board in a longitudinal sectional view. B) shows the main part of the circuit board as viewed from the upper surface (front surface), and (C) shows the main part of the circuit board as viewed from the lower surface (back surface).
前記回路基板を構成する絶縁層1の表面および裏面には、絶縁層1を挾んでそれぞれに信号伝送路2a,2bが形成されている。なお、図1に示した例においては、各信号伝送路2a,2bは、絶縁層1の表裏において互いに直交する方向に形成されている。そして、前記絶縁層1の表裏に形成された信号伝送路2a,2bは、絶縁層1を貫通する信号伝送用ビアホール3を介して接続されている。
On the front and back surfaces of the
この信号伝送用ビアホール3は、例えばレーザ光を用いて絶縁層1を貫通するようにしてスルーホール4を形成し、このスルーホール4内に、例えばメッキ法または導電ペーストを埋め込むなどの手段により形成することができる。
The signal transmission via
一方、前記ビアホール3を囲むようにして、絶縁層1に対して当該絶縁層の面に直交する方向に円筒状のスリット6が形成され、このスリット6内に導電材料が埋め込まれることで円筒状の導電体7が形成されている。なお、前記スリット6は例えばレーザ光を用いて形成することができ、またスリット6内の導電体7は、例えばメッキ埋め込み処理により形成することができる。
On the other hand, a
なお、図1に示す実施の形態においては、前記スリット6は、絶縁層1の表面に形成された信号伝送路2aの位置を避けてC字状に形成されている。また前記スリット6はスルーホール4より寸法dの間隔をおいてスルーホール4に対して同心円状に形成され、絶縁層1の表面から深さWをもって形成されている。そして、前記スリット6内に埋め込み成形された導電材料(導電体7)は、その一部が絶縁層1の裏面に形成されたグランドライン8に対して接続部9を介して接続されている。
In the embodiment shown in FIG. 1, the
前記した構成の回路基板によると、信号伝送用ビアホール3を囲むようにして、グランド電位に設定された円筒状の導電体7が配置されているので、ビアホール3とスリット6(導電体7)との間隔d、および絶縁層1の表面からのスリット6の深さ、すなわち導電体7の幅Wを調整することにより、信号伝送用ビアホール3の特性インピーダンス(Zo)を適切な値となるように制御することができる。
According to the circuit board having the above-described configuration, the
また、前記した構成の回路基板によると、信号伝送用ビアホール3を囲むようにして、グランド電位に設定された円筒状の導電体7が配置されているので、基板上に隣接して信号伝送用ビアホール3が形成される場合においても、円筒状の導電体7が相互のビアホール3において容量結合が発生するのを効果的に防止することができる。したがって、回路基板上における信号伝送用ビアホール3の配置位置について、制約を受ける度合いを低減させることができる。
Further, according to the circuit board having the above-described configuration, the
次に図2および図3は、前記したこの発明の第1の課題を解決するためになされた他の実施の形態を示すものであり、図2は回路基板の主要部を縦断面図で示したものであり、図3は図2におけるA−A線より矢印方向に視た状態の断面図である。 Next, FIG. 2 and FIG. 3 show another embodiment made to solve the first problem of the present invention, and FIG. 2 shows the main part of the circuit board in a longitudinal sectional view. FIG. 3 is a cross-sectional view as seen in the direction of the arrow from the line AA in FIG.
なお、図2および図3に示す実施の形態においては、図1に基づいてすでに説明した信号伝送用ビアホール3が、基板上に隣接して形成されると共に、各ビアホール3をそれぞれ囲むようにして、グランド電位に設定された円筒状の導電体7が配置されている。したがって、図2および図3においては、図1に示す各部に相当する代表的な部分を同一符号で示し、その詳細な説明は省略する。
In the embodiment shown in FIGS. 2 and 3, the signal transmission via
図2および図3に示す実施の形態においては、図1の構成に対してさらに多層の回路基板を構成しており、前記信号伝送用ビアホール3およびこれを囲む円筒状の導電体7が形成された前記絶縁層1の上下両面に、それぞれグランド層11,12が対峙するように積層されている。
In the embodiment shown in FIG. 2 and FIG. 3, a multilayer circuit board is configured with respect to the configuration of FIG. 1, and the signal transmission via
前記した構成によると、信号伝送用ビアホール3の周側面に沿って形成された円筒状の導電体7によって、主にビアホール3における特性インピーダンスの制御行うことができると共に、前記円筒状の導電体7と、上下のグランド層11,12によりビアホール3が囲まれた構成にされるので、相互のビアホール間における容量結合を低減させることができる。したがって、前記した構成によると、図1に示した構成に比較してビアホール相互間におけるクロストーク特性をより改善させることができる。
According to the configuration described above, the
なお、図2および図3に示した実施の形態においては、上下のグランド層11,12は、基板の全面にわたって形成されているが、上下のグランド層11,12は前記各ビアホールの配置位置において部分的に対峙するように形成されていても、同様の作用効果を得ることができる。 In the embodiment shown in FIGS. 2 and 3, the upper and lower ground layers 11 and 12 are formed over the entire surface of the substrate, but the upper and lower ground layers 11 and 12 are arranged at the positions where the via holes are arranged. Even if it is formed so as to partially face each other, the same effect can be obtained.
図4および図5は、前記したこの発明の第2の課題を解決するためになされた実施の形態を示すものである。なお、図4は回路基板の主要部を縦断面図で示したものであり、図5は図4におけるB−B線より矢印方向に視た状態の断面図である。 4 and 5 show an embodiment made to solve the second problem of the present invention described above. 4 is a longitudinal sectional view showing the main part of the circuit board, and FIG. 5 is a sectional view of the circuit board as viewed in the direction of the arrow from the line BB in FIG.
この図4および図5に示す実施の形態においては、絶縁層1上に複数の信号伝送路2が形成されており、各信号伝送路2の間に沿って、前記絶縁層1の面に直交する方向に導電体7が形成されている。前記各導電体7は、図1に基づいてすでに説明した例と同様に、例えばレーザ光を用いて絶縁層1の面に直交する方向にスリットを形成し、このスリット6内に例えばメッキ埋め込み処理を施すことにより形成することができる。
In the embodiment shown in FIGS. 4 and 5, a plurality of
一方、前記絶縁層1の上下両面には、前記信号伝送路2に対峙するように導電層11,12が積層されており、この導電層11,12がグランド電位に設定されることにより、前記導電層11,12は、グランド層として機能するように構成されている。そして、前記信号伝送路2の間に沿って形成された各導電体7は、適宜の位置において、符号12aで示すようにグランド層12に対して接続されている。
On the other hand,
前記した構成によると、各信号伝送路2の左右方向が絶縁層1の面に直交する方向に形成した導電体7により囲まれ、各信号伝送路2の上下方向が絶縁層1の面に平行する導電層11,12によって囲まれた同軸構造が形成される。この構成により各信号伝送路2と左右の導電体7との距離、各信号伝送路2と上下の導電層11,12との距離を調整することにより、各信号伝送路2の特性インピーダンスを制御することができる。
According to the configuration described above, the left and right direction of each
また、図4および図5に示す構成によると、各信号伝送路2は同軸ケーブルとして機能することになり、高周波信号に対するシールド効果、もしくは比較的大きな電流が流される電源ラインから放射されるノイズのシールド効果を発揮することができる。さらに、隣接する信号伝送路2の相互間におけるクロストーク特性を効果的に改善させることができる。
In addition, according to the configuration shown in FIGS. 4 and 5, each
なお、前記した実施の形態は、必要最小限の構成を示したものであり、必要に応じて、さらに多層構造に形成される場合もある。また、前記した説明における信号伝送路は、各ディバイス間において授受される例えばクロック信号等を含む制御信号が重畳されるだけでなく、各ディバイスを駆動する電源ラインとして使用されることもある。さらに、前記した説明におけるグランド層およびグランドラインは、回路の基準電位に設定される場合もあり、また電源ラインに設定される場合もある。 Note that the above-described embodiment shows the minimum necessary configuration, and may be formed in a multilayer structure as needed. In addition, the signal transmission path in the above description is not only superimposed with a control signal including, for example, a clock signal transmitted and received between the devices, but may be used as a power supply line for driving the devices. Further, the ground layer and the ground line in the above description may be set to the reference potential of the circuit or may be set to the power supply line.
1 絶縁層
2,2a,2b 信号伝送路
3 信号伝送用ビアホール
4 スルーホール4
6 スリット
7 円筒状導電体
8 グランドライン
9 接続部
11,12 導電層(グランド層)
12a 接続部
1 Insulating
6
12a connection
Claims (4)
前記ビアホールを囲むようにして、前記絶縁層の面に直交する方向に円筒状の導電体が形成され、前記円筒状の導電体をグランド電位に設定することで、前記信号伝送用ビアホールにおける特性インピーダンスを制御するように構成したことを特徴とする回路基板。 A circuit board in which a signal transmission path is formed on each of the insulating layers, and each signal transmission path is connected via a signal transmission via hole penetrating the insulating layer,
A cylindrical conductor is formed in a direction perpendicular to the surface of the insulating layer so as to surround the via hole, and the characteristic impedance in the signal transmission via hole is controlled by setting the cylindrical conductor to a ground potential. A circuit board characterized by being configured to do so.
前記絶縁層に形成された導電体および前記上下両面の導電層をそれぞれグランド電位に設定することで、前記信号伝送路の上下左右をグランド層で囲繞する同軸構造を形成したことを特徴とする回路基板。 Conductors are respectively formed in a direction perpendicular to the surface of the insulating layer along a plurality of signal transmission paths formed on the insulating layer, and the signal is parallel to the surface of the insulating layer. Conductive layers are formed on both the upper and lower sides of the transmission line,
A circuit having a coaxial structure in which the conductor layer formed on the insulating layer and the conductive layers on both the upper and lower surfaces are respectively set to a ground potential so that the upper, lower, left, and right sides of the signal transmission path are surrounded by the ground layer. substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006132101A JP2007305756A (en) | 2006-05-11 | 2006-05-11 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006132101A JP2007305756A (en) | 2006-05-11 | 2006-05-11 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305756A true JP2007305756A (en) | 2007-11-22 |
Family
ID=38839440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006132101A Pending JP2007305756A (en) | 2006-05-11 | 2006-05-11 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305756A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009128227A (en) * | 2007-11-26 | 2009-06-11 | Panasonic Electric Works Co Ltd | Infrared detector |
CN106332435A (en) * | 2015-06-24 | 2017-01-11 | 宏启胜精密电子(秦皇岛)有限公司 | Flexible printed circuit board and manufacturing method therefor |
JP2021005682A (en) * | 2019-06-27 | 2021-01-14 | 三菱電機株式会社 | Print circuit board |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (en) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | Structure of circuit board |
JPH06224562A (en) * | 1993-01-27 | 1994-08-12 | Mitsubishi Electric Corp | Multilayer board and its manufacture |
JPH0799397A (en) * | 1993-09-29 | 1995-04-11 | Toshiba Corp | Printed board structure |
JPH11150371A (en) * | 1997-11-19 | 1999-06-02 | Matsushita Electric Ind Co Ltd | Multilayer circuit board |
JP2000269707A (en) * | 1999-03-15 | 2000-09-29 | Nec Corp | Coplanar line |
JP2001326433A (en) * | 2000-05-18 | 2001-11-22 | Daiwa Kogyo:Kk | Multilayer wiring board and its manufacturing method |
JP2002232143A (en) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | Coaxial via hole and its forming method, multilayer wiring board and its producing method |
WO2004110120A1 (en) * | 2003-06-09 | 2004-12-16 | Fujitsu Limited | Printed board and printed board unit |
-
2006
- 2006-05-11 JP JP2006132101A patent/JP2007305756A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (en) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | Structure of circuit board |
JPH06224562A (en) * | 1993-01-27 | 1994-08-12 | Mitsubishi Electric Corp | Multilayer board and its manufacture |
JPH0799397A (en) * | 1993-09-29 | 1995-04-11 | Toshiba Corp | Printed board structure |
JPH11150371A (en) * | 1997-11-19 | 1999-06-02 | Matsushita Electric Ind Co Ltd | Multilayer circuit board |
JP2000269707A (en) * | 1999-03-15 | 2000-09-29 | Nec Corp | Coplanar line |
JP2001326433A (en) * | 2000-05-18 | 2001-11-22 | Daiwa Kogyo:Kk | Multilayer wiring board and its manufacturing method |
JP2002232143A (en) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | Coaxial via hole and its forming method, multilayer wiring board and its producing method |
WO2004110120A1 (en) * | 2003-06-09 | 2004-12-16 | Fujitsu Limited | Printed board and printed board unit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009128227A (en) * | 2007-11-26 | 2009-06-11 | Panasonic Electric Works Co Ltd | Infrared detector |
CN106332435A (en) * | 2015-06-24 | 2017-01-11 | 宏启胜精密电子(秦皇岛)有限公司 | Flexible printed circuit board and manufacturing method therefor |
JP2021005682A (en) * | 2019-06-27 | 2021-01-14 | 三菱電機株式会社 | Print circuit board |
JP7308670B2 (en) | 2019-06-27 | 2023-07-14 | 三菱電機株式会社 | printed wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8674781B2 (en) | Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer | |
JP4930590B2 (en) | Multilayer board | |
KR101145038B1 (en) | Printed wiring board | |
JP5887537B2 (en) | Circuit board | |
JP5352019B1 (en) | Multilayer circuit board and high frequency circuit module | |
TWI462657B (en) | Differential trace profile for printed circuit boards | |
US7349196B2 (en) | Composite distributed dielectric structure | |
JP7000964B2 (en) | Multi-layer transmission line | |
WO2014115607A1 (en) | Transmission line and electronic device | |
WO2013099286A1 (en) | Multilayer wiring board | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
EP1951009B1 (en) | Printed circuit board | |
JPH11150371A (en) | Multilayer circuit board | |
JP2007305756A (en) | Circuit board | |
JPH08242078A (en) | Printed board | |
JP2011023547A (en) | Circuit board | |
JPH09321433A (en) | Via hole of multilayer printed wiring board | |
JP5194722B2 (en) | Wiring substrate and semiconductor device | |
JP2006245081A (en) | Printed circuit board, digital/analog hybrid circuit, and shield pattern | |
JP2001102747A (en) | Multilayer board, and manufacturing method thereof and mounting structure of coaxial connector on the multilayer board | |
KR100852003B1 (en) | Ground structure using via-holes on pcb and circuit device having the ground structure | |
US6441319B1 (en) | Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate | |
JP6996948B2 (en) | High frequency transmission line | |
JP2007281303A (en) | Printed wiring board, and its manufacturing method | |
JP2004200477A (en) | Electronic circuitry substrate and electronic circuitry device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090223 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20110222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |