JP2006302944A - 多層プリント配線基板 - Google Patents
多層プリント配線基板 Download PDFInfo
- Publication number
- JP2006302944A JP2006302944A JP2005118287A JP2005118287A JP2006302944A JP 2006302944 A JP2006302944 A JP 2006302944A JP 2005118287 A JP2005118287 A JP 2005118287A JP 2005118287 A JP2005118287 A JP 2005118287A JP 2006302944 A JP2006302944 A JP 2006302944A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- power supply
- relay
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Abstract
【課題】電源パターンを短くすることによってインピーダンスを減少させ、電磁放射ノイズを低減することができる多層プリント配線基板を提供する。
【解決手段】それぞれ電源電圧の異なる少なくとも2つ以上の電源パターン5、7が形成された電源層1と、電源層1と絶縁体を介して重ねられた信号層2とを含み、少なくとも1つの電源パターン5、7は、互いに非接触に形成された第1のパターン部10、15および第2のパターン部11、16を有し、第1のパターン部10、15および第2のパターン部11、16は、信号層2に形成された中継パターン12と、中継パターン12の両端で電源層1と信号層2とをつなぐスルーホール13とからなる中継部14を介して電気的に接続されているものである。
【選択図】図1
【解決手段】それぞれ電源電圧の異なる少なくとも2つ以上の電源パターン5、7が形成された電源層1と、電源層1と絶縁体を介して重ねられた信号層2とを含み、少なくとも1つの電源パターン5、7は、互いに非接触に形成された第1のパターン部10、15および第2のパターン部11、16を有し、第1のパターン部10、15および第2のパターン部11、16は、信号層2に形成された中継パターン12と、中継パターン12の両端で電源層1と信号層2とをつなぐスルーホール13とからなる中継部14を介して電気的に接続されているものである。
【選択図】図1
Description
この発明は、それぞれ電源電圧が異なる複数の電源パターンを有する電源層を備えた多層プリント配線基板に関する。
従来の多層プリント配線基板は、一般的に信号層、電源層およびグランド層をそれぞれ少なくとも1層ずつ配設する構成がとられている。従来のデジタル回路を有する電子機器において、電源層で使用される電源電圧は、5Vが主流であるため、電源層には、多くの場合5Vの単一電源パターンが形成されている。
従来のプリント回路基板は、電源が供給されるコネクタをその基板の消費電力が1番大きいLSIの近傍に配置している。また、電源コネクタから1番消費電力が大きいLSI(Large Scale Integration)が実装されるエリアまでの電源パターンを1番太くし、それ以外のLSIを含むIC(Integrated Circuit)までの電源パターンを電流量に応じて細くしている。そのことにより、消費電力の1番大きいLSIに供給される電源電圧と、消費電力の1番大きいLSIと信号を送受信するLSIに供給される電源電圧とが、回路基板内でほぼ等しくなるようにしている(例えば、特許文献1参照)。
しかしながら、近年のICの低電圧化および低消費電力化の要請から、ICには、5Vの電源電圧と、3.3Vあるいはそれ以下の電源電圧とが供給される場合が多くなってきている。
その結果、電源層は、5Vの単一電源パターンで形成されず、例えば、5Vの電源パターンおよび3.3Vの電源パターンの2つの電源パターン、あるいはそれ以上の複数の電源パターンが互いに絶縁されて形成されている。
その結果、電源層は、5Vの単一電源パターンで形成されず、例えば、5Vの電源パターンおよび3.3Vの電源パターンの2つの電源パターン、あるいはそれ以上の複数の電源パターンが互いに絶縁されて形成されている。
従来の多層プリント配線基板では、1層の電源層に電源電圧の異なる複数の電源パターンが存在するため、例えばICの5Vの電源ピンに電源を供給する5Vの電源パターンを形成した後に、ICの3.3Vの電源ピンに電源を供給する3.3Vの電源パターンを形成すると、すでに形成した5Vの電源パターンを迂回する必要があった。そのため、3.3Vの電源パターンが長くなってインピーダンスが増加し、電源パターンから放射される電磁放射ノイズが増大するという問題点があった。
この発明は、上記のような問題点を解決することを課題とするものであって、その目的は、電源パターンを短くすることによってインピーダンスを減少させ、電磁放射ノイズを低減することができる多層プリント配線基板を提供することである。
この発明に係る多層プリント配線基板は、それぞれ電源電圧の異なる少なくとも2つ以上の電源パターンが形成された電源層と、電源層と絶縁体を介して重ねられた導体層とを含み、少なくとも1つの電源パターンは、互いに非接触に形成された第1のパターン部および第2のパターン部を有し、第1のパターン部および第2のパターン部は、導体層に形成された中継パターンと、中継パターンの両端で電源層と導体層とをつなぐスルーホールとからなる中継部を介して電気的に接続されているものである。
この発明の多層プリント配線基板によれば、電源層に同じ電源電圧の2つの電源パターンを互いに非接触に形成し、上記2つの電源パターンを上記2つの電源パターンが形成された電源層以外の導体層に形成された中継パターンおよび中継パターンの両端で電源層と導体層とをつなぐスルーホールとからなる中継部を介して電気的に接続することにより、電源パターンを短くすることができ、インピーダンスを低減することができるので、電磁放射ノイズを低減することができる。
以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部材、部位については、同一符号を付して説明する。
実施の形態1.
図1(a)は、この発明の実施の形態1に係る多層プリント配線基板の電源層1を示す上面図であり、(b)は、この発明の実施の形態1に係る多層プリント配線基板の信号層2(導体層)を示す上面図である。なお、実際の電源層1および信号層2には、以下に説明する部材、部位以外のものも設けられているが、ここでは、図示および説明を省略する。
図1(a)は、この発明の実施の形態1に係る多層プリント配線基板の電源層1を示す上面図であり、(b)は、この発明の実施の形態1に係る多層プリント配線基板の信号層2(導体層)を示す上面図である。なお、実際の電源層1および信号層2には、以下に説明する部材、部位以外のものも設けられているが、ここでは、図示および説明を省略する。
図1(a)および(b)において、電源層1には、信号層2に実装されたIC3の5V電源ピン4(図中の白丸)に電源を供給する5Vの電源パターン5と、IC3の3.3V電源ピン6(図中の黒丸)に電源を供給する3.3Vの電源パターン7と、図示しない部材に電源を供給するその他の電源電圧である例えば1.2Vの電源パターン8とが、境界部9を介して互いに絶縁されて形成されている。5Vの電源パターン5、3.3Vの電源パターン7、および1.2Vの電源パターン8には、ともに図示しないコネクタ等から電源が供給される。
境界部9には、電源層1に重ねられる絶縁体を接着するための接着剤が充填されている。
境界部9には、電源層1に重ねられる絶縁体を接着するための接着剤が充填されている。
ここで、5Vの電源パターン5は、互いに非接触に形成された第1のパターン部10と、第2のパターン部11とを有している。
また、信号層2には、第1のパターン部10および第2のパターン部11と同じ材質の中継パターン12と、IC3の信号を伝送する信号パターン17とが形成されている。中継パターン12の両側には、電源層1と信号層2とをつなぐスルーホール13が形成されている。中継パターン12とスルーホール13とで、中継部14が形成されている。
また、信号層2には、第1のパターン部10および第2のパターン部11と同じ材質の中継パターン12と、IC3の信号を伝送する信号パターン17とが形成されている。中継パターン12の両側には、電源層1と信号層2とをつなぐスルーホール13が形成されている。中継パターン12とスルーホール13とで、中継部14が形成されている。
第1のパターン部10と第2のパターン部11とは、中継部14を介して、電気的に接続されている。
中継部14は、第1のパターン部10および第2のパターン部11の間を、直線で3.3Vの電源パターン7を直角に跨ぐように最短距離で形成されている。
中継部14は、第1のパターン部10および第2のパターン部11の間を、直線で3.3Vの電源パターン7を直角に跨ぐように最短距離で形成されている。
IC3の5V電源ピン4および3.3V電源ピン6は、スルーホールを介して、5Vの電源パターン5および3.3Vの電源パターン7とそれぞれ電気的に接続されている。
以下、上記構成の多層プリント配線基板についての動作を説明する。
第1のパターン部10に供給された5Vの電源電圧は、中継部14を介して接続された第2のパターン部11にも供給される。5V電源ピン4には、第1のパターン部10および第2のパターン部11から電源が供給される。
また、3.3V電源ピン6には、3.3Vの電源パターン7から電源が供給される。
第1のパターン部10に供給された5Vの電源電圧は、中継部14を介して接続された第2のパターン部11にも供給される。5V電源ピン4には、第1のパターン部10および第2のパターン部11から電源が供給される。
また、3.3V電源ピン6には、3.3Vの電源パターン7から電源が供給される。
この発明の実施の形態1に係る多層プリント配線基板によれば、中継部14が3.3Vの電源パターン7を跨ぐように最短距離で第1のパターン部10および第2のパターン部11を電気的に接続することにより、電源パターンを短くすることができ、インピーダンスを低減することができるので、電圧降下が低減し、電磁放射ノイズを低減することができる。
実施の形態2.
図2は、この発明の実施の形態2に係る多層プリント配線基板の電源層1を示す上面図である。
図2において、電源層1には、5Vの電源パターン5と、3.3Vの電源パターン7と、1.2Vの電源パターン8とが、境界部9を介して互いに絶縁されて形成されている。
図2は、この発明の実施の形態2に係る多層プリント配線基板の電源層1を示す上面図である。
図2において、電源層1には、5Vの電源パターン5と、3.3Vの電源パターン7と、1.2Vの電源パターン8とが、境界部9を介して互いに絶縁されて形成されている。
ここで、3.3Vの電源パターン7は、互いに非接触に形成された第1のパターン部15と、第2のパターン部16とを有している。
また、信号層2には、第1のパターン部15および第2のパターン部16と同じ材質の中継パターン12が形成されている。その他の構成については、実施の形態1と同様であり、その説明は省略する。
また、信号層2には、第1のパターン部15および第2のパターン部16と同じ材質の中継パターン12が形成されている。その他の構成については、実施の形態1と同様であり、その説明は省略する。
以下、上記構成の多層プリント配線基板についての動作を説明する。
第1のパターン部15に供給された3.3Vの電源電圧は、中継部14を介して接続された第2のパターン部16にも供給される。3.3V電源ピン6には、第1のパターン部15および第2のパターン部16から電源が供給される。
また、5V電源ピン4には、5Vの電源パターン5から電源が供給される。
第1のパターン部15に供給された3.3Vの電源電圧は、中継部14を介して接続された第2のパターン部16にも供給される。3.3V電源ピン6には、第1のパターン部15および第2のパターン部16から電源が供給される。
また、5V電源ピン4には、5Vの電源パターン5から電源が供給される。
一般的に高電圧の方が低電圧に比べてノイズの発生量が多くなるため、電源電圧の高い5Vの電源パターン5を長くすることは好ましくない。そのため、5Vの電源パターン5を優先して設計すると、3.3Vの電源パターン7が5Vの電源パターン5を迂回することになる。
3.3Vの電源パターン7が5Vの電源パターン5を迂回することにより、3.3Vの電源パターン7が長くなり、インピーダンスが増大してノイズが増加するため、これを防止する必要がある。
3.3Vの電源パターン7が5Vの電源パターン5を迂回することにより、3.3Vの電源パターン7が長くなり、インピーダンスが増大してノイズが増加するため、これを防止する必要がある。
この発明の実施の形態2に係る多層プリント配線基板によれば、中継パターン12を介して電源電圧の低い3.3Vの第1のパターン部15および第2のパターン部16を接続することにより、電源パターンを短くすることができ、ノイズの発生量を少なくできるので、ノイズの影響を更に小さくすることができる。
実施の形態3.
上記実施の形態2では、各電源パターンの電源電圧に着目した実施の形態を示したが、続いて、各電源パターンを流れる電流の進行方向に対する直角方向の長さであるパターン幅に着目した実施の形態を示す。
上記実施の形態2では、各電源パターンの電源電圧に着目した実施の形態を示したが、続いて、各電源パターンを流れる電流の進行方向に対する直角方向の長さであるパターン幅に着目した実施の形態を示す。
一般的に同一の電源パターン内にパターン幅の細い部分があると、そのパターン幅の細い部分と他の部分との接続箇所のパターン幅の差に伴って接続部でのインピーダンスが高くなり、その接続部で大きなノイズが発生する。
この実施の形態は、上記の様な問題点を解決するためになされたものである。
この実施の形態は、上記の様な問題点を解決するためになされたものである。
図3は、この発明の実施の形態3に係る多層プリント配線基板の電源層1を示す上面図である。図4は、この発明の実施の形態3に係る多層プリント配線基板の電源層1を示す別の上面図である。
図3において、5Vの電源パターン5のパターン幅は、3.3Vの電源パターン7のパターン幅よりも狭くなるように形成されている。また、5Vの電源パターン5は第1のパターン部10および第2のパターン部11を有している。中継パターン12のパターン幅は、第1のパターン部10および第2のパターン部11のパターン幅との差が小さくなるように、パターン幅が広くされている。その他の構成については、実施の形態1と同様であり、その説明は省略する。
図4において、5Vの電源パターン5は第1のパターン部10および第2のパターン部11を有している。また、中継パターン12は、第1のパターン部10および第2のパターン部11のパターン幅の増大に伴う電流の増大とともに幅が広がるように形成されている。また、中継パターン12のパターン幅の増大に伴って、スルーホール13も多く形成されている。その他の構成については、実施の形態1と同様であり、その説明は省略する。
上記の構成において、この発明の実施の形態3に係る多層プリント配線基板によれば、接続部でのインピーダンスが低減されるので、ノイズの発生量を少なくでき、ノイズの影響を更に小さくすることができる。
なお、上記実施の形態1〜3では、導体層を信号層2であるとして説明したが、勿論このものに限定されるものではなく、導体層は、グランド層、および5Vの電源パターン5および3.3Vの電源パターン7が形成された電源層1以外の電源層であってもよい。このものの場合も、上記実施の形態1〜3と同様の効果を奏することができる。
また、上記実施の形態1〜3では、5Vの電源パターン5あるいは3.3Vの電源パターン7がそれぞれ2つのパターン部を有し、中継部14が1箇所のみに形成されて、中継部14を介して2つのパターン部が接続されるとして説明した。しかしながら、パターン部と中継部との関係はこのものに限定されるものではなく、パターン部が3つ以上形成され、中継部が2箇所以上形成されて、複数の中継部を介して全てのパターン部が接続されてもよい。このものの場合も、上記実施の形態1〜3と同様の効果を奏することができる。
また、上記実施の形態1〜3では、中継部14は、1層の信号層2のみに形成されているものとして説明した。しかしながら、勿論このものに限定されるものではなく、中継部が2層以上の複数の導体層に設けられ、ひとつの電源パターンが複数の層に形成された中継部と接続されてもよい。このものの場合も、上記実施の形態1〜3と同様の効果を奏することができる。
また、上記実施の形態1〜3では、中継部14と2つのパターン部とは、それぞれ1対1で接続されているものとして説明したが、勿論このものに限定されるものではなく、同型の中継部が2層以上の複数の導体層に設けられ、2つのパターン部が上記複数の中継部にそれぞれ分岐するように接続されてもよい。
このものの場合、電源パターンを迂回させて長くすることなく電源パターンの表面積を大きくできることから、インピーダンスをさらに低減することができ、さらにノイズの発生量を少なくすることができるので、ノイズの影響を低減することができる。
このものの場合、電源パターンを迂回させて長くすることなく電源パターンの表面積を大きくできることから、インピーダンスをさらに低減することができ、さらにノイズの発生量を少なくすることができるので、ノイズの影響を低減することができる。
1 電源層、2 信号層、5 5Vの電源パターン、7 3.3Vの電源パターン、8 1.2Vの電源パターン、10、15 第1のパターン部、11、16 第2のパターン部、12 中継パターン、13 スルーホール、14 中継部。
Claims (6)
- それぞれ電源電圧の異なる少なくとも2つ以上の電源パターンが形成された電源層と、
前記電源層と絶縁体を介して重ねられた導体層と
を含み、
少なくとも1つの前記電源パターンは、互いに非接触に形成された第1のパターン部および第2のパターン部を有し、
前記第1のパターン部および前記第2のパターン部は、前記導体層に形成された中継パターンと、前記中継パターンの両端で前記電源層と前記導体層とをつなぐスルーホールとからなる中継部を介して電気的に接続されていることを特徴とする多層プリント配線基板。 - 前記中継部は、前記第1のパターン部と前記第2のパターン部とを最短距離で接続するように形成されていることを特徴とする請求項1に記載の多層プリント配線基板。
- 前記中継パターンは、電流の進行方向に対して垂直方向の長さであるパターン幅が、前記第1のパターン部および前記第2のパターン部のパターン幅の増大とともに大きくなるように形成されていることを特徴とする請求項1または請求項2に記載の多層プリント配線基板。
- 前記導体層は2層以上設けられ、前記中継部は、複数の前記導体層に形成されていることを特徴とする請求項1から請求項3の何れか1項に記載の多層プリント配線基板。
- 前記電源パターンは、前記中継部と接続された第1の電源パターンと前記中継部と接続されない第2の電源パターンとを含み、
前記第1の電源パターンは、前記第2の電源パターンよりも電源電圧が低いことを特徴とする請求項1から請求項4の何れか1項に記載の多層プリント配線基板。 - 前記導体層は、信号パターンが形成された信号層を含むことを特徴とする請求項1から請求項5の何れか1項に記載の多層プリント配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118287A JP2006302944A (ja) | 2005-04-15 | 2005-04-15 | 多層プリント配線基板 |
US11/401,486 US7663894B2 (en) | 2005-04-15 | 2006-04-11 | Multilayer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118287A JP2006302944A (ja) | 2005-04-15 | 2005-04-15 | 多層プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006302944A true JP2006302944A (ja) | 2006-11-02 |
Family
ID=37185677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118287A Pending JP2006302944A (ja) | 2005-04-15 | 2005-04-15 | 多層プリント配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7663894B2 (ja) |
JP (1) | JP2006302944A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120927B2 (en) * | 2008-04-07 | 2012-02-21 | Mediatek Inc. | Printed circuit board |
US9681554B2 (en) * | 2008-04-07 | 2017-06-13 | Mediatek Inc. | Printed circuit board |
JP6168447B2 (ja) * | 2013-03-28 | 2017-07-26 | パナソニックIpマネジメント株式会社 | 給電制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3651553B2 (ja) * | 1998-04-10 | 2005-05-25 | 富士通株式会社 | モバイル型情報処理装置 |
JP2002374048A (ja) | 2001-06-15 | 2002-12-26 | Canon Inc | プリント回路基板、プリントパターン設計方法およびプリント回路基板を搭載した電子機器 |
US6797889B1 (en) * | 2002-05-30 | 2004-09-28 | Johnson Controls Automotive Electronics | Assembly of power circuits and numerical data printed on a multilayer board |
TW545091B (en) * | 2002-06-04 | 2003-08-01 | Via Tech Inc | Power plane with power blocks having an arc-shaped boundary |
TW571410B (en) * | 2002-12-24 | 2004-01-11 | Via Tech Inc | BGA package with the same power ballout assignment for wire bonding packaging and flip chip packaging |
KR100455890B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
-
2005
- 2005-04-15 JP JP2005118287A patent/JP2006302944A/ja active Pending
-
2006
- 2006-04-11 US US11/401,486 patent/US7663894B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7663894B2 (en) | 2010-02-16 |
US20060237226A1 (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7974104B2 (en) | Printed wiring board and connection configuration of the same | |
US10470296B2 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
US9549459B2 (en) | Multilayer printed circuit board | |
JP2007173665A (ja) | プリント基板 | |
JP2008140936A (ja) | プリント基板 | |
JP6140989B2 (ja) | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 | |
TW201344767A (zh) | 記憶卡及保全數位卡 | |
JP2006313855A (ja) | 半導体回路 | |
TW202031106A (zh) | 多層印刷基板 | |
JPH11233951A (ja) | プリント配線板 | |
JP2006302944A (ja) | 多層プリント配線基板 | |
US8681509B2 (en) | Printed circuit board | |
JP2006270026A (ja) | 配線構造、プリント配線板、集積回路および電子機器 | |
JP2010153831A (ja) | 配線基板、半導体装置、及び半導体素子 | |
JP2010093018A (ja) | 配線基板 | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
US20140104800A1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
JP2002057418A (ja) | プリント配線基板 | |
JP6871752B2 (ja) | プリント回路基板及びプリント回路装置 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JP2009044029A (ja) | 複数マイコン実装回路装置 | |
JP2007059645A (ja) | 複合配線基板 | |
JPH07106771A (ja) | 多層プリント基板の配線構造 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
JP6858345B2 (ja) | プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |