JP3651553B2 - モバイル型情報処理装置 - Google Patents
モバイル型情報処理装置 Download PDFInfo
- Publication number
- JP3651553B2 JP3651553B2 JP09883398A JP9883398A JP3651553B2 JP 3651553 B2 JP3651553 B2 JP 3651553B2 JP 09883398 A JP09883398 A JP 09883398A JP 9883398 A JP9883398 A JP 9883398A JP 3651553 B2 JP3651553 B2 JP 3651553B2
- Authority
- JP
- Japan
- Prior art keywords
- suppression
- circuit
- information processing
- data
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10212—Programmable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、不要放射電磁波対策を施したプリント基板とこのプリント基板を用いた情報処理装置に関する。
【0002】
【従来の技術】
近年、情報処理装置の処理能力を向上させるために、CPUの動作周波数や回路のクロック周波数を高くするようになって来ている。この周波数の上昇にともない、電源の電圧変動も高周波化されるので、電源層とグランド層間から電磁波が発生し易くなり、また、プリント基板の信号線からも電磁波が発生し易くなっきている。
【0003】
この電磁波の輻射は、他の電子機器の誤動作を引き起こす可能性があり、この不要な電磁波の放出を抑えるために、装置自体を金属で覆う対策や、発生源であるプリント基板自体での電磁波障害対策を施すことが提案されている。このプリント基板自体での対策の1つとしては、例えば特開平9−266361号公報に、プリント基板の周縁部に複数のコンデンサを設け、このコンデンサを電源層とグランド層とに接続し、変動電流をグランド層にバイパスさせて電磁波を抑圧する構成が開示されている。
【0004】
【発明が解決しようとする課題】
近年、情報処理装置は小型、軽量化が進み、可搬性が向上するとともに、無線などの通信手段を備え、ネットワークを介して、他の情報処理装置とデータの送受信を行えるようになってきている。
【0005】
この無線による通信機能を備えた情報処理装置では、自ら輻射する不要電磁波がデータの送受信に悪影響を与える可能性が高いために、装置の小型化、軽量化を阻害することなく、極力、電磁波の輻射を抑えることが必要である。
【0006】
この小型化、軽量化のためには、出来るだけプリント基板からの電磁波の発生自体を抑圧する構成が好ましい。
このプリント基板の電源層とグランド層間からや、信号線から輻射される電磁波(以下、不要電磁波と称する)を抑圧するための電磁波対策の一般的な設計手法は、試行錯誤的な手法であった。すなわち、装置やプリント基板などの部分的な試作を繰り返すことによって、対策に使用する金属の覆いの形状や位置などや、不要電磁波抑圧回路の回路定数や個数や配置位置などを求める手法であった。この手法では、金属の覆いの形状や位置など、回路定数や個数や配置位置などを求めるのに長時間を要し、装置の形状や回路仕様の変更の度に、これらを求め直す必要があるという問題があり、また不要電波抑圧回路の特性値のばらつきなどによって、必ずしも事前に求めた抑圧レベルを満足しているとは限らないと言う問題があった。前記公報のプリント基板の構成の例では、変動電流をバイパスさせるコンデンサの容量やその配置位置は固定である。そのため、短期間の内に動作周波数の向上が図られているマイクロプロセッサなどの仕様に合わせて抑圧条件を最適化するためには、毎回多大の時間を掛けて、プリント基板に搭載するコンデンサの容量や、配置を求めなければならないという問題が生じる。
【0007】
本発明は、上記の従来の不要電磁波抑圧に関する問題点を解決するプリント基板とこのプリント基板を用いた情報処理装置を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の要点は、不要な電磁波を発生し易い高周波数の信号を伝送する配線部分に設けられるダンピング回路やフィルタ回路など、さらにプリント基板の電源層とグランド層との間に設けられるバイパス回路を選択的に接続出来る構成にしたことにある。以下、これらのダンピング回路、フィルタ回路、バイパス回路などの不要電磁波を抑圧するための回路を抑圧回路と称する。
【0009】
この様に構成すれば、プリント基板に搭載する部品が変更になっても、たとえば、動作周波数の異なるマイクロプロセッサ等を搭載しても、その変更に対応して不要電磁波の発生が最も少ない抑圧回路の組み合わせを選択することができる。
【0010】
さらに、無線による通信機能を備えたモバイルコンピュータなどでは、移動先の状況に応じて、また無線によるデータの送受信時に、より不要電磁波の抑圧を図るために、不要電磁波の発生が最も少ない抑圧回路の組み合わせを選択することができる。
【0011】
この発明の要点を図1の原理図を用いて、詳しく説明する。図1の(A)は多層のプリント基板1から電源層2とグランド層3の部分を抜き出して図示したものである。この電源層2とグランド層3とは絶縁層4によって分離されている。
【0012】
不要電磁波の発生するメカニズムは、このプリント基板1に搭載されているマイクロプロセッサ等の電子部品の動作に伴い、電源電流が電源層2とグランド層3との間に流れ、この時、電源層2とグランド層3とがマイクロストリップアンテナと同様の作用をして、両層のエッジ部分から電磁波が放射されるのである。
【0013】
そこで、このエッジ部分の電源層2とグランド層3との間に、容量素子であるコンデンサC1を接続すれば、不要電磁波の発生原因となる交流成分の電源電流をバイパスさせることが可能となり、不要電磁波を抑圧できる。従来の技術では、この抑圧回路の容量値は一定であったため、上記した様な欠点があった。
【0014】
そこで、本発明では、図1の(A)に示すようにこの抑圧回路を選択的に電源層2とグランド層3とに接続できるように、スイッチSW1を設け、さらに回路定数が容量値C2と抵抗値R2である他の抑圧回路をも設け、これらの回路をスイッチSW1、SW2で選択できるように構成した。したがって、プリント基板を作り変えることなく、搭載電子部品の仕様変更などに応じて、抑圧回路の組み合わせを選択することにより、不要電磁波対策が可能となる。
【0015】
また、図1の(B)はプリント基板に搭載された回路400と回路401とを接続する配線部分に、ダンピング抵抗R3、R4に各々SW3とSW4を介して並列に設けた場合の例を示している。このように構成すれば、回路400から送出される信号の急峻な電流変化が緩和され、すなわち信号の有する高周波成分が抑圧されるので、電磁波の発生が抑圧される。このダンピング抵抗の値は、回路400から送出される信号に依存するが、従来の技術では、上記の例と同様にこのダンピング抵抗は固定であり、上記と同様に欠点があった。
【0016】
そこで、本発明では、図1の(B)に示すようにこの抵抗値が異なるダンピング抵抗R3、R4に各々SW3とSW4を介して並列に設け、たとえば回路の動作周波数を変更しても、このスイッチSW3やSW4を切り替え、即ち抑圧回路を選択することによって、より好ましいレベルに不要電磁波を抑圧できるように構成した。
【0017】
本発明をさらに詳細に以下に述べる。本発明では、電源層とグランド層とを有し、電気部品を搭載するプリント基板において、前記プリント基板からの電磁波の輻射を抑圧する複数の抑圧回路であって、前記複数の抑圧回路は少なくとも容量素子を有し、前記電源層または前記グランド層の少なくとも一方の周縁部の各々異なる位置と他方の層との間に電気的接続され、前記複数の抑圧回路は異なる回路定数を有し、前記複数の抑圧回路の前記電気的接続の開閉を行う選択手段とを有したことを特徴とするプリント基板を使用する。
【0018】
この様に構成することによって、異なる回路定数を有する抑圧回路を選択することができるので、より好ましいレベルに不要電磁波を抑圧できる。
【0019】
さらに、このようにプリント基板を構成することによって、抑圧回路の内から所望の回路定数を有する回路を電源層とグランド層との間に電気的に接続できるので、搭載部品の変更や特性のバラツキや、また特性の変動に対応して、抑圧回路の組み合わせで不要電磁波のレベルが抑圧される。
【0020】
また、容量素子とは、コンデンサであってもよく、逆方向にバイアスをかけたダイオードであってもよく、またプリント基板に誘電材料を埋設して構成した素子でもよい。さらに、この発明の回路は容量素子に抵抗を直列に接続した構成が好ましい。なぜなら、電源層からグランド層にバイパスするエネルギをこの抵抗で熱に変換できるからである。また、電気的接続を行う接続手段は、所定の信号によって回路の開閉を行うトランジスタのスイッチング特性を利用した電子的スイッチが好ましいが、所定の信号によって回路の開閉を行うリレーであってもよく、またたとえばディップスイッチと称されている機械式のスイッチであってもよく、さらには金属片などを挟み込み導通を取ってもよい。
【0021】
また上記プリント基板は、抑圧回路と、電源層とグランド層との接続位置に関したものであり、前記抑圧回路は、前記電源層または前記グランド層の導体部の少なくとも一方の周縁部と他方の層との間で電気的接続が行われる構成であってもよい。
【0022】
電源層とグランド層から放出される電磁波が、上記した様に、これらの層の導体部の周縁部から放出され易いので、この周縁部に容量素子を含む回路を接続する構成にすれば、容易に電源層に生じた変動電流をグランド層にバイパスさせることができ、不要電磁波が抑圧される。
【0023】
また前記の電磁波の輻射を抑圧する複数の抑圧回路を小型に構成することに関し、前記抑圧回路は、容量素子とMOS型トランジスタを直列に接続した構成を有し、前記選択手段の前記開閉は前記MOS型トランジスタによって行ってもよい。
【0024】
ここで、MOS型トランジスタのドレインとソース間をゲート電位によってオン・オフさせることで抑圧回路のスイッチ機能を得、且つドレイン・ソース間の抵抗がバイパス電流を熱に変換させる抵抗にもなり、回路の小型化が図れる。
【0025】
さらに上記に記載のプリント基板を情報処理装置に有し、前記開閉を行なう前記抑圧回路の組み合わせの情報を記憶する記憶手段と、前記情報にもとづき、前記選択手段を制御し前記選択を行う制御部とを有してもよい。
【0026】
この抑圧回路の選択の組み合わせにもとづき、順次、接続を切り替えることが出来るので、最も不要電磁波のレベルが低い回路の組み合わせが分かる。不要電磁波を好ましいレベルまで抑圧しえる情報処理装置に関して、上記プリント基板と無線による通信手段が装備可能な情報処理装置において、前記通信手段によって受信する所定の情報を有する信号の、該受信信号にもとづく情報と前記所定の情報とを比較し、前記2つの情報の差に応じた出力信号を出力する比較手段を有し、前記開閉がなされる前記抑圧回路の組み合わせに応じた前記比較手段からの出力にもとづき、前記抑圧回路の組み合わせを決める様にしてもよい。
【0027】
ここで、「所定の情報を有する信号」とは、例えば無線通信でデータを送信するパケットの既知部分のデータなどを含む信号を指す。すなわち、本発明では受信信号の内で既知のデータと、対応する真のデータとを比較すれば、この情報処理装置が輻射している不要電磁波のレベルが間接的に分かり、この比較結果にもとづきプリント基板の抑圧回路のどの組み合わせが最適かを決めることが出来る。
【0028】
またさらに自ら発信した信号にもとづいて、上記プリント基板の抑圧回路のどれを使用するかを決めることの出来る情報処理装置に関し、先述の情報処理装置において、前記通信手段から送信した信号を受信する受信手段を有し、前記組み合わせ毎に、前記通信手段が所定の情報を有した信号を送信し、該送信信号を前記受信手段が受信し、該受信信号にもとづく情報と前記所定の情報の差に応じた前記比較手段からの出力にもとづき、前記抑圧回路の組み合わせを決める構成を有するように情報処理装置を構成してもよい。
【0029】
この情報処理装置においては、所定の情報を自ら送信し、受信するので、受信した信号の情報と所定の情報を比較すれば、自らが輻射している不要電磁波のレベルが間接的に分かるとともに、さらに前記の比較によって、最も受信状態の良い抑圧回路の組み合わせの選択が可能となる。
【0030】
さらに本発明のデータ送受信のための無線モジュールを装備可能なモバイル型情報処理装置であって、該モバイル型情報処理装置においては、CPUを含むコンピュータ構成部品を搭載したプリント基板上に、該プリント基板からの不要輻射を抑圧するために実装された複数の抑圧回路と、前記複数の抑圧回路の各々に前記抑圧回路を選択的にプリント基板の回路パターンに電気的に接続するためのスイッチ素子とを備え、 前記複数の抑圧回路の内、前記回路パターンに接続される抑圧回路に備えられた前記スイッチ素子を選択して前記複数の抑圧回路の内で前記回路パターンに接続するための信号を発生する制御回路と、既知のデータを有する信号を前記無線モジュールによって受信し、該受信された信号にもとづくデータと該モバイル型情報処理装置に予め記憶されている既知のデータとを比較し、前記2つのデータの差に応じた出力信号を出力する比較手段とを有し、前記制御回路によって前記抑圧回路の全ての組み合わせを順次選択して、前記比較手段により算出された前記2つのデータの差に応じた誤り率にもとづき、前記制御回路で、前記スイッチ素子を選択して、前記複数の抑圧回路の内で前記誤り率が最小である前記回路パターンに接続される抑圧回路を選択するための前記信号が生成されることを特徴とするモバイル型情報処理装置を要旨とした。
【0031】
このモバイル型情報処理装置は、モバイルコンピュータやノートブック型コンピュータなどの可搬性に優れた情報処理装置などである。この発明においては、データ送受信のための無線モジュールを装備可能なモバイル型情報処理装置において、プリント基板からの不要輻射を抑圧するための複数の回路素子をスイッチ素子により選択できるので、受信状態が最良となる条件に設定可能となる。
【0032】
【発明の実施の形態】
以下に図面を参照して本発明の実施の形態を説明する。図2は、プリント基板に搭載されたクロックジェネレータ回路404からCPU405にクロック信号を伝送する信号経路に、抑圧回路を適用した第1の参考例を示すものである。この図2に例示した参考例では、クロック信号CL1の信号配線経路のみに適用しているが、他のクロック信号CL2〜CLnの信号を伝送する経路にも適用しても良い。この信号伝送経路に抑圧回路であるMOS型トランジスタTR1、TR2の各々のドレインDおよびソースSを接続してあり、各々のゲートGは図示していない制御部に接続され各々制御信号IN1およびIN2を受信する。
【0033】
この参考例では、MOS型トランジスタTR1はNチャネル型でドレインDとソースS間の抵抗はR1に、MOS型トランジスタTR2もNチャネル型でドレインDとソースS間の抵抗はR2のものを使用してある。
【0034】
したがって、各々のゲートGにハイレベルの信号が入力されるとドレイン、ソース間は導通するとともにドレイン・ソース間抵抗がダンピング抵抗の作用をなす。
【0035】
この参考例では、制御信号IN1 、IN2のいずれをハイレベルにするかによって抑圧回路のダンピング抵抗をR1またはR2に選択でき、選択手段としてMOS型トランジスタのスイッチ機能を利用している。
【0036】
この参考例では、スイッチと抵抗を1つのMOS型トランジスタで構成したが、スイッチにバイポーラ型トランジスタやリレーや機械式のスイッチ、たとえばディップスイッチやトグルスイッチなどを使用し、抵抗に厚膜型抵抗や炭素皮膜型抵抗や金属皮膜型の抵抗を使用できる。
【0037】
この参考例の効果は、異なる定数を有する抑圧回路を選択出来るように構成したので、プリント基板に搭載する部品仕様の変更や、実装配置の変更に対応して再度抑圧回路を構成する必要がなくなり、コストを削減することが可能になる。
【0038】
本発明に関した他の参考例を、図3から図11を用いて詳しく説明する。図3は、本発明の第2の参考例を示す図であり、本発明に係るプリント基板を示す。図3の(A)はプリント基板の平面図であり、図中のaa方向を矢視した断面図が図3の(B)である。この図3の(B)は、不要電磁波を抑圧するための抑圧回路を含む要部の拡大図を示している。図4は、プリント基板の他の参考例を示す図である。図5は、抑圧回路を開閉して選択するための手段であるスイッチ素子としてMOS型トランジスタを使用した抑圧回路の参考例を示す図である。図6は、抑圧回路のスイッチ素子としてリレーを使用した抑圧回路の他の参考例を示す図である。図7および図8は、抑圧回路のスイッチ素子としてMOS型トランジスタを使用した抑圧回路の他の参考例を示す図である。図9は、抑圧回路のスイッチ素子としてディップスイッチを使用した抑圧回路の他の参考例を示す図である。図10と図11は、抑圧回路の選択を、金属片によって行う抑圧回路の他の参考例を示す図である。
【0039】
図3において、10は本発明の抑圧回路を搭載したプリント基板である。このプリント基板10は、本実施例では、絶縁層が3層である場合を示したが、何層であっても本発明は実施可能である。また、図3の(A)では、本参考例の要旨を明確にするために、搭載すべき電子部品等の図示を省略した。
【0040】
プリント基板10の周縁部に配置された抑圧回路部品11には、後に詳しく説明する抑圧回路が搭載されている。この抑圧回路部品11は、制御回路部12と導体パターン13によって結線されている。この様に構成されているので、図示していない上位回路等によって、選択信号が制御回路部12に入力されると、その選択信号に応じた制御信号は、導体パターン13を経由して所定の抑圧回路部品11に伝送され、所定の抑圧回路の接続の開閉が行われる。
【0041】
さらに詳しく、このプリント基板10の要部を説明する。図3の(B)において、16は絶縁層であり、14は導体で構成されたプレーン状の電源層であり、15は導体で構成されたプレーン状のグランド層である。17は電子部品用の信号配線用導体パターンである。
【0042】
抑圧回路部品11は、導体パターン13と端子部18を介して接続され、さらに、電源層14とは、スルーホール19と端子部20とを介し接続され、グランド層15とは、スルーホール21と端子部22とを介し接続されている。
【0043】
この参考例では、抑圧回路部品11を端子部18、20、22を介して、所定の導体と接続する様に構成したが、この抑圧回路部品11は接続用のリードを有する構成としてもよく、また、他の表面実装用の構成であってもよい。さらに、一旦、プリント基板10にコネクタを設け、このコネクタに抑圧回路部品11を脱着する構成にしてもよい。
【0044】
また、本参考例では、抑圧回路部品11と制御回路部12とを接続する導体パターン13をプリント基板10の最外層に形成したが、中間層に形成してもよい。さらに、上記導体パターン13の配線長が長くなったり、また、他の電子部品の信号配線用パターンの配線スペースを設けるために、制御回路部12を複数個に分割し、設ける様にしてもよい。この例を図4に示す。図4の例では、制御回路部12を2箇所にし、プリント基板10の中央部を他の電子部品の信号配線用パターンの配線スペースとして使用することが可能になる様に構成した。
【0045】
次に、抑圧回路部品11に搭載する抑圧回路について説明する。図5は、抑圧回路のスイッチ素子として、MOS型トランジスタTRを使用し、容量素子としてコンデンサCを、さらに好ましくはバイパス電流を熱に変換させるための抵抗Rを直列に配置した参考例である。MOS型トランジスタTRのドレインは端子部20に、ゲートGは端子部18に、ソースSはコンデンサCに、それぞれ接続されている。さらに、抵抗Rは端子部22に接続されている。
【0046】
ここで、MOS型トランジスタの代わりに、バイポーラ型トランジスタを使用しても良いが、入力インピーダンスが高いMOS型トランジスタが好ましい。本参考例では、MOS型トランジスタにNチャネル型のものを採用したので、このゲートGに端子部18を介して、制御回路部12からのハイレベルの制御信号が入力されると、ドレインDとソースS間が導通状態になり、端子部20に接続されている電源層14と端子部22に接続されているグランド層15がコンデンサCと抵抗Rを介して接続されたことになり、電源層14から不要電磁波の発生原因となる高周波の電源電流がグランド層15へバイパスされることになり、不要電磁波が抑制されることになる。
【0047】
上記では、図5のコンデンサC、抵抗Rは1種類のみを示したが、容易に異なる値のコンデンサC、抵抗Rを有する抑圧回路部品11を複数組製作し、プリント基板10に配置しても良い。
【0048】
つぎに、上記参考例のMOS型トランジスタに代えて、リレーをスイッチ素子として使用した参考例の要部回路図を図6に示す。入力信号に応じて、回路の開閉を行うリレーであれば、いづれも使用可能であるが、好ましくは、この図6の参考例では、2ステート型のリレーを使用した。即ち、端子部18を介して、ハイレベルの制御信号が入力される毎に、スイッチの導通状態が切り換わる形式のものである。即ち、S0−S1間が導通している場合に、ハイレベル制御信号が入力されると、S0−S2間に導通状態が遷移し、逆にS0−S2間が導通している場合にハイレベル制御信号が入力されると、S0−S1間に導通状態が遷移する。このようなリレーを使用する好ましい理由は、状態を保持するための保持電流が不要であるためである。
【0049】
つぎに、図7を用いて、抑圧回路の他の参考例を示す。図7の要部抑圧回路は2個のMOS型トランジスタTR1、TR2と2個のコンデンサC1、C2と抵抗Rを使用した例である。この参考例では、1個の抑圧回路部品11に制御信号は13と13’の2本が必要になるが、同じ電源層、グランド層の位置で抑圧回路の定数を4種類設定することが可能になる。
【0050】
つぎに、図8を用いて、抑圧回路部品11内からスイッチ素子を制御回路部12に移動させ、抑圧回路部品11の形状を小さくさせた参考例を示す。即ち、MOS型トランジスタTRを制御回路部12に設置し、ドレインDと端子部20、ソースSと端子部18を導体パターンで接続してある。この様に構成することにより、抑圧回路部品11を小型化でき、不要電磁波の発生場所であるプリント基板10の周縁部により多くの、またはより多種類の抑圧回路部品11を配置することが可能になる。
【0051】
つぎに、図9を用いて、スイッチ素子にディップスイッチを用いた参考例の要部回路を示す。このディップスイッチの代わりに、機械式のスイッチであれば殆どのものが使用可能であるが、小型で多接点を有するディップスイッチが好ましい。この図9の参考例では、4つのスイッチSW1、SW2、SW3、SW4を有するディップスイッチを使用したが、接点数の異なるものを使用することは容易に実施可能である。この様に、機械式のスイッチを使用する効果は、制御回路部や、制御信号を伝送する導体パターンが不要になりコストを削減できることである。
【0052】
つぎに、図10、図11を使用して、金属片をスイッチ素子として使用したプリント基板40の参考例を示す。図10は、抑圧回路の他の参考例を示す図であり、コンデンサC1、C2 と抵抗R1、R2が配置されたプリント基板の周縁部の一部を示す図である。図10のdd断面の矢視図が、図11である。図10、図11において、コンデンサC1と抵抗R1は、導体パターン41を介して接続されており、抵抗R1の他端は図11に示すグランド層48にスルーホールを有する導体パターン42(図10に示す)を介して接続されている。コンデンサC1は、スルーホール43を有する導体パターン44に接続されている。この導体パターン44と、反対面側の導体パターン45とを弾性を有する金属片50が挟み込み、この両パターン間の導通をとっている。導体パターン45はスルーホール46を介して電源層47に導通されており、したがって、この金属片50によって、コンデンサC1と抵抗R1は、プリント基板40の電源層47とグランド層48との間に電気的に接続されていることになる。すなわち、この金属片50の脱着によって、抑圧回路が選択的に電源層47とグランド層48との間に接続されることになる。また、プリント基板40に設けた切欠部51は、不用意に金属片50が脱落するのを保護するためのものである。
【0053】
この参考例の特徴は、選択機能を果たす金属片50を容易に製作することができ、コストを下げることが可能となることである。
本参考例の効果は、 プリント基板に搭載する電子部品等の変更があっても、抑圧回路を容易に選択し直しすることが可能になり、したがって、従来の抑圧回路の定数が固定のものに比較し、より不要電磁波のレベルを抑圧することが容易に可能となり、従来の不要電磁波抑圧対策の設計手法のように、装置や回路基板などの部分的な試作を繰り返す必要がなくなり、時間や費用の節約に寄与できる。
【0054】
以上の参考例で、特に抑圧回路を選択するためのスイッチ素子については、MOS型トランジスタ、バイポーラトランジスタやリレーを使用した電気的スイッチと、機械式スイッチについて説明した。電気的スイッチは、制御回路部からの制御信号によって短時間で、種々の抑圧回路の組み合わせに切り換えることが可能であると言う効果を有している。また、機械式スイッチは、スイッチを制御するための付加的な回路等や制御信号を伝送する導体パターンが不要になり、したがってこれらの搭載スペースまたは形成スペースを他の電子部品の搭載のために使用できるとともに、制御回路部品が必要でないためにコストを下げる効果がある。
【0055】
つぎに、第3の参考例を説明する。近年、プリント基板に使用する電源電圧は、1種類とは限らず、5V電源以外に各種の電源が混在して使用される様になって来ている。この第3の参考例は、前記のように電源層パターンが多種類であっても、電源層の導体パターンに応じて、この導体パターンの周縁部に抑圧回路を配置できる構成を特徴とし、電源層とグランド層間からの不要電磁波を抑圧しようとするものである。
【0056】
第3の参考例を示す図12において、図3と同じ符号を付したものは、同機能を有するものであり、説明を省略する。図12の(A)で100は本発明の対策回路を搭載したプリント基板であり、電源層101に接続された抑圧回路部品102と、電源層103に接続された抑圧回路部品104の配置を示している。本参考例では、電源層101と電源層103は中間層であるので両層の導体パターンを点線で表示した。また、搭載すべき電子部品や、抑圧回路部品102、104と接続すべき導体パターンは、本参考例の要旨を明確にするために、省略した。図中でbb方向に矢視した拡大図を図12の(B)に示す。
【0057】
図12の(B)において、プリント基板100は、本参考例では絶縁層107が3層である場合を示したが、何層であっても本発明は実施可能である。また、本参考例では、抑圧回路の開閉を行うスイッチ素子は制御回路部からの制御信号によって行うタイプのもの、すなわち前述のMOS型トランジスタやリレーやバイポーラトランジスタを用いてスイッチを行うものを使用した場合を示す。このスイッチ素子を使用した場合に必要となる制御回路部は、前記第2の参考例と同様に配置することが可能であり、既に詳述したので、上記した様に図12の(A)では省略してある。
【0058】
電源層101、103の各々の周縁部に各々配置、接続された抑圧回路部品102、104には、前述した抑圧回路が搭載されている。抑圧回路部品102の端子部108は導体パターン105(図12の(A)には、図示していない)に接続されており、図示していない制御回路部からの制御信号が入力される。端子部112は、スルーホール110に接続され、スルーホール110を介して電源層101と接続されている。端子部113は、スルーホール111に接続されており、スルーホール111を介してグランド層106に接続されている。
【0059】
抑圧回路部品104の端子部118は導体パターン115(図12の(A)には、図示していない)に接続されており、図示していない制御回路部からの制御信号が入力される。端子部119は、スルーホール116に接続され、スルーホール116を介して電源層103と接続されている。端子部120は、スルーホール117に接続されており、スルーホール117を介してグランド層106に接続されている。
【0060】
このように、第3の参考例では、電源層が1つではなく、電源層101、103の様に2つであっても、各々の電源層の導体パターンの周縁部に抑圧回路を配置したので、電源層とグランド層との間からの不要電磁波を抑圧する効果がある。
【0061】
本参考例では、電源層が2つの場合を具体的に説明し、また抑圧回路のスイッチ素子にMOS型トランジスタやリレーやバイポーラトランジスタを用いたが、電源層がさらに複数の場合であっても良く、また第1、第2の参考例で詳述した他のスイッチを使用しても良い。
【0062】
さらに、本参考例では、電源層が複数の場合を詳述したが、グランド層が複数の場合であっても、このグランド層の周縁部と電源層との間に抑圧回路を接続する構成は、上述の説明から容易に実施可能である。
【0063】
さらに、本参考例では、電源層およびグランド層は各同層である場合を説明したが、たとえば複数の電源層が多層で構成されている場合であっても、上記の詳細に説明したスルーホールを介して接続する構成を使用することによって、容易に実施できる。
【0064】
つぎに、第4の参考例を説明する。課題を解決するための手段の項で詳述した様に、不要電磁波の輻射位置の1つは、電源層とグランド層の周縁部であるので、抑圧回路の接続は電源層またはグランド層の周縁部に接続することが好ましい。また、抑圧回路の回路定数は、多種類であればあるほど、たとえば動作周波数が異なる多数のマイクロプロセッサに対して、不要電磁波を有効に抑圧できるであろう。すなわち、前記周縁部により多くの、多種類の回路定数を有する抑圧回路を接続できるならば、不要電磁波のより有効な抑圧が可能となるであろう。
【0065】
より多くの抑圧回路を接続するためには、この抑圧回路を小さくすることによって可能となる。第4の参考例は、この抑圧回路を小型に構成し、且つ多種類の回路定数をも構成することを目的の1つに実施したものである。
【0066】
以下、第4の参考例を示す図13と抑圧回路の回路定数を示す図14を使用して、詳細に参考例を説明する。図13では、抑圧回路が6回路の場合を例示的に示した。この抑圧回路では、Nチャネル型のMOS型トランジスタTR1〜TR6が、抑圧回路の選択と抵抗の両機能を果たしている。容量素子としては、ダイオードD1、D2、D3を逆バイアスが加わる様に接続し、アノードとカソード間の拡散容量を容量として機能させる様に構成し、ダイオードD1、D2、D3は各々C1、C2、C3の容量を有している。スイッチ機能は、各TR1〜TR6のゲートにハイレベル信号が入力されている間、ドレインとソース間が導通状態となり、このドレインとソース間の抵抗が第1の参考例で詳述した抵抗の役割を果たす。
【0067】
TR1〜TR6の各ドレインは、実質的に電源層と接続され、各ソースは各ダイオードを介して実質的にグランド層と接続され、各ゲートはシリアル/パラレル変換回路153に接続されている。
【0068】
つぎにこのように構成された各抑圧回路を選択的に電源層とグランド層間に電気的に接続させる動作について説明する。制御部150のRAM151には、各抑圧回路のスイッチを導通状態にするか、断状態にするかの組み合わせデータを記憶させてある。これらの組み合わせの何れを選択するかは、図示していない上位制御部からの選択信号Sによって指定される。選択信号Sが、セレクタ152に入力されると、セレクタ152はこの選択信号に対応するRAM151中のデータ、たとえば(100000)を読み出し、この(100000)のデータをシリアル信号として、シリアル/パラレル変換回路153に送出する。ここで、(100000)のデータをセレクタ152からシリアル信号で送り出し、その後、シリアル/パラレル変換回路153でパラレル信号に変換するのは、パラレルデータで送信するとプリント基板に多数本の導体パターンを形成する必要があり、他の電子部品の実装面積を減少させるからである。
【0069】
シリアル/パラレル変換回路153は、制御部150のセレクタ152からシリアルに送信されてくる信号をパラレルの信号の組み(P1、P2、・・・、P6)に変換し、各抑圧回路のゲートに制御信号を送出する。
【0070】
つぎに、シリアル/パラレル変換回路153の出力信号の組み合わせ(P1、P2、・・・、P6)で、この抑圧回路の組みで64通りの回路定数を取りえるが、例示的に6通りの組み合わせを図14に示した。この図14で、組み合わせ(P1、P2、・・・、P6)が(1、0、0、0、0、0)の時には、TR1 のゲートにのみハイレベルの制御信号が入力され、TR1のドレインとソース間の抵抗値R1と、TR1に接続されているダイオードD1のアノードとカソード間の容量値C1を有する抑圧回路が動作することになる。
【0071】
以上の構成において、各TR1〜TR6と電源層および各TR1〜TR6とグランド層との接続を各々ほぼ同じ位置において行えば、上記の参考例では回路定数を64通り組み合わせることができ、きめ細かに抑圧レベルを変更できる効果を有する。さらに、この第4の参考例では、容量素子とMOS型トランジスタを直列に接続し、電気的接続をMOS型トランジスタによって行なう様に構成したので抑圧回路を小型化することに効果を有する。
【0072】
つぎに、第5の参考実施例を図15に示す。この第5の参考例では、情報処理装置において輻射する不要電磁波のレベルを容易に変え得る様に構成した。ここで、図15に示した情報処理装置170には、本発明の要旨を説明するのに必要な要素のみを図示してあり、通常の情報処理装置に装備されているメインメモリ、ディスク装置、ポインティング装置等は省略してある。
【0073】
図15において、170は情報処理装置であり、この情報処理装置170は、メインボード171、ディスプレイ装置178、キーボード179と拡張ボード181から構成されている。ここで、メインボード171と拡張ボード181は図2に示したプリント基板を使用している。
【0074】
メインボード171には、CPU172、複数の抑圧回路176の組み合わせのデータを記憶したROM173、ディスプレイ装置178とキーボード179を制御するための入出力制御部174、拡張ボード181とのデータの送受を行うためのインターフェース部177、RAM180さらに前記複数の抑圧回路176とこれらを選択的に制御する抑圧回路選択部175が搭載されている。
【0075】
さらに、インターフェース部177を介して、このメインボード171に接続された拡張ボード181には、複数の抑圧回路183とこれらを選択的に制御する抑圧回路選択部182が搭載されている。
【0076】
この様に構成された情報処理装置170において、抑圧回路176、183の選択の動作を説明する。この情報処理装置170からの電磁波を測定するための測定手段、環境、測定条件等については周知であるので省略する。
【0077】
ROM173には、抑圧回路176、183の内で、動作させる組み合わせのデータを予め、記憶させておく。キーボード179からの、選択動作開始コマンドにもとづき、CPU172は、ROM173に記憶されており、かつ読み出し順序も決められている組み合わせデータの最初のデータを読み出し、このデータをバスを経由して、RAM180、抑圧回路選択部175、182に送信する。抑圧回路選択部175、182では、この送られてきた組み合わせデータにもとづき、該当する抑圧回路176、183を動作させる(抑圧回路内のスイッチを接続にする)。この時、ディスプレイ装置178に、この組み合わせデータまたは、それに代わって組み合わせを特定できるIDナンバ等が表示されている。
【0078】
つぎに、所定の情報処理動作、たとえば円周率の計算などの処理動作をCPU172に実行させ、この時に情報処理装置170から輻射される電磁波を所定の測定器で測定する。前記処理動作をCPU172が終えると、測定器の計測値をキーボード179から入力し、ディスプレイ装置178に表示させるとともに、RAM180に記憶させる。
【0079】
以上の手順で順次組み合わせデータ毎に、輻射される電磁波の測定値を得る。全ての組み合わせの測定を終えると、キーボード179から所定のコマンドを入力し、CPU172にRAM180に記憶されているこれらの測定値中で最も低い測定値を検索させ、この最も低い測定値に対応する組み合わせデータに対応する抑圧回路176、183の組み合わせをデータを再度、抑圧回路選択部175、182に送り、所定の抑圧回路を動作させる。
【0080】
この第5の参考例では、測定器と情報処理装置170とは、直接データを転送していないが、測定器の測定結果を所定のインターフェースで直接転送するように構成すれば、短時間で最適な抑圧回路の選択が完了する。
【0081】
また、不要電磁波の測定は、情報処理装置170が実行する処理内容によって異なるので、処理内容を予備的に実行させ決めておくのが好ましい。この第5の参考例の効果は、プリント基板に搭載した抑圧回路の組み合わせを切り換える様に構成したので、情報処理装置からの不要電磁波のレベルを容易に変え得る効果があり、もっとも不要電磁波のレベルの小さな抑圧回路を選択できる効果がある。
【0082】
つぎに、本発明の第1の実施例を図16と図17に示す。この実施例を示す図16では、無線によって他の情報処理装置とデータの送受信を行う情報処理装置200に、本発明の不要電磁波を抑圧するプリント基板を使用したものである。図17は、この情報処理装置200において、最良の抑圧回路を選択するための抑圧回路選択処理フローを示す図である。
【0083】
図16において、情報処理装置200は、キーボード230から所望のデータが入力され、ディスプレイ220に情報が表示される。情報処理装置200には、CPUを含むコンピュータ構成部品を搭載した本発明のプリント基板を使用した情報処理部201が搭載されている。この情報処理装置200から他の情報処理装置に情報を送信する場合は、情報処理部201から送信すべき情報を変調部204へ送り、変調し、RF送信部205で所定のキャリア信号にミキシングし、送信側Sに切り換えられた送受信切替スイッチ206を経由し、アンテナ207から送信する。一方、他の情報処理装置からのデータを受信する際には、受信信号は受信側Rに切り換えられた送受信切替スイッチ206を経由し、RF受信部208で検波、増幅等の処理を受け、復調部209でディジタル信号に変換された後、情報処理部201に入力される。この様にして、本情報処理装置200は、他の情報処理装置とデータの送受信を行う。
【0084】
つぎに、この情報処理装置200において、異なる回路定数を有する複数の抑圧回路の選択を行う構成について説明をする。この構成の要点は、複数の抑圧回路の選択の組み合わせ、即ちどの配置位置の、如何なる回路定数の抑圧回路を動作させるかの組み合わせ毎に、受信したデータと真のデータとの比較を比較部210で行い、不要電磁波を好ましいレベル以下や最も低いレベルにする抑圧回路の組み合わせを選択することにある。
【0085】
ここで、無線を使用して情報を送受信する場合に、この情報は所定のデータフォーマットで構成されており、このデータフォーマット中に固定データを有しており、この固定データは既知であり、この固定データを上記の真のデータとして使用するように本実施例では構成した。さらに詳しく説明すると、たとえば、ATM(非同期転送モード)では、送信情報に中に所定サイズ毎に決められたヘッダを有し、このヘッダの中に固定のデータがある。この固定データは、受信側でも既知であるので、他の情報処理装置間の交信データを受信し、この受信データ中のこの固定データ部分と、この固定データの真のデータとを比較する。
【0086】
具体的には、情報処理装置200の比較部210内のBER(Bit Error Rate)回路制御部215は、抑圧回路203の最初の組み合わせを指示する選択信号を、抑圧回路選択部202に送信し、所定の抑圧回路203を動作させる(図17のステップ250)。この設定後に、受信が開始され、RF受信部208、復調部209を経由し、比較/BER計算部212に受信データは入力される。
【0087】
つぎに、この比較/BER計算部212において、この受信データ中の上記した既知の固定データ部分がゲートによって切りだされ、ROM211に記憶されている真のデータと比較され、誤り率が算出され(図17のステップ251)、この誤り率はRAM213に送られ、記憶される(図17のステップ252)。
【0088】
つぎに、BER回路制御部215は、抑圧回路203の全ての組み合わせを終えていなければ(図17のステップ253、254、255)、次の組み合わせを指示する選択信号を、抑圧回路選択部202に送信し、所定の抑圧回路203を動作させる。この設定後に、上記と同様に、この時の抑圧回路203の組み合わせに対する誤り率が、RAM213に記憶される。
【0089】
このように、順次、抑圧回路203の組み合わせ毎に、対応する誤り率が、RAM213に記憶される。所定の全組み合わせに対して、誤り率が求められると、RAM213から誤り率のデータは、BER判定部214に送られ、誤り率が最小である組み合わせが判定され(図17のステップ256)、この組み合わせを指示する選択信号がBER回路制御部215を経由し、この選択信号にもとづき、抑圧回路選択部202によって誤り率が最小である抑圧回路203の組み合わせが選択される。
【0090】
この第1の実施例においては、抑圧回路203に搭載するスイッチには、第1、第2の参考例で詳述したMOS型トランジスタやリレーやバイポーラトランジスタなどを使用するのが、好ましい。その理由は、迅速に抑圧回路203の組み合わせを変更できるからである。
【0091】
また、上記した抑圧回路の選択処理は、随時行えるが、たとえば、情報処理装置200の起動時や、所定時間毎に行うように構成してもよい。特に、一定周期毎に行えば、たとえば温度変化によって特性の変化する部品や、構造を使用していたとしても、それらの影響による不要電磁波の輻射を抑圧することができる。
【0092】
この第1の実施例の効果は、抑圧回路の選択によって、自ら輻射する不要電磁波を抑圧することができ、また不要電磁波のレベルが時間的に変動しても周期的に抑圧回路を選択することによって自ら輻射する不要電磁波を抑圧することができ、最良の状態で他の情報処理装置とのデータの送受信が可能となる。
【0093】
さらに、不要電磁波による誤り率を、既知のデータを受信することによって算出するように構成したので、測定時間と高価な測定器を使用せずとも、随時、情報処理装置からの不要電磁波がもっとも小さなレベルの状態で使用し得ると言う効果がある。
【0094】
つぎに、第2の実施例を図18に示す。この第2実施例は、第1の実施例の情報処理装置200に、受信専用のアンテナを付け加えた情報処理装置である。
【0095】
図18において、図16と同じ符号を付したものは、同様の機能を有するものであり説明を省略する。この第2の実施例の情報処理装置300では、受信専用アンテナ301を有しており、受信専用スイッチ302を介して、RF受信部208に受信信号を送る様に構成されている。したがって、送受信切替スイッチ206を送信側Sに切り替え、受信専用スイッチ302を接続した状態で、情報処理部201がROM211に記憶してある所定のデータを読み出し、送信し、送信された信号を受信専用アンテナ301で受信すれば、この受信したデータの真のデータは、ROM211にあるので、第1の実施例で詳述したように受信データと真のデータとの比較をして、誤り率が求まり、最適な抑圧回路203の組み合わせが求まる。
【0096】
この実施例では、受信専用アンテナ301を介して、自ら送信した信号を受信するので、他の情報処理装置からの送信データがない環境や、既知のデータが不明な環境であっても、不要電磁波を最も抑圧した状態で情報処理装置を稼働させることができる。また、不要電磁波のレベルに対応した誤り率を、自ら送信するデータを受信することによって算出するように構成したので、測定時間と高価な測定器を使用せずとも、随時、不要電磁波がもっとも小さなレベルの状態で使用し得ると言う効果がある。
【0097】
以上の第1および第2の実施例では、受信データの誤り率にもとづいて、抑圧回路の選択を行う様に構成したが、比較部210がなくとも、本発明のプリント基板を使用することにより、搭載部品の変更などに対して、従来技術の如く、毎回多大の変更のための設計、試作等を行わずに、不要電磁波を抑圧し得る効果がある。
【0098】
つぎに、第3の実施例を図19に示す。この図19において、図16と同じ符号を付したものは、同様の機能を有するものであり説明を省略する。
【0099】
本実施例では、モーバイルコンピュータ500は、例えばノートパソコンと称され、移動先のどのような場所からも、データの送受信または、送信、受信のいずれか一方ができるよう無線モジュール240を装着できるようになっている。この無線モジュール240は、送受信アンテナ付きのカード形態を有し、モバイルコンピュータ200に設けられたPCMCIA(Personal Computer Memory Card International Associationの略称)規格のカードを図示していないスロットに挿入して使用されるのが好ましい。この無線モジュール240の中に、変調部204、RF送信部205、送受信切替スイッチ206、RF受信部208、復調部209が内蔵されている。
【0100】
情報処理部201は、CPUを含むコンピュータ構成部品を搭載したプリント基板上に、このプリント基板からの不要輻射を抑圧するために実装された複数の回路素子とこの複数の回路素子をプリント基板の回路パターンに接続するためのスイッチ素子とを有する抑圧回路203と、前記スイッチ素子を選択するための信号を発生する制御回路である抑圧回路選択部202を備えている。無線モジュール240で受信された既知のデータの受信状態が最良となる条件を、第1の実施例と同様に、比較部210で検出し、この検出された受信状態が最良となる条件を充たす抑圧回路中のスイッチ素子が、抑圧回路選択部202によって選択され、最適な抑圧回路の組み合わせが稼働状態となる。
【0101】
ここで、不要輻射を抑圧するために実装された複数の回路素子やスイッチ素子としては、第1乃至第4の参考例中に示したものを使用することが可能である。この第3の実施例の効果は、データ送受信のための無線モジュールを装備可能なモバイルコンピュータなどを、受信状態が最良となる条件に設定し、データの送受信、送信または受信を可能とする。
【0102】
以上に記載した実施例以外に、上記したプリント基板を各種の情報処理装置に搭載することは以上の説明によって容易に行い得る。
【0103】
【発明の効果】
本発明によれば、プリント基板に搭載する電子部品等の変更があっても、装置やプリント基板などの部分的な試作を繰り返す必要がなくなり、時間や費用の節約に寄与できる。
【0104】
さらに本発明によれば、プリント基板に搭載する電子部品等の変更があっても、装置や回路基板などの部分的な試作を繰り返す必要がなくなり、時間や費用の節約に寄与できる。
【0105】
また、本発明によれば、電源層またはグランド層が複数箇所にあっても、各々の電源層の導体パターンの周縁部に抑圧回路を配置する構成としたので、電源層とグランド層との間からの不要電磁波を抑圧する効果がある。
【0106】
さらに、本発明によれば、抑圧回路を小型化することに効果を有する。また、プリント基板に搭載した抑圧回路の組み合わせを切り替える様に構成したので、情報処理装置からの不要電磁波のレベルを容易に変え得る効果がある。
【0107】
また、本発明によれば、抑圧回路の選択によって、最良の状態で他の情報処理装置とのデータの送受信が可能となる。不要電磁波の測定を行わずとも不要電磁波がもっとも小さなレベルの状態で情報処理装置を使用し得ると言う効果がある。
【0108】
また、本発明によれば、他の情報処理装置からの送信データがない環境や、既知のデータが不明な環境であっても、不要電磁波を最も抑圧した状態で情報処理装置を稼働させ得る。
【0109】
また、本発明によれば、データ送受信のための無線モジュールを装備可能なモバイルコンピュータなどの小型の情報処理装置を受信状態が最良となる条件に設定し、データの送受信、送信または受信を可能とする。
【図面の簡単な説明】
【図1】原理図
【図2】第1の参考例を示す図
【図3】第2の参考例を示す図
【図4】プリント基板の他の参考例を示す図
【図5】抑圧回路の参考例を示す図
【図6】抑圧回路の他の参考例を示す図
【図7】抑圧回路の他の参考例を示す図
【図8】抑圧回路の他の参考例を示す図
【図9】抑圧回路の他の参考例を示す図
【図10】抑圧回路の他の参考例を示す図
【図11】dd断面の矢視図
【図12】第3の参考例を示す図
【図13】第4の参考例を示す図
【図14】抑圧回路の回路定数を示す図
【図15】第5の参考例を示す図
【図16】第1の実施例を示す図
【図17】抑圧回路の選択処理フローを示す図
【図18】第2の実施例を示す図
【図19】第3の実施例を示す図
【符号の説明】
1 プリント基板
10 プリント基板
11 抑圧回路部品
14 電源層
15 グランド層
40 プリント基板
100 プリント基板
150 制御部
153 シリアル/パラレル変換回路
170 情報処理装置
200 情報処理装置
210 比較部
240 無線モジュール
300 情報処理装置
500 モーバイルコンピュータ
Claims (1)
- データ送受信のための無線モジュールを装備可能なモバイル型情報処理装置であって、該モバイル型情報処理装置は、CPUを含むコンピュータ構成部品を搭載したプリント基板上に、該プリント基板からの不要輻射を抑圧するために実装された複数の抑圧回路と、前記複数の抑圧回路の各々に前記抑圧回路を選択的にプリント基板の回路パターンに電気的に接続するためのスイッチ素子とを備え、前記複数の抑圧回路の内、前記回路パターンに接続される抑圧回路に備えられた前記スイッチ素子を選択して前記複数の抑圧回路の内で前記回路パターンに接続するための信号を発生する制御回路と、既知のデータを有する信号を前記無線モジュールによって受信し、該受信された信号にもとづくデータと該モバイル型情報処理装置に予め記憶されている既知のデータとを比較し、前記2つのデータの差に応じた出力信号を出力する比較手段とを有し、前記制御回路によって前記抑圧回路の全ての組み合わせを順次選択して、前記比較手段により算出された前記2つのデータの差に応じた誤り率にもとづき、前記制御回路で、前記スイッチ素子を選択して、前記複数の抑圧回路の内で前記誤り率が最小である前記回路パターンに接続される抑圧回路を選択するための前記信号が生成されることを特徴とするモバイル型情報処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09883398A JP3651553B2 (ja) | 1998-04-10 | 1998-04-10 | モバイル型情報処理装置 |
US09/233,181 US6580931B1 (en) | 1998-04-10 | 1999-01-20 | Printed circuit board including EMI reducing circuits, an information processing apparatus having the board and a method to select the circuits |
US10/347,367 US6782243B2 (en) | 1998-04-10 | 2003-01-21 | Printed circuit board including EMI reducing circuits, an information processing apparatus having the board and a method to select the circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09883398A JP3651553B2 (ja) | 1998-04-10 | 1998-04-10 | モバイル型情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11298183A JPH11298183A (ja) | 1999-10-29 |
JP3651553B2 true JP3651553B2 (ja) | 2005-05-25 |
Family
ID=14230288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09883398A Expired - Fee Related JP3651553B2 (ja) | 1998-04-10 | 1998-04-10 | モバイル型情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6580931B1 (ja) |
JP (1) | JP3651553B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3651553B2 (ja) * | 1998-04-10 | 2005-05-25 | 富士通株式会社 | モバイル型情報処理装置 |
JP3707541B2 (ja) | 2001-05-23 | 2005-10-19 | 日本電気株式会社 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
US6936773B2 (en) * | 2002-10-10 | 2005-08-30 | Intel Corporation | Board impedance management |
DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
US20050271442A1 (en) * | 2004-06-02 | 2005-12-08 | Inventec Appliances Corporation | High voltage resisting keyboard |
US8095073B2 (en) * | 2004-06-22 | 2012-01-10 | Sony Ericsson Mobile Communications Ab | Method and apparatus for improved mobile station and hearing aid compatibility |
US7053571B1 (en) | 2005-03-31 | 2006-05-30 | Wayne-Dalton Corp. | Electric motor control circuit having reduced electromagnetic interference emissions |
JP2006302944A (ja) * | 2005-04-15 | 2006-11-02 | Mitsubishi Electric Corp | 多層プリント配線基板 |
US7720170B2 (en) * | 2005-12-13 | 2010-05-18 | Awq Consulting Inc. | Low emission signal generator and distributor system |
KR101295363B1 (ko) * | 2007-01-22 | 2013-08-12 | 삼성전자주식회사 | 무선수신장치 |
JP2009146962A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | ノイズ低減回路 |
KR101038234B1 (ko) * | 2009-02-24 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판 |
JP4751468B2 (ja) * | 2009-11-30 | 2011-08-17 | 株式会社東芝 | 情報処理装置 |
US20120048703A1 (en) * | 2010-09-01 | 2012-03-01 | Michael Kotson | Printed circuit board and method for avoiding electromagnetic interference |
EP2461479B1 (en) * | 2010-12-01 | 2013-03-06 | Nxp B.V. | Radio frequency circuit with impedance matching |
CN103531552B (zh) * | 2013-10-25 | 2016-01-13 | 深圳市华星光电技术有限公司 | 芯片结构及电路结构 |
DE102014204048A1 (de) * | 2014-03-05 | 2015-09-10 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem |
CN106068679A (zh) * | 2014-03-21 | 2016-11-02 | 罗伯特·博世有限公司 | 通过具有阻尼网络的电容屏蔽罩对开关‑模式功率变换器进行共模噪声抑制 |
US9786331B1 (en) | 2016-07-26 | 2017-10-10 | Western Digital Technologies, Inc. | Shielded three-layer patterned ground structure |
CN110062518A (zh) * | 2018-12-18 | 2019-07-26 | 厦门佐之记商贸有限公司 | 一种降低电磁干扰的pcb布局结构 |
US11363745B1 (en) | 2020-07-07 | 2022-06-14 | Waymo Llc | Housing for display electromagnetic shielding and electrostatic grounding |
WO2022099212A1 (en) * | 2020-11-09 | 2022-05-12 | Hydrocision, Inc. | System, apparatus, and method for electromagnetic interference mitigation |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5872895A (ja) | 1981-10-28 | 1983-04-30 | Mitsubishi Heavy Ind Ltd | デコ−キング方法 |
JPS58121521A (ja) * | 1982-01-13 | 1983-07-19 | オムロン株式会社 | 電子式タイマ装置 |
JPH0288333A (ja) | 1988-09-26 | 1990-03-28 | Mazda Motor Corp | 自動変速機付エンジンの制御装置 |
JP3030076B2 (ja) * | 1990-11-01 | 2000-04-10 | 三菱電機株式会社 | 電流制御回路 |
JP3251680B2 (ja) * | 1991-12-26 | 2002-01-28 | 株式会社東芝 | 携帯無線機 |
JPH0677324A (ja) | 1992-06-23 | 1994-03-18 | Fujitsu Ltd | 導体部分のレイアウトデータの変換方法及びその装置 |
JP3265669B2 (ja) * | 1993-01-19 | 2002-03-11 | 株式会社デンソー | プリント基板 |
US5917722A (en) * | 1994-05-11 | 1999-06-29 | B&W Loudspeakers Ltd. | Controlled commutator circuit |
US5517063A (en) * | 1994-06-10 | 1996-05-14 | Westinghouse Electric Corp. | Three phase power bridge assembly |
US5497037A (en) * | 1994-07-14 | 1996-03-05 | Advanced Micro Devices, Inc. | Method and apparatus for decoupling of unused power supply pins of a printed circuit board capable of operating at a plurality of predetermined voltages |
US5761051A (en) * | 1994-12-29 | 1998-06-02 | Compaq Computer Corporation | Multi-layer circuit board having a supply bus and discrete voltage supply planes |
US6353540B1 (en) * | 1995-01-10 | 2002-03-05 | Hitachi, Ltd. | Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board. |
US5642416A (en) * | 1995-03-03 | 1997-06-24 | Harris Corporation | AM broadcast band interference filter for line-powered telephone |
US5631659A (en) * | 1995-03-17 | 1997-05-20 | Lucent Technologies Inc. | Microstrip patch antennas with radiation control |
JPH0964628A (ja) * | 1995-08-23 | 1997-03-07 | Murata Mfg Co Ltd | アンテナ装置 |
JP3513333B2 (ja) * | 1995-09-29 | 2004-03-31 | キヤノン株式会社 | 多層プリント配線板およびそれを実装する電子機器 |
US5636114A (en) * | 1995-11-30 | 1997-06-03 | Electronic Measurements, Inc. | Lossless snubber circuit for use in power converters |
FR2745670B1 (fr) * | 1996-03-04 | 1998-05-29 | Atral | Recepteurs de signaux radioelectriques a rayonnement reduit |
JPH09246681A (ja) | 1996-03-14 | 1997-09-19 | Oki Electric Ind Co Ltd | プリント配線板 |
JPH09266361A (ja) * | 1996-03-28 | 1997-10-07 | Oki Electric Ind Co Ltd | 回路基板の電圧変動吸収構造 |
JP3399786B2 (ja) * | 1996-06-04 | 2003-04-21 | シーメンス アクチエンゲゼルシヤフト | 原動機付き車両内の回路装置 |
US5898576A (en) * | 1996-11-12 | 1999-04-27 | Bay Networks Inc. | Printed circuit board including a terminated power plane and method of manufacturing the same |
US6028417A (en) * | 1997-06-27 | 2000-02-22 | Sun Microsystems, Inc. | Voltage regulator circuit for attenuating inductance-induced on-chip supply variations |
US5949197A (en) * | 1997-06-30 | 1999-09-07 | Everbrite, Inc. | Apparatus and method for dimming a gas discharge lamp |
US6043724A (en) * | 1997-12-04 | 2000-03-28 | International Business Machines Corporation | Two-stage power noise filter with on and off chip capacitors |
US6094361A (en) * | 1997-12-12 | 2000-07-25 | Nortel Networks Corporation | Assemblies of printed circuit boards and flexible containers therefor |
JP3651553B2 (ja) * | 1998-04-10 | 2005-05-25 | 富士通株式会社 | モバイル型情報処理装置 |
-
1998
- 1998-04-10 JP JP09883398A patent/JP3651553B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-20 US US09/233,181 patent/US6580931B1/en not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/347,367 patent/US6782243B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6580931B1 (en) | 2003-06-17 |
US20030130017A1 (en) | 2003-07-10 |
JPH11298183A (ja) | 1999-10-29 |
US6782243B2 (en) | 2004-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3651553B2 (ja) | モバイル型情報処理装置 | |
US6653697B2 (en) | High frequency switch circuit and communications terminal using the same | |
AU759976B2 (en) | Inverted-F antenna and radio communication system equipped therewith | |
JP4675897B2 (ja) | 集積回路内の複数の供給電圧でのデジタル信号の多重化 | |
JP4358185B2 (ja) | 電圧制御発振器、並びに、送信機及び受信機 | |
US20060009165A1 (en) | High frequency circuit | |
US6181922B1 (en) | Attenuator unit, step attenuator, and electronic apparatus | |
US7123196B2 (en) | Information device | |
CN100533997C (zh) | 电子装置 | |
JP2008288915A (ja) | アンテナ装置 | |
WO2009087732A1 (ja) | 携帯無線機 | |
JP3654430B2 (ja) | 携帯端末用アンテナ装置 | |
US20090040117A1 (en) | Wireless communication apparatus | |
CN103973232A (zh) | 用于射频集成电路的设备 | |
IL128420A (en) | Integrated device for transmission or reception | |
JP2003037172A (ja) | アナログ・デジタル混載集積回路 | |
JP6605400B2 (ja) | 電子制御装置、車両および電子制御装置製造方法 | |
JP4294303B2 (ja) | プリント基板およびメータ装置 | |
JPH09107203A (ja) | スイッチング素子及び半導体装置 | |
JP2009025043A (ja) | 半導体集積装置およびその検査方法 | |
JP4840189B2 (ja) | 携帯通信端末 | |
US20230395973A1 (en) | Antenna switching circuitry set and electronic device | |
JP4778069B2 (ja) | 無線トランシーバ用マルチスタンダード、マルチバンド直接変換装置および集積回路パッケージ | |
JPH1098451A (ja) | 多入力端子付き半導体レーザモジュール | |
JP5050770B2 (ja) | 通信装置、制御方法及び制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |