JP3707541B2 - データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 - Google Patents
データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 Download PDFInfo
- Publication number
- JP3707541B2 JP3707541B2 JP2001153768A JP2001153768A JP3707541B2 JP 3707541 B2 JP3707541 B2 JP 3707541B2 JP 2001153768 A JP2001153768 A JP 2001153768A JP 2001153768 A JP2001153768 A JP 2001153768A JP 3707541 B2 JP3707541 B2 JP 3707541B2
- Authority
- JP
- Japan
- Prior art keywords
- ground plane
- data processing
- resistance
- length
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/181—Enclosures
- G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Noise Elimination (AREA)
- Transceivers (AREA)
- Telephone Set Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、第一第二グランドプレーンを具備しているデータ処理端末、データ処理端末の設計に利用される端末設計装置および方法、その端末設計装置のためのコンピュータプログラム、このコンピュータプログラムが格納されている情報記憶媒体、に関する。
【０００２】
【従来の技術】
現在、各種のユーザ端末装置が普及しており、それらはＰＤＡ(Personal Digital Assistance)として各種のユーザをサポートするとともに、その処理データをＰＨＳ(Personal Handy-phone System：登録商標)などの無線通信機能を用いて外部と送受信することもできる。ここで、このようなデータ処理端末の従来例を、図を参照して説明する。
【０００３】
図１６に第一の従来例としてデータ処理端末１０を示す。このデータ処理端末１０は、中空の筐体(図示せず)を具備しており、この筐体の内部には、親基板１１、子基板１５、この両基板をつなぐ接続コネクタ１４、が配置されている。その親基板１１には、集積回路からなる各種のデータ処理回路(図示せず)が搭載されており、子基板１５には、ＲＡＭ(Random Access Memory)やフラッシュメモリなどのメモリ回路(図示せず)が搭載されている。
【０００４】
また、筐体の一端にはカードスロットが形成されており(図示せず)、このカードスロットに別体のカード形状の無線通信ユニット１２が着脱自在に装着されている。この無線通信ユニット１２には、無線通信回路(図示せず)が内蔵されており、棒状のアンテナ１３が取り付けられている。
【０００５】
このデータ処理端末１０は、筐体の表面にタッチパネルやキーボードなどのユーザインターフェイス(図示せず)を有し、このユーザインターフェイスの入力データなどに対応して、親基板１１のデータ処理回路が各種のデータ処理を実行するものである。
【０００６】
このデータ処理端末１０では、上述のようにカード形状の無線通信ユニット１２が筐体のカードスロットに装着されると、無線通信ユニット１２の無線通信回路と親基板１１のデータ処理回路とが有線通信できる状態となり、この無線通信ユニット１２を介してＰＨＳ機能により1.9(GHz)付近の周波数帯域で無線通信ができる。
【０００７】
つまり、このデータ処理端末１０は、必要により無線通信ユニット１２で外部と無線通信を実行することで、データ処理回路の処理データを無線で送信することや、無線で受信したデータをデータ処理回路で処理することもできる。さらに、データ処理回路の処理データを子基板１５のメモリ回路で記憶させることで、大容量のデータを処理することができる。
【０００８】
このようなデータ処理端末１０において、親基板１１には、金属製の第一グランドプレーンが略全領域に形成されており、子基板１５にも、金属製の第二グランドプレーンが略全領域に形成されており(図示せず)、両グランドプレーンは各基板の回路の電位基準を決めている。
【０００９】
また、これらの両基板をつなぐ接続コネクタ１４には、複数の信号端子と複数のグランド端子とが平行に配列されており、例えば、三本の信号端子ごとに一本のグランド端子が挿入されている。このような構造により、子基板１５が親基板１１に装着されると、接続コネクタ１４の信号端子によって、親基板１１のデータ処理回路と子基板１５のメモリ回路とが接続され、かつ、接続コネクタ１４のグランド端子によって、親基板１１の第一グランドプレーンと子基板１５の第二グランドプレーンとが接続され、両基板のグランドプレーンによる電位基準がつながる。
【００１０】
なお、図１６には、子基板１５が上下方向に着脱される一対の接続コネクタ１４により親基板１１に装着されているデータ処理端末１０を例示したが、図１７の第二の従来例であるデータ処理端末２０のように、子基板１５が接続コネクタ２１に対して前後方向に着脱される製品もある。
【００１１】
また、図１８の第三の従来例であるデータ処理端末３０のように、第一グランドプレーンおよび第二グランドプレーンと各々導通した接続パッド３１，３２を親基板１１および子基板１５の表面や裏面に形成し、これらの接続パッド３１，３２を補助接続手段３３の管状の金属柱３４およびビス３５で導通させた製品もある。なお、このような金属柱３４およびビス３５は、通常は子基板１５の機械的な保持を目的としているため、図示したように、子基板１５の対角位置の一対の角部に配置されていることが一般的である。
【００１２】
【発明が解決しようとする課題】
前述したデータ処理端末１０，２０では、図１９に示すように、接続コネクタ１４，２１により接続された親基板１１の第一グランドプレーン１７と子基板１５の第二グランドプレーン１８とが平行に位置する。また、親基板１１の第一グランドプレーン１７上には、多数のＬＳＩ(Large Scale Integration)などの電子部品や信号配線からなるデータ処理回路１９が搭載されている。
【００１３】
このデータ処理回路１９は、データ処理を実行するときに特定の周波数の繰り返し信号や非繰り返し信号を回路内で伝送するので、この近傍には伝送する信号の基本周波数成分やその高調波成分の電磁界が発生する。この電磁界は親基板１１の第一グランドプレーン１７に高周波の電流を通電するだけでなく、近傍に位置する子基板１５の第二グランドプレーン１８にも高周波の電流を誘導する。
【００１４】
本発明者は、図１９に示すように、親基板１１の第一グランドプレーン１７と子基板１５の第二グランドプレーン１８と接続コネクタ１４のグランド端子からなるグランド構造が、図２０に示すように、"逆Ｌアンテナ"や"逆Ｆアンテナ"と呼称される１／４波長共振のアンテナ素子(参考文献："Small Antennas" K. Fujimoto, A. Henderson and J. R. James, Research Studies Press, Chapter 2.4)と良く似ていることを見出した。
【００１５】
このように考えると、接続コネクタ１４には複数のグランド端子があることから、子基板１５の第二グランドプレーン１８の接続コネクタ１４側がアンテナ素子の短絡端、接続コネクタ１４と対向する端部がアンテナ素子の開放端に相当する。データ処理回路１９から第二グランドプレーン１８に誘導される電流に、第二グランドプレーン１８が１／４波長の共振を起こす周波数成分がある場合、この第二グランドプレーン１８の周囲には強い電磁界が発生し、遠方に向かって強い電磁波が放射される。
【００１６】
子基板１５としてメモリ回路が搭載されたものを考えた場合には、一般にその縁部の長さは25〜75(mm)程度なので、１／４波長となる周波数は１〜３(GHz)程度となる。
【００１７】
従来のデータ処理回路１９では、回路内で伝送する信号の基本周波数が数MHzであったため、その高調波も100(MHz)程度までであった。この高調波成分が前述のグランド構造の１／４波長となる周波数よりも大幅に下回っていたので、１／４波長の共振は起こらなかった。
【００１８】
しかし、最近では集積回路の処理速度が上がってきたため、データ処理回路１９の基本周波数が数百MHzまで上がり、その高調波も数GHz程度まで伸びてきた。この高調波と前述のグランド構造が１／４波長となる周波数とが重なるため、このグランド構造は共振を起こすようになった。
【００１９】
一方、最近の無線通信の発達にともない、ＰＨＳでは約1.9(GHz)、携帯電話機では約800(MHz)と約1.5(GHz)と約2.0(GHz)、無線ＬＡＮ(Local Area Network)やブルートゥースでは約2.4(GHz)と、GHz帯域の無線利用が進んでいる。
【００２０】
このような背景から、前述のグランド構造による共振周波数と無線通信で利用する周波数帯域とが重なり、このグランド構造による無線通信の阻害が問題となってきている。
【００２１】
データ処理回路１９で発生する電磁界が直接、無線通信ユニット１２に影響を与えることは従来から予想されており、対策がとられているが、親基板１１のデータ処理回路１９の動作に起因して子基板１５などが共振アンテナとして作用し、その電磁界が無線通信ユニット１２に影響することは予測できなかった。
【００２２】
なお、図１８に示すように、第三の従来例のデータ処理端末３０では、第一第二グランドプレーン１７，１８の開放端の側部が補助接続手段３３で短絡されているので、１／４波長共振は発生しないが、１／２波長共振は起こりえる。前述の大きさで１／２波長の共振を起こす周波数は２〜６(GHz)程度なので、先より周波数が高くなるが、無線通信で利用される周波数帯域とは近いため、やはり通信が阻害されることになる。
【００２３】
前述したデータ処理端末１０，２０，３０では、着脱自在に接続される無線通信ユニット１２の無線通信が端末内部のグランド構造によって阻害されることを述べた。このような無線通信の阻害は、無線通信ユニット１２が上述のグランド構造の近傍に位置すれば発生する。
【００２４】
従って、無線通信回路が上述のデータ処理端末に接続ケーブルでつながれた場合や、上述のデータ処理端末に接続されていなくても近傍に配置された場合にも、通信障害が発生しえる(図示せず)。
【００２５】
上述のような課題を解決するためには、子基板１５を金属ケース(図示せず)で覆い、この金属ケースを親基板１１の第一グランドプレーン１７と接続することで、子基板１５で発生する強力な電磁界を無線通信ユニット１２と切り離すことができる。しかし、子基板１５全体を金属ケースで覆う構造では、この金属ケースのためにデータ処理端末１０，２０，３０が大型化する課題がある。
【００２６】
本発明は上述のような課題に鑑みてなされたものであり、無線通信を阻害する電磁界の発生を軽減しているデータ処理端末、このデータ処理端末の親基板および子基板、データ処理端末の設計に利用される端末設計装置および方法、その端末設計装置のためのコンピュータプログラム、このコンピュータプログラムが格納されている情報記憶媒体、を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の第一のデータ処理端末は、第一グランドプレーン、第二グランドプレーン、データ処理回路、接続コネクタ、抵抗接続手段、を具備している。第一グランドプレーンは、所定形状の導体からなり、電位基準を決定する。第二グランドプレーンは、少なくとも複数の縁部を具備する所定形状の導体からなり、第一グランドプレーンと略平行に位置する。データ処理回路は、第一グランドプレーンと第二グランドプレーンとの少なくとも一方に接続されており、データ処理を実行する。接続コネクタは、少なくとも複数のグランド端子を具備しており、第二グランドプレーンを一方の縁部の近傍の位置で第一グランドプレーンに接続している。抵抗接続手段は、所定の抵抗値を発生するように形成されており、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続している。このため、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の開放端に所定の抵抗値が存在することになり、このグランド構造の共振のＱが低下する。
【００２８】
また、本発明の他の形態では、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端が整合終端されている。
【００２９】
また、抵抗接続手段が近傍に位置する第二グランドプレーンの縁部の長さを"ｗ"、第一グランドプレーンと第二グランドプレーンとの間隔を"ｈ"、とすると、抵抗接続手段の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
(α１およびα２は"α１≦１＜α２"を満足する所定の係数)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等となる。
【００３０】
また、抵抗接続手段の抵抗値"Ｒ"が、
Ｒ＝１２０×π×ｈ／ｗ(Ω)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同一となる。
【００３１】
また、抵抗接続手段が第一グランドプレーンと第二グランドプレーンとを並列に接続するｎ個からなり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"が、
Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω)
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性インピーダンスとが同一となり、抵抗接続手段が複数なので各々に直列に存在する寄生インダクタンスが減少している。
【００３２】
また、一つの抵抗接続手段が第二グランドプレーンの縁部の中央に近傍した位置を第一グランドプレーンに接続していることにより、
第二グランドプレーンが一つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３３】
また、二つの抵抗接続手段が第二グランドプレーンの縁部の両端の近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンが二つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３４】
また、三つの抵抗接続手段が第二グランドプレーンの縁部の中央と両端との近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンが三つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３５】
また、抵抗接続手段が第二グランドプレーンの縁部と同等な全長の細長形状に形成され、第二グランドプレーンの縁部と略平行に位置していることにより、
第二グランドプレーンの縁部の全体が一つの抵抗接続手段により第一グランドプレーンに接続されている。
【００３６】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は親基板に搭載されて第一グランドプレーンに接続された抵抗体からなり、この親基板の抵抗体と子基板の第二グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、子基板の構造は従来と同一である。
【００３７】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は子基板に搭載されて第二グランドプレーンに接続された抵抗体からなり、この子基板の抵抗体と親基板の第一グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が子基板に搭載されているので、親基板の構造は従来と同一である。
【００３８】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は親基板と子基板とに個々に搭載されて第一グランドプレーンと第二グランドプレーンとに個々に接続された二つの抵抗体からなり、これら親基板と子基板との抵抗体が導体で接続されていることにより、
抵抗接続手段が二つの抵抗体からなるので、その各々の抵抗値が半減されている。
【００３９】
また、外部と無線通信する無線通信回路が着脱自在に装着されており、無線通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、この無線通信を阻害する電磁界をグランド構造が共振により発生することがない。
【００４０】
また、外部と無線通信する無線通信回路が一体に形成されており、無線通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、この無線通信を阻害する電磁界をグランド構造が共振により発生することがない。
【００４１】
本発明の端末設計装置は、長さ入力手段、長さ記憶手段、間隔入力手段、間隔記憶手段、抵抗算出手段、を具備しており、本発明のデータ処理端末の設計に利用される。その端末設計方法では、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の長さ“ｗ”が長さ入力手段に入力されると、この入力された長さ“ｗ”を長さ記憶手段が記憶する。また、第一グランドプレーンと第二グランドプレーンとの間隔“ｈ”が間隔入力手段に入力されると、この入力された間隔“ｈ”を間隔記憶手段が記憶する。そして、長さ“ｗ”を長さ記憶手段から読み出すとともに、間隔“ｈ”を間隔記憶手段から読み出し、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を抵抗算出手段が“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出するので、データ処理端末のグランド構造の開放端を整合終端する抵抗接続手段の抵抗値が算出される。
【００４２】
なお、本発明で云う所定形状とは、複数の縁部を具備するものであれば良く、例えば、四つの縁部と四つの角部とを具備した矩形などを許容する。また、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、所定の機能を発揮する専用のハードウェア、所定の機能がコンピュータプログラムにより付与されたコンピュータ装置、コンピュータプログラムによりコンピュータ装置の内部に実現された所定の機能、これらの組み合わせ、等を許容する。また、本発明で言う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であるようなことも許容する。
【００４３】
また、本発明で云う情報記憶媒体とは、端末設計装置に各種処理を実行させるためのコンピュータプログラムが事前に格納されたハードウェアであれば良く、例えば、端末設計装置を一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、端末設計装置を一部とする装置に交換自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００４４】
また、本発明で云う端末設計装置とは、コンピュータプログラムを読み取って対応する処理動作を実行できるハードウェアであれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭやＩ／Ｆ(Interface)ユニット等の各種デバイスが接続されたコンピュータ装置などを許容する。
【００４５】
なお、本発明でコンピュータプログラムに対応した各種動作を端末設計装置に実行させることは、各種デバイスを端末設計装置に動作制御させることなども許容する。例えば、端末設計装置に各種データをデータ記憶させることは、端末設計装置が一部として具備しているＲＡＭ等の情報記憶媒体に各種データを格納すること、端末設計装置に交換自在に装填されているＦＤ等の情報記憶媒体に各種データを格納すること、等を許容する。
【００４６】
【発明の実施の形態】
本発明の実施の第一の形態を図１ないし図５を参照して以下に説明する。ただし、これより以下の実施の形態に関して前述した従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
【００４７】
まず、本実施の形態のデータ処理端末４０は、図１および図２に示すように、第一から第三の従来例として前述したデータ処理端末１０，２０，３０と同様に、大型の長方形状の親基板１１に各種のデータ処理回路１９が搭載されており、このデータ処理回路１９と有線通信する無線通信ユニット１２が1.9(GHz)付近の周波数帯域で外部と無線通信する。
【００４８】
また、親基板１１には、接続コネクタ１４により小型の長方形状の子基板１５が着脱自在に装着されており、この子基板１５の第二グランドプレーン１８と親基板１１の第一グランドプレーン１７とが接続コネクタ１４により接続されている。
【００４９】
このように接続コネクタ１４により電気的かつ機械的に接続されて平行に位置している第一グランドプレーン１７と第二グランドプレーン１８とは、さらに抵抗接続手段４１によっても電気的に接続されており、この抵抗接続手段４１では、第一グランドプレーン／プレーン１７，１８に各々導通したメイン／子基板１１，１５の接続パッド３１，３２が、例えば、抵抗体からなる管状の金属柱およびビスで導通されている(図示せず)。
【００５０】
また、本形態のデータ処理端末４０では、接続コネクタ１４は長方形状の子基板１５の一方の長辺の近傍に平行に位置しているが、前述のデータ処理端末３０などとは相違して、点状の抵抗接続手段４１は子基板１５の他方の長辺の中央の近傍に位置している。
【００５１】
そして、本形態のデータ処理端末４０では、抵抗接続手段４１が近傍に位置する第二グランドプレーン１８の縁部の長さを"ｗ"、第一グランドプレーン１７と第二グランドプレーン１８との間隔を"ｈ"、とすると、抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足している。
【００５２】
このため、本形態のデータ処理端末４０では、第一グランドプレーン１７と複数のグランド端子と第二グランドプレーン１８からなるグランド構造の特性インピーダンスと抵抗接続手段４１の抵抗値とが同一であり、上述のグランド構造の開放端が整合終端されている。
【００５３】
なお、本形態のデータ処理端末４０では、上述のように第二グランドプレーン１８の角部の近傍に接続コネクタ１４の端部が位置するとき、その位置を第二グランドプレーン１８の角部と近似し、第二グランドプレーン１８の縁部の近傍に抵抗接続手段４１が位置するとき、その位置を第二グランドプレーン１８の縁部と近似する。
【００５４】
上述のような構成において、本形態のデータ処理端末４０では、無線通信ユニット１２が無線通信するときに親基板１１のデータ処理回路１９がデータ処理を実行して電磁界を発生するため、この電磁界が第一第二グランドプレーン１７，１８を接続コネクタ１４のグランド端子で接続したグランド構造に作用する。
【００５５】
しかし、このグランド構造の開放端である第二グランドプレーン１８の縁部中央が抵抗接続手段４１で第一グランドプレーン１７に接続されており、この抵抗接続手段４１の抵抗値が上述のグランド構造の特性インピーダンスと同一である。
【００５６】
このため、上述のグランド構造は開放端が整合終端されており、データ処理回路１９の電磁界が作用しても共振により無線通信を阻害する強力な電磁界を発生しない。このため、本形態のデータ処理端末４０は、無線通信ユニット１２の無線通信を阻害することを防止でき、無線通信を良好に実行することができる。
【００５７】
しかも、本形態のデータ処理端末４０では、接続コネクタ１４の位置や構造は従来と同一であり、一個の抵抗接続手段４１が新規に追加されているだけなので、その構造が簡単で組立性も良好である。さらに、この抵抗接続手段４１が接続コネクタ１４とは相反する子基板１５の長辺の中央付近に位置するので、抵抗接続手段４１が子基板１５を機械的にも保持すれば、第二グランドプレーン１８を対称な状態で良好に第一グランドプレーン１７に接続することができる。
【００５８】
ここで、上述のような構造のデータ処理端末４０の設計に利用される本実施の形態の端末設計装置５０を以下に説明する。本形態の端末設計装置５０は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ５１を具備しており、このＣＰＵ５１には、バスライン５２により、ＲＯＭ５３、ＲＡＭ５４、ＨＤＤ５５、ＦＤ５６が交換自在に装填されるＦＤＤ(FD Drive)５７、ＣＤ−ＲＯＭ５８が交換自在に装填されるＣＤドライブ５９、キーボード６０、マウス６１、ディスプレイ６２、Ｉ／Ｆユニット６３、等のハードウェアが接続されている。
【００５９】
本形態の端末設計装置５０では、ＲＯＭ５３、ＲＡＭ５４、ＨＤＤ５５、交換自在なＦＤ５６、交換自在なＣＤ−ＲＯＭ５８、等のハードウェアが情報記憶媒体に相当し、これらの少なくとも一個にＣＰＵ５１のためのコンピュータプログラムや各種データがソフトウェアとして格納されている。
【００６０】
例えば、ＣＰＵ５１に各種の処理動作を実行させるコンピュータプログラムは、ＦＤ５６やＣＤ−ＲＯＭ５８に事前に格納されている。このようなソフトウェアはＨＤＤ５５に事前にインストールされており、端末設計装置５０の起動時にＲＡＭ５４に複写されてＣＰＵ５１にデータ読取される。
【００６１】
このようにＣＰＵ５１が適正なコンピュータプログラムをデータ読取して各種の処理動作を実行することにより、本形態の端末設計装置５０は、図５に示すように、長さ入力手段７１、長さ記憶手段７２、間隔入力手段７３、間隔記憶手段７４、抵抗算出手段７５、等の各種手段を各種機能として論理的に具備している。
【００６２】
各入力手段７１，７３は、ＲＡＭ５４に格納されているコンピュータプログラムに対応してＣＰＵ５１がキーボード６０の入力データをデータ認識する機能などに相当し、各記憶手段７２，７４は、上述のコンピュータプログラムに対応してＣＰＵ５１がデータ認識するようにＨＤＤ５５に構築された記憶エリアなどに相当する。
【００６３】
長さ入力手段７１は、接続コネクタ１４の位置と対向する第二グランドプレーン１８の他方の縁部の長さ"ｗ"がデータ入力され、長さ記憶手段７２は、長さ入力手段７１にデータ入力された長さ"ｗ"をデータ記憶する。間隔入力手段７３は、第一グランドプレーン１７と第二グランドプレーン１８との間隔"ｈ"がデータ入力され、間隔記憶手段７４は、間隔入力手段７３にデータ入力された間隔"ｈ"をデータ記憶する。
【００６４】
そして、抵抗算出手段７５は、ＣＰＵ５１がコンピュータプログラムに対応して所定のデータ処理を実行する機能などに相当し、上述の各記憶手段７２，７４の記憶データに基づいて、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する。
【００６５】
上述のような各種手段は、必要によりキーボード６０やディスプレイ６２等のハードウェアを利用して実現されるが、その主体はＲＡＭ５４等の情報記憶媒体に格納されたソフトウェアに対応して、端末設計装置５０のハードウェアであるＣＰＵ５１が機能することにより実現されている。
【００６６】
このようなソフトウェアは、例えば、キーボード６０などによる長さ"ｗ"のデータ入力を受け付ける長さ入力処理、そのデータ入力された長さ"ｗ"をＨＤＤ５５などによりデータ記憶する長さ記憶処理、間隔"ｈ"のデータ入力を受け付ける間隔入力処理、そのデータ入力された間隔"ｈ"をデータ記憶する間隔記憶処理、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する抵抗算出処理、等の処理動作をＣＰＵ５１等に実行させるためのコンピュータプログラムとしてＲＡＭ５４等の情報記憶媒体に格納されている。
【００６７】
上述のような構成において、本形態のデータ処理端末４０は、データ処理回路１９と有線通信する無線通信ユニット１２が外部と無線通信することができ、そのとき、第一グランドプレーン１７と接続コネクタ１４と第二グランドプレーン１８からなるグランド構造にデータ処理回路１９が発生する高周波の電磁界が作用する。
【００６８】
しかし、本形態のデータ処理端末４０では、第二グランドプレーン１８の接続コネクタ１４とは反対の縁部が抵抗接続手段４１で第一グランドプレーン１７に接続されており、その抵抗接続手段４１の抵抗値が上述のグランド構造の特性インピーダンスと一致している。
【００６９】
このため、このグランド構造は開放端が整合終端されており、データ処理回路１９から作用する高周波の電磁界に共振して、無線通信ユニット１２の無線通信を阻害する強力な電磁界を発生することがないので、本形態のデータ処理端末４０は、無線通信ユニット１２が良好に無線通信することができる。
【００７０】
ここで、このようなデータ処理端末４０の設計に利用される端末設計装置５０の端末設計方法を以下に説明する。本形態の端末設計装置５０は、第二グランドプレーン１８の長さ"ｗ"と、第一グランドプレーン１７と第二グランドプレーン１８との間隔"ｈ"とが決定されているデータ処理端末４０での、抵抗接続手段４１の抵抗値を算出することができる。
【００７１】
その場合、図５に示すように、端末設計装置５０のディスプレイ６２には"以下のデータを入力して下さい。"などのガイダンステキストが"長さｗ＝ (mm)，間隔ｈ＝ (mm)"なる入力項目とともに表示出力される(ステップＳ３)。
【００７２】
そこで、データ処理端末４０を設計する作業者(図示せず)が、上述の入力項目に所望の数値データをキーボード６０などでデータ入力すると(ステップＳ４)、端末設計装置５０は、そのデータ入力された数値データをデータ記憶する(ステップＳ５)。
【００７３】
このようにデータ入力された数値データは上述の入力項目の位置に表示出力されるが、事前にデータ入力されてデータ記憶された数値データが存在するときは(ステップＳ１)、その数値データが変更自在なデフォルト値として入力項目に表示される(ステップＳ２，Ｓ３)。
【００７４】
そして、本形態の端末設計装置５０は、長さ"ｗ"と間隔"ｈ"との両方をデータ記憶した状態で処理開始がデータ入力されると(ステップＳ６，Ｓ７)、上述の記憶データに基づいて"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する(ステップＳ８)。
【００７５】
このように算出された抵抗接続手段４１の抵抗値"Ｒ"はディスプレイ６２で表示出力されるので(ステップＳ９)、作業者は、製造するデータ処理端末４０の第一第二グランドプレーン１７，１８を抵抗値"Ｒ"の抵抗接続手段４１で接続することができる。
【００７６】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では端末設計装置５０が長さ"ｗ"と間隔"ｈ"とのデータ入力に対応して抵抗値"Ｒ"をデータ出力することを例示したが、長さ"ｗ"と間隔"ｈ"と抵抗値"Ｒ"とのデータ入力に対応して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の成立の有無をデータ出力することも可能である。
【００７７】
また、上記形態の端末設計装置５０では、ＲＡＭ５４等に格納されているコンピュータプログラムに対応してＣＰＵ５１が動作することにより、端末設計装置５０の各種機能として各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ５４等に格納するとともに一部をハードウェアとして形成することも可能である。
【００７８】
さらに、上記形態ではデータ処理端末４０の抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足していることを例示したが、例えば、"α１≦１＜α２"を満足する所定の係数α１，α２により、抵抗接続手段４１の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
なる所定の範囲を満足することも可能である。
【００７９】
この場合でも、データ処理端末４０のグランド構造の特性インピーダンスと抵抗接続手段４１の抵抗値とが完全に同一ではなくとも同等となるので、グランド構造から無線通信を阻害する強力な電磁界の発生を防止することができる。なお、抵抗接続手段４１の抵抗値がデータ処理端末４０のグランド構造の特性インピーダンスと同等でなくとも、所定の抵抗値によりグランド構造の共振のＱを低下させることはできるので、発生する電磁界を低減することは可能である。
【００８０】
また、上記形態ではデータ処理端末４０に無線通信ユニット１２が着脱自在に装着されることを例示したが、例えば、無線通信ユニット１２が一体に固定されていることも可能であり、無線通信ユニット１２が接続ケーブル(図示せず)を介して接続されることも可能であり、別体の無線通信ユニット１２が接続されることなく近傍で使用されることも可能である。
【００８１】
同様に、上記形態では子基板１５が親基板１１に着脱自在に装着されることを例示したが、これが一体に固定されていることも可能である。また、上記形態では子基板１５と無線通信ユニット１２とが親基板１１の同一面上に配置されていることを例示したが、例えば、子基板１５が親基板１１の表面上に位置して無線通信ユニット１２が親基板１１の裏面上に位置することも可能である。
【００８２】
さらに、上記形態のデータ処理端末４０では、子基板１５が接続される親基板１１にデータ処理回路１９が搭載されていることを例示したが、このデータ処理回路１９が子基板１５のみに搭載されていることも可能であり、親基板１１と子基板１５との両方に分散されて搭載されていることも可能である。
【００８３】
上述のようにデータ処理回路１９が子基板１５のみに搭載されている場合、回路基板としての親基板１１は不要なので、大面積かつ大容量の第一グランドプレーン１７は、回路基板とは別個のグランド専用の部材として形成することが好適である。
【００８４】
また、上記形態ではデータ処理端末４０が携帯用に形成されていることを例示したが、これが据置用に形成されていることも可能である。また、上記形態では無線通信ユニット１２の通信周波数がＰＨＳ用の1.9(GHz)付近であることを例示したが、これが携帯電話用の800(MHz)、1.5(GHz)、2.0(GHz)、付近であることも可能であり、Bluetooth用の2.4(GHz)付近であることも可能である。
【００８５】
さらに、上記形態のデータ処理端末４０では、子基板１５の接続コネクタ１４とは反対の縁部の中央付近に一個の点状の抵抗接続手段４１が位置することを例示したが、例えば、このような抵抗接続手段４１を複数とすることも可能である。
【００８６】
例えば、図６に上記形態の第一の変形例として例示するデータ処理端末８０では、長方形の子基板１５の一辺の両側の角部に二個の抵抗接続手段８１が一個ずつ位置しており、図７に第二の変形例として例示するデータ処理端末８２では、長方形の子基板１５の一辺の両側の角部と中央とに三個の抵抗接続手段８３が一個ずつ位置している。
【００８７】
これらの場合も、複数の抵抗接続手段８１，８３の合計の抵抗値"Ｒ"は"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足するので、二個の抵抗接続手段８１の個々の抵抗値"Ｒｎ"は"Ｒｎ＝２４０×π×ｈ／ｗ(Ω)"を満足しており、三個の抵抗接続手段８３の個々の抵抗値"Ｒｎ"は"Ｒｎ＝３６０×π×ｈ／ｗ(Ω)"を満足している。
【００８８】
このように第一第二グランドプレーン１７，１８を複数の抵抗接続手段８１，８３で並列に接続すると、抵抗接続手段８１，８３に直列に存在する寄生インダクタンスが減少して前述のグランド構造を広帯域で整合終端することができるので、無線通信を阻害する強力な電磁界の発生を広帯域で防止することができる。
【００８９】
さらに、図８に第三の変形例として例示するデータ処理端末８４では、抵抗接続手段８５が子基板１５の一辺と同等な全長の細長形状の金属部材からなり、この一個の抵抗接続手段８５が子基板１５の一辺と平行に配置されている。このように第二グランドプレーン１８の一辺の全体を細長形状の抵抗接続手段８５で第一グランドプレーン１７に接続すると、抵抗接続手段８５に直列に存在する寄生インダクタンスを最低とすることができる。
【００９０】
また、上記形態では子基板１５および第二グランドプレーン１８が単純な長方形に形成されていることを例示したが、図９(ａ)に示すように、第二グランドプレーン９０がＬ字型に形成されていることも可能であり、同図(ｂ)に示すように、第二グランドプレーン９１がＴ字型に形成されていることも可能である。
【００９１】
このような場合でも、抵抗接続手段９２，９３は異形の第二グランドプレーン９０，９１の接続コネクタ１４とは反対の縁部に位置すれば良く、その縁部の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれば良い。
【００９２】
しかし、上述のように第二グランドプレーン９０，９１がＬ字型やＴ字型に形成されていると、図中で側方に突出した部分も開放端として作用する懸念がある。そこで、これが問題となる場合には、図１０に示すように、第二グランドプレーン９０，９１の図中側方に突出した部分にも抵抗接続手段９４，９５を配置することが好適である。
【００９３】
ただし、このような場合でも、抵抗接続手段９２〜９５は、各々が配置された縁部の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれば良いので、例えば、Ｌ字型の第二グランドプレーン９０で抵抗接続手段９２，９４が位置する縁部の長さが"ｗ１，ｗ２"として相違する場合、抵抗接続手段９２，９４の抵抗値"Ｒ１，Ｒ２"も"Ｒ１＝１２０×π×ｈ／ｗ１(Ω)，Ｒ２＝１２０×π×ｈ／ｗ２(Ω)"として相違することになり、これはＴ字型の第二グランドプレーン９１でも同様である。
【００９４】
さらに、上記形態のデータ処理端末４０等では、接続コネクタ１４が第二グランドプレーン１８の縁部に位置することを例示したが、図１１に示すように、接続コネクタ１４が第二グランドプレーン９６の中央に位置することも可能である。
【００９５】
この場合、接続コネクタ１４が縁部に位置する一対の第二グランドプレーン１８を一体に接合した構造と等価なので、接続コネクタ１４の両側に位置する第二グランドプレーン９６の縁部の各々に二個の抵抗接続手段４１を一個ずつ配置することが好適である。
【００９６】
また、上記形態のデータ処理端末４０等では、接続コネクタが上下方向に着脱自在な一対の接続コネクタ１４からなることを例示したが、図１７に例示したデータ処理端末２０のように、接続コネクタが子基板１５の一方の縁部が前後方向に着脱される接続コネクタ２１からなることも可能である。
【００９７】
さらに、上記形態のデータ処理端末４０，８０，８２では、抵抗接続手段４１，８１，８３が管状の金属柱およびビスからなることを想定し、データ処理端末８４では、抵抗接続手段８５が細長形状の金属部材からなることを例示したが、このような構造の抵抗接続手段４１等で所定の抵抗値を実現することは容易ではない。
【００９８】
そこで、このような課題を解決したデータ処理端末１００を本発明の実施の第二の形態として図１２および図１３を参照して以下に説明する。まず、本形態のデータ処理端末１００では、図１２に示すように、親基板１１の上面に接続パッド１０１が形成されており、この接続パッド１０１が第一グランドプレーン１７に導通されている。
【００９９】
子基板１５の下面にも接続パッド１０２が形成されており、この子基板１５の接続パッド１０２は親基板１１の接続パッド１０１に導体の金属柱３４およびビス３５で導通されている。ただし、図１３に示すように、子基板１５の下面には抵抗接続手段である抵抗体１０３が実装されており、この抵抗体１０３を介して子基板１５の接続パッド１０２と第二グランドプレーン１８とが導通されている。
【０１００】
より具体的には、子基板１５の下面には一対の実装パッド１０４，１０５が形成されており、その一方の実装パッド１０４は接続パッド１０２と一体に形成されている。他方の実装パッド１０５はヴィアホール１０６により第二グランドプレーン１８と導通されており、抵抗体１０３は両端が一対の実装パッド１０４，１０５に接続されている。
【０１０１】
このような構成において、本形態のデータ処理端末１００では、抵抗接続手段である抵抗体１０３が子基板１５のみに搭載されているので、親基板１１は従来と同一の構造で良い。このため、親基板１１のみ搭載されて子基板１５は搭載されていないデータ処理端末１００を製品として販売し、このデータ処理端末１００に顧客が所望によりオプションの子基板１５を追加するような場合、この追加により発生する課題を防止する抵抗体１０３を子基板１５のみに搭載しておけば良いことになる。
【０１０２】
従って、子基板１５が搭載されていない初期状態のデータ処理端末１００に無用な対策を実施する必要がなく、初期状態のデータ処理端末１００の構造を簡略化して生産性を向上させることができる。また、データ処理装置１００に子基板１５が最初から搭載される場合でも、例えば、子基板１５のサイズや形状が設計変更されるときに親基板１５まで設計変更する必要がないので、量産するデータ処理端末１００の生産性が良好である。
【０１０３】
なお、本発明も上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では抵抗接続手段となる抵抗体１０３が子基板１５のみに搭載されていることを例示したが、抵抗体１０３が親基板１１のみに搭載されていることも可能である。
【０１０４】
この場合、子基板１５は従来と同一の構造で良いので、例えば、複数種類の子基板１５を交換自在としても、その各々に抵抗体１０３を搭載する必要がないので、複数種類の子基板１５の生産性が良好である。また、二個の抵抗体を親基板１１と子基板１５とに一個ずつ搭載することも可能であり、この場合は抵抗体の各々の抵抗値を半分とすることができる。
【０１０５】
ここで、本発明者による実験結果を図１４および図１５を参照して以下に説明する。
【０１０６】
本発明者はＦＤＴＤ(Finite Differential Time Domain)法に基づいた既存の電磁界シミュレーションのアプリケーションソフトを一般的なパーソナルコンピュータにインストールし、その電磁界シミュレーションソフトにより、前述したデータ処理端末１０，３０，４０，８２の遠方放射電界強度の周波数特性を算出した。なお、遠方放射電界強度と端末近傍の電磁界による電磁干渉とは同一ではないが、遠方放射電界強度が高いほど近傍の電磁干渉も発生しやすいことは容易に想定できる。
【０１０７】
図１４に電磁界シミュレーションのモデルを示す。第一グランドプレーン１７は、左右長が160(mm)、前後幅が70(mm)、上下厚が無限小、の完全導体でモデル化し、第二グランドプレーン１８は、左右長が40(mm)、前後幅が50(mm)、上下厚が無限小、の完全導体でモデル化した。さらに、接続コネクタ１４は、左右長が20(mm)、前後幅が無限小、上下厚が４(mm)、の完全導体でモデル化し、第二グランドプレーン１８の長辺に沿って位置した。
【０１０８】
データ処理回路１９は、信号配線と抵抗と電圧源とで構成した。信号配線は、左右幅と上下厚が無限小、前後長が５(mm)、の棒状の完全導体でモデル化し、第一グランドプレーン１７から２(mm)の高さに配置した。この信号配線の一端と第一グランドプレーン１７との間には１(Ω)の抵抗を挿入し、信号配線の他端と第一グランドプレーン１７との間には棒状の完全導体を挿入した。電圧源は信号配線の中央に第一グランドプレーン１７と平行に配置した。電圧源の内部インピーダンスは０(Ω)、電圧源の出力電圧は１(Ｖ)とした。
【０１０９】
このデータ処理回路１９は、長手方向が接続コネクタ１４と直交する方向で、第二グランドプレーン１８の中央付近の真下で第一グランドプレーン１７上に位置するものとした。本来、データ処理回路１９は親基板１１の全体に搭載されているものであるが、わずか５(mm)の信号配線でも第二グランドプレーン１８が共振することを示すため、このようなモデルとした。
【０１１０】
本シミュレーションでは、従来例と本発明とのデータ処理端末についてそれぞれ二つずつ検討した。従来例１は、第一グランドプレーン１７と第二グランドプレーン１８とが接続コネクタ１４と対向する縁部で開放端になったデータ処理端末１０、従来例２は、第二グランドプレーン１８の対角位置にあるＡ点とＤ点とで両グランドプレーン１７，１８が完全導体でつながれたデータ処理端末３０、に相当する。
【０１１１】
本発明１は、両グランドプレーン１７，１８間が縁部の中心Ｂ点で抵抗接続手段４１により接続されたデータ処理端末４０、本発明２は、両グランドプレーン１７，１８間が縁部の三点Ａ，Ｂ，Ｃで抵抗接続手段８３により接続されたデータ処理端末８２、に相当する。
【０１１２】
接続コネクタ１４と対向する第二グランドプレーン１８の縁部では、両グランドプレーン１７，１８の間隔ｈが４(mm)、縁部の長さｗが40(mm)であるから、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の数式より、抵抗接続手段の抵抗値Ｒは37.7(Ω)となる。そこで、本発明１では抵抗接続手段４１の抵抗値を37.7(Ω)とし、本発明２では抵抗接続手段８３の抵抗値をＲの三倍の値である113(Ω)とした。
【０１１３】
ＦＤＴＤ法による電磁界シミュレーションでは、計算モデルを含む計算領域を用意し、その外周に吸収境界領域を設ける。さらに、計算領域内をメッシュで分割する。本計算では、左右長が260(mm)、前後幅が170(mm)、上下幅が100(mm)の計算領域を設け、この中央に計算モデルを配置した。吸収境界条件には、10層のＰＭＬ(Perfectly Matched Layer)の吸収境界条件を用いた。さらに、計算領域内は左右長と前後長とがともに5.0(mm)、上下幅が2.0(mm)の均一メッシュで分割した。
【０１１４】
以上の条件のもと、1.0〜3.0(GHz)の遠方放射電界強度を計算した。図１５に計算結果を示す。第一グランドプレーン１７の中心に原点を設定し、x-y平面、y-z平面、z-x平面での遠方放射電界強度の最大値をプロットした。従来例１の計算モデルにおいて、第二グランドプレーン１７と接続コネクタ１４とを取り去った場合の遠方放射電界強度の最大値をもとに正規化した結果である。
【０１１５】
従来１のデータ処理端末１０では、1.4(GHz)付近にピークがある。第二グランドプレーン１８の接続コネクタ１４の位置から他方の縁部までの距離は45(mm)であり、この長さが１／４波長となる周波数は1.7(GHz)である。第二グランドプレーン１８が幅広の導体板形状をしているため、共振周波数が多少低くなることを想定すると、このピークの原因は第一グランドプレーン１７と第二グランドプレーン１８と両グランドプレーン１７，１８をつなぐ接続コネクタ１４とで形成されるグランド構造の共振にあると推測できる。
【０１１６】
従来２のデータ処理端末３０では、2.2(GHz)付近にピークがある。第二グランドプレーン１８の接続コネクタ１４の位置から他方の縁部までの距離が１／２波長となる周波数は3.4(GHz)と、上述のピーク周波数とは大きく異なる。しかし、両グランドプレーン１７，１８を短絡するＡ点の位置が非対称であるのと、先と同様に第二グランドプレーン１８が幅広の導体板形状をしているため、共振周波数が多少低くなることを想定すると、このピークの原因も第一第二グランドプレーン１７，１８と接続コネクタ１４とＡ，Ｄ点の補助接続手段３３とで形成されるグランド構造の共振にあると推測できる。
【０１１７】
この従来２のデータ処理端末３０では、従来１のデータ処理端末１０に比べて共振周波数を高くすることができたが、依然として無線通信で利用される周波数帯域で強い電磁波が発生している。例えば、ＰＨＳでは約1.9(GHz)、携帯電話機では約2.0(GHz)、無線ＬＡＮやブルートゥースでは約2.4(GHz)を利用することから、これらの無線通信が従来２のデータ処理端末３０では阻害されやすい。
【０１１８】
一方、本発明１，２のデータ処理端末４０，８２では、少なくとも1.0〜3.0(GHz)の広帯域で遠方放射電界強度のピークは存在せず、基準とした第二グランドプレーン１８と接続コネクタ１４とがない状態と同等である。ともに基準に対する増加分が2.0(dB)と、従来１，２に比べて非常に低い。
【０１１９】
第一グランドプレーン１７と第二グランドプレーン１８と接続コネクタ１４からなるグランド構造において、第一第二グランドプレーン１７，１８によって形成される伝送線路の特性インピーダンス値と同値の抵抗体を、第二グランドプレーン１８の接続コネクタ１４と対向する縁部につけることで、このグランド構造による強い共振を広帯域で抑制することができる。
【０１２０】
【発明の効果】
本発明の第一のデータ処理端末では、所定の抵抗値を発生する抵抗接続手段が接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続していることにより、
第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の共振のＱを低下させることができるので、データ処理回路の電磁界に起因したグランド構造の共振を低減して無線通信を阻害する強力な電磁界の発生を防止することができる。
【０１２１】
また、本発明の他の形態では、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端を整合終端することができるので、データ処理回路の電磁界に起因したグランド構造の共振を予防して無線通信を阻害する強力な電磁界の発生を確実に防止することができる。
【０１２２】
また、抵抗接続手段が近傍に位置する第二グランドプレーンの縁部の長さを"ｗ"、第一グランドプレーンと第二グランドプレーンとの間隔を"ｈ"、とすると、抵抗接続手段の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
(α１およびα２は"α１≦１＜α２"を満足する所定の係数)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とを同等とすることができる。
【０１２３】
また、抵抗接続手段の抵抗値"Ｒ"が、
Ｒ＝１２０×π×ｈ／ｗ(Ω)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とを同一とすることができる。
【０１２４】
また、抵抗接続手段が第一グランドプレーンと第二グランドプレーンとを並列に接続するｎ個からなり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"が、
Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω)
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性インピーダンスとを同一とすることができ、抵抗接続手段が複数なので各々に直列に存在する寄生インダクタンスを減少させてグランド構造を広帯域で整合終端することができる。
【０１２５】
また、一つの抵抗接続手段が第二グランドプレーンの縁部の中央に近傍した位置を第一グランドプレーンに接続していることにより、
また、二つの抵抗接続手段が第二グランドプレーンの縁部の両端の近傍の位置を第一グランドプレーンに個々に接続していることにより、
また、三つの抵抗接続手段が第二グランドプレーンの縁部の中央と両端との近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンを所定個数の抵抗接続手段により対称な状態で第一グランドプレーンに接続することができる。
【０１２６】
また、抵抗接続手段が第二グランドプレーンの縁部と同等な全長の細長形状に形成されて略平行に位置していることにより、
第二グランドプレーンの縁部の全体を一つの抵抗接続手段により第一グランドプレーンに接続することができる。
【０１２７】
また、抵抗接続手段は親基板に搭載されて第一グランドプレーンに接続された抵抗体からなり、この親基板の抵抗体と子基板の第二グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、子基板の構造を従来と同一にすることができる。
【０１２８】
また、抵抗接続手段は子基板に搭載されて第二グランドプレーンに接続された抵抗体からなり、この子基板の抵抗体と親基板の第一グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が子基板に搭載されているので、親基板の構造を従来と同一にすることができる。
【０１２９】
また、抵抗接続手段は親基板と子基板とに個々に搭載されて第一グランドプレーンと第二グランドプレーンとに個々に接続された二つの抵抗体からなり、これら親基板と子基板との抵抗体が導体で接続されていることにより、
抵抗接続手段が二つの抵抗体からなるので、その各々の抵抗値を半減することができる。
【０１３０】
また、外部と無線通信する無線通信回路が着脱自在に装着されており、無線通信回路とデータ処理回路が有線通信することにより、
また、外部と無線通信する無線通信回路が一体に形成されており、無線通信回路とデータ処理回路が有線通信することにより、
無線通信回路の無線通信を阻害する電磁界をグランド構造が共振により発生することがないので、無線通信回路が良好に無線通信することができる。
【０１３１】
本発明の端末設計装置および端末設計方法では、データ処理端末の接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を抵抗算出手段が“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出することにより、
データ処理端末のグランド構造の開放端を整合終端する抵抗接続手段の抵抗値を算出することができる。
【図面の簡単な説明】
【図１】本発明の実施の第一の形態のデータ処理端末の内部構造を示す斜視図である。
【図２】第一グランドプレーンや第二グランドプレーンなどの電気的構造を示す模式図である。
【図３】本発明の実施の一形態の端末設計装置の物理構造を示すブロック図である。
【図４】端末設計装置の論理構造を示す模式図である。
【図５】端末設計装置による端末設計方法を示すフローチャートである。
【図６】第一の変形例のデータ処理端末の内部構造を示す斜視図である。
【図７】第二の変形例のデータ処理端末の内部構造を示す斜視図である。
【図８】第三の変形例のデータ処理端末の内部構造を示す斜視図である。
【図９】第四第五の変形例のデータ処理端末の要部を示す平面図である。
【図１０】第六第七の変形例のデータ処理端末の要部を示す平面図である。
【図１１】第八の変形例のデータ処理端末の要部を示す平面図である。
【図１２】第二の形態のデータ処理端末の内部構造を示す斜視図である。
【図１３】子基板の要部を示す底面図である。
【図１４】電磁界シミュレーションのモデルを示す模式図である。
【図１５】遠方放射電界強度の周波数特性を示す特性図である。
【図１６】第一の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１７】第二の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１８】第三の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１９】第一の従来例のデータ処理端末の第一グランドプレーンや第二グランドプレーンなどの電気的構造を示す模式図である。
【図２０】逆Ｌアンテナと逆Ｆアンテナとの構造を示す模式図である。
【符号の説明】
１１ 親基板
１４ 接続コネクタ
１５ 子基板
１７ 第一グランドプレーン
１８，９０，９１，９６ 第二グランドプレーン
１９ データ処理回路
４０，８０，８２，８４，１００ データ処理端末
４１，８１，８３，８５，９２〜９５，１０３ 抵抗接続手段
５０ 端末設計装置
５１ コンピュータの主体であるＣＰＵ
５３ 情報記憶媒体であるＲＯＭ
５４ 情報記憶媒体であるＲＡＭ
５５ 情報記憶媒体であるＨＤＤ
５６ 情報記憶媒体であるＦＤ
５８ 情報記憶媒体であるＣＤ−ＲＯＭ
７１ 長さ入力手段
７２ 長さ記憶手段
７３ 間隔入力手段
７４ 間隔記憶手段
７５ 抵抗算出手段
【発明の属する技術分野】
本発明は、第一第二グランドプレーンを具備しているデータ処理端末、データ処理端末の設計に利用される端末設計装置および方法、その端末設計装置のためのコンピュータプログラム、このコンピュータプログラムが格納されている情報記憶媒体、に関する。
【０００２】
【従来の技術】
現在、各種のユーザ端末装置が普及しており、それらはＰＤＡ(Personal Digital Assistance)として各種のユーザをサポートするとともに、その処理データをＰＨＳ(Personal Handy-phone System：登録商標)などの無線通信機能を用いて外部と送受信することもできる。ここで、このようなデータ処理端末の従来例を、図を参照して説明する。
【０００３】
図１６に第一の従来例としてデータ処理端末１０を示す。このデータ処理端末１０は、中空の筐体(図示せず)を具備しており、この筐体の内部には、親基板１１、子基板１５、この両基板をつなぐ接続コネクタ１４、が配置されている。その親基板１１には、集積回路からなる各種のデータ処理回路(図示せず)が搭載されており、子基板１５には、ＲＡＭ(Random Access Memory)やフラッシュメモリなどのメモリ回路(図示せず)が搭載されている。
【０００４】
また、筐体の一端にはカードスロットが形成されており(図示せず)、このカードスロットに別体のカード形状の無線通信ユニット１２が着脱自在に装着されている。この無線通信ユニット１２には、無線通信回路(図示せず)が内蔵されており、棒状のアンテナ１３が取り付けられている。
【０００５】
このデータ処理端末１０は、筐体の表面にタッチパネルやキーボードなどのユーザインターフェイス(図示せず)を有し、このユーザインターフェイスの入力データなどに対応して、親基板１１のデータ処理回路が各種のデータ処理を実行するものである。
【０００６】
このデータ処理端末１０では、上述のようにカード形状の無線通信ユニット１２が筐体のカードスロットに装着されると、無線通信ユニット１２の無線通信回路と親基板１１のデータ処理回路とが有線通信できる状態となり、この無線通信ユニット１２を介してＰＨＳ機能により1.9(GHz)付近の周波数帯域で無線通信ができる。
【０００７】
つまり、このデータ処理端末１０は、必要により無線通信ユニット１２で外部と無線通信を実行することで、データ処理回路の処理データを無線で送信することや、無線で受信したデータをデータ処理回路で処理することもできる。さらに、データ処理回路の処理データを子基板１５のメモリ回路で記憶させることで、大容量のデータを処理することができる。
【０００８】
このようなデータ処理端末１０において、親基板１１には、金属製の第一グランドプレーンが略全領域に形成されており、子基板１５にも、金属製の第二グランドプレーンが略全領域に形成されており(図示せず)、両グランドプレーンは各基板の回路の電位基準を決めている。
【０００９】
また、これらの両基板をつなぐ接続コネクタ１４には、複数の信号端子と複数のグランド端子とが平行に配列されており、例えば、三本の信号端子ごとに一本のグランド端子が挿入されている。このような構造により、子基板１５が親基板１１に装着されると、接続コネクタ１４の信号端子によって、親基板１１のデータ処理回路と子基板１５のメモリ回路とが接続され、かつ、接続コネクタ１４のグランド端子によって、親基板１１の第一グランドプレーンと子基板１５の第二グランドプレーンとが接続され、両基板のグランドプレーンによる電位基準がつながる。
【００１０】
なお、図１６には、子基板１５が上下方向に着脱される一対の接続コネクタ１４により親基板１１に装着されているデータ処理端末１０を例示したが、図１７の第二の従来例であるデータ処理端末２０のように、子基板１５が接続コネクタ２１に対して前後方向に着脱される製品もある。
【００１１】
また、図１８の第三の従来例であるデータ処理端末３０のように、第一グランドプレーンおよび第二グランドプレーンと各々導通した接続パッド３１，３２を親基板１１および子基板１５の表面や裏面に形成し、これらの接続パッド３１，３２を補助接続手段３３の管状の金属柱３４およびビス３５で導通させた製品もある。なお、このような金属柱３４およびビス３５は、通常は子基板１５の機械的な保持を目的としているため、図示したように、子基板１５の対角位置の一対の角部に配置されていることが一般的である。
【００１２】
【発明が解決しようとする課題】
前述したデータ処理端末１０，２０では、図１９に示すように、接続コネクタ１４，２１により接続された親基板１１の第一グランドプレーン１７と子基板１５の第二グランドプレーン１８とが平行に位置する。また、親基板１１の第一グランドプレーン１７上には、多数のＬＳＩ(Large Scale Integration)などの電子部品や信号配線からなるデータ処理回路１９が搭載されている。
【００１３】
このデータ処理回路１９は、データ処理を実行するときに特定の周波数の繰り返し信号や非繰り返し信号を回路内で伝送するので、この近傍には伝送する信号の基本周波数成分やその高調波成分の電磁界が発生する。この電磁界は親基板１１の第一グランドプレーン１７に高周波の電流を通電するだけでなく、近傍に位置する子基板１５の第二グランドプレーン１８にも高周波の電流を誘導する。
【００１４】
本発明者は、図１９に示すように、親基板１１の第一グランドプレーン１７と子基板１５の第二グランドプレーン１８と接続コネクタ１４のグランド端子からなるグランド構造が、図２０に示すように、"逆Ｌアンテナ"や"逆Ｆアンテナ"と呼称される１／４波長共振のアンテナ素子(参考文献："Small Antennas" K. Fujimoto, A. Henderson and J. R. James, Research Studies Press, Chapter 2.4)と良く似ていることを見出した。
【００１５】
このように考えると、接続コネクタ１４には複数のグランド端子があることから、子基板１５の第二グランドプレーン１８の接続コネクタ１４側がアンテナ素子の短絡端、接続コネクタ１４と対向する端部がアンテナ素子の開放端に相当する。データ処理回路１９から第二グランドプレーン１８に誘導される電流に、第二グランドプレーン１８が１／４波長の共振を起こす周波数成分がある場合、この第二グランドプレーン１８の周囲には強い電磁界が発生し、遠方に向かって強い電磁波が放射される。
【００１６】
子基板１５としてメモリ回路が搭載されたものを考えた場合には、一般にその縁部の長さは25〜75(mm)程度なので、１／４波長となる周波数は１〜３(GHz)程度となる。
【００１７】
従来のデータ処理回路１９では、回路内で伝送する信号の基本周波数が数MHzであったため、その高調波も100(MHz)程度までであった。この高調波成分が前述のグランド構造の１／４波長となる周波数よりも大幅に下回っていたので、１／４波長の共振は起こらなかった。
【００１８】
しかし、最近では集積回路の処理速度が上がってきたため、データ処理回路１９の基本周波数が数百MHzまで上がり、その高調波も数GHz程度まで伸びてきた。この高調波と前述のグランド構造が１／４波長となる周波数とが重なるため、このグランド構造は共振を起こすようになった。
【００１９】
一方、最近の無線通信の発達にともない、ＰＨＳでは約1.9(GHz)、携帯電話機では約800(MHz)と約1.5(GHz)と約2.0(GHz)、無線ＬＡＮ(Local Area Network)やブルートゥースでは約2.4(GHz)と、GHz帯域の無線利用が進んでいる。
【００２０】
このような背景から、前述のグランド構造による共振周波数と無線通信で利用する周波数帯域とが重なり、このグランド構造による無線通信の阻害が問題となってきている。
【００２１】
データ処理回路１９で発生する電磁界が直接、無線通信ユニット１２に影響を与えることは従来から予想されており、対策がとられているが、親基板１１のデータ処理回路１９の動作に起因して子基板１５などが共振アンテナとして作用し、その電磁界が無線通信ユニット１２に影響することは予測できなかった。
【００２２】
なお、図１８に示すように、第三の従来例のデータ処理端末３０では、第一第二グランドプレーン１７，１８の開放端の側部が補助接続手段３３で短絡されているので、１／４波長共振は発生しないが、１／２波長共振は起こりえる。前述の大きさで１／２波長の共振を起こす周波数は２〜６(GHz)程度なので、先より周波数が高くなるが、無線通信で利用される周波数帯域とは近いため、やはり通信が阻害されることになる。
【００２３】
前述したデータ処理端末１０，２０，３０では、着脱自在に接続される無線通信ユニット１２の無線通信が端末内部のグランド構造によって阻害されることを述べた。このような無線通信の阻害は、無線通信ユニット１２が上述のグランド構造の近傍に位置すれば発生する。
【００２４】
従って、無線通信回路が上述のデータ処理端末に接続ケーブルでつながれた場合や、上述のデータ処理端末に接続されていなくても近傍に配置された場合にも、通信障害が発生しえる(図示せず)。
【００２５】
上述のような課題を解決するためには、子基板１５を金属ケース(図示せず)で覆い、この金属ケースを親基板１１の第一グランドプレーン１７と接続することで、子基板１５で発生する強力な電磁界を無線通信ユニット１２と切り離すことができる。しかし、子基板１５全体を金属ケースで覆う構造では、この金属ケースのためにデータ処理端末１０，２０，３０が大型化する課題がある。
【００２６】
本発明は上述のような課題に鑑みてなされたものであり、無線通信を阻害する電磁界の発生を軽減しているデータ処理端末、このデータ処理端末の親基板および子基板、データ処理端末の設計に利用される端末設計装置および方法、その端末設計装置のためのコンピュータプログラム、このコンピュータプログラムが格納されている情報記憶媒体、を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の第一のデータ処理端末は、第一グランドプレーン、第二グランドプレーン、データ処理回路、接続コネクタ、抵抗接続手段、を具備している。第一グランドプレーンは、所定形状の導体からなり、電位基準を決定する。第二グランドプレーンは、少なくとも複数の縁部を具備する所定形状の導体からなり、第一グランドプレーンと略平行に位置する。データ処理回路は、第一グランドプレーンと第二グランドプレーンとの少なくとも一方に接続されており、データ処理を実行する。接続コネクタは、少なくとも複数のグランド端子を具備しており、第二グランドプレーンを一方の縁部の近傍の位置で第一グランドプレーンに接続している。抵抗接続手段は、所定の抵抗値を発生するように形成されており、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続している。このため、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の開放端に所定の抵抗値が存在することになり、このグランド構造の共振のＱが低下する。
【００２８】
また、本発明の他の形態では、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端が整合終端されている。
【００２９】
また、抵抗接続手段が近傍に位置する第二グランドプレーンの縁部の長さを"ｗ"、第一グランドプレーンと第二グランドプレーンとの間隔を"ｈ"、とすると、抵抗接続手段の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
(α１およびα２は"α１≦１＜α２"を満足する所定の係数)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等となる。
【００３０】
また、抵抗接続手段の抵抗値"Ｒ"が、
Ｒ＝１２０×π×ｈ／ｗ(Ω)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同一となる。
【００３１】
また、抵抗接続手段が第一グランドプレーンと第二グランドプレーンとを並列に接続するｎ個からなり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"が、
Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω)
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性インピーダンスとが同一となり、抵抗接続手段が複数なので各々に直列に存在する寄生インダクタンスが減少している。
【００３２】
また、一つの抵抗接続手段が第二グランドプレーンの縁部の中央に近傍した位置を第一グランドプレーンに接続していることにより、
第二グランドプレーンが一つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３３】
また、二つの抵抗接続手段が第二グランドプレーンの縁部の両端の近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンが二つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３４】
また、三つの抵抗接続手段が第二グランドプレーンの縁部の中央と両端との近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンが三つの抵抗接続手段により対称な状態で第一グランドプレーンに接続されている。
【００３５】
また、抵抗接続手段が第二グランドプレーンの縁部と同等な全長の細長形状に形成され、第二グランドプレーンの縁部と略平行に位置していることにより、
第二グランドプレーンの縁部の全体が一つの抵抗接続手段により第一グランドプレーンに接続されている。
【００３６】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は親基板に搭載されて第一グランドプレーンに接続された抵抗体からなり、この親基板の抵抗体と子基板の第二グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、子基板の構造は従来と同一である。
【００３７】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は子基板に搭載されて第二グランドプレーンに接続された抵抗体からなり、この子基板の抵抗体と親基板の第一グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が子基板に搭載されているので、親基板の構造は従来と同一である。
【００３８】
また、第一グランドプレーンはデータ処理回路が搭載された親基板に形成されており、第二グランドプレーンはデータ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、抵抗接続手段は親基板と子基板とに個々に搭載されて第一グランドプレーンと第二グランドプレーンとに個々に接続された二つの抵抗体からなり、これら親基板と子基板との抵抗体が導体で接続されていることにより、
抵抗接続手段が二つの抵抗体からなるので、その各々の抵抗値が半減されている。
【００３９】
また、外部と無線通信する無線通信回路が着脱自在に装着されており、無線通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、この無線通信を阻害する電磁界をグランド構造が共振により発生することがない。
【００４０】
また、外部と無線通信する無線通信回路が一体に形成されており、無線通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、この無線通信を阻害する電磁界をグランド構造が共振により発生することがない。
【００４１】
本発明の端末設計装置は、長さ入力手段、長さ記憶手段、間隔入力手段、間隔記憶手段、抵抗算出手段、を具備しており、本発明のデータ処理端末の設計に利用される。その端末設計方法では、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の長さ“ｗ”が長さ入力手段に入力されると、この入力された長さ“ｗ”を長さ記憶手段が記憶する。また、第一グランドプレーンと第二グランドプレーンとの間隔“ｈ”が間隔入力手段に入力されると、この入力された間隔“ｈ”を間隔記憶手段が記憶する。そして、長さ“ｗ”を長さ記憶手段から読み出すとともに、間隔“ｈ”を間隔記憶手段から読み出し、接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を抵抗算出手段が“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出するので、データ処理端末のグランド構造の開放端を整合終端する抵抗接続手段の抵抗値が算出される。
【００４２】
なお、本発明で云う所定形状とは、複数の縁部を具備するものであれば良く、例えば、四つの縁部と四つの角部とを具備した矩形などを許容する。また、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、所定の機能を発揮する専用のハードウェア、所定の機能がコンピュータプログラムにより付与されたコンピュータ装置、コンピュータプログラムによりコンピュータ装置の内部に実現された所定の機能、これらの組み合わせ、等を許容する。また、本発明で言う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であるようなことも許容する。
【００４３】
また、本発明で云う情報記憶媒体とは、端末設計装置に各種処理を実行させるためのコンピュータプログラムが事前に格納されたハードウェアであれば良く、例えば、端末設計装置を一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、端末設計装置を一部とする装置に交換自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００４４】
また、本発明で云う端末設計装置とは、コンピュータプログラムを読み取って対応する処理動作を実行できるハードウェアであれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭやＩ／Ｆ(Interface)ユニット等の各種デバイスが接続されたコンピュータ装置などを許容する。
【００４５】
なお、本発明でコンピュータプログラムに対応した各種動作を端末設計装置に実行させることは、各種デバイスを端末設計装置に動作制御させることなども許容する。例えば、端末設計装置に各種データをデータ記憶させることは、端末設計装置が一部として具備しているＲＡＭ等の情報記憶媒体に各種データを格納すること、端末設計装置に交換自在に装填されているＦＤ等の情報記憶媒体に各種データを格納すること、等を許容する。
【００４６】
【発明の実施の形態】
本発明の実施の第一の形態を図１ないし図５を参照して以下に説明する。ただし、これより以下の実施の形態に関して前述した従来例と同一の部分は、同一の名称および符号を使用して詳細な説明は省略する。
【００４７】
まず、本実施の形態のデータ処理端末４０は、図１および図２に示すように、第一から第三の従来例として前述したデータ処理端末１０，２０，３０と同様に、大型の長方形状の親基板１１に各種のデータ処理回路１９が搭載されており、このデータ処理回路１９と有線通信する無線通信ユニット１２が1.9(GHz)付近の周波数帯域で外部と無線通信する。
【００４８】
また、親基板１１には、接続コネクタ１４により小型の長方形状の子基板１５が着脱自在に装着されており、この子基板１５の第二グランドプレーン１８と親基板１１の第一グランドプレーン１７とが接続コネクタ１４により接続されている。
【００４９】
このように接続コネクタ１４により電気的かつ機械的に接続されて平行に位置している第一グランドプレーン１７と第二グランドプレーン１８とは、さらに抵抗接続手段４１によっても電気的に接続されており、この抵抗接続手段４１では、第一グランドプレーン／プレーン１７，１８に各々導通したメイン／子基板１１，１５の接続パッド３１，３２が、例えば、抵抗体からなる管状の金属柱およびビスで導通されている(図示せず)。
【００５０】
また、本形態のデータ処理端末４０では、接続コネクタ１４は長方形状の子基板１５の一方の長辺の近傍に平行に位置しているが、前述のデータ処理端末３０などとは相違して、点状の抵抗接続手段４１は子基板１５の他方の長辺の中央の近傍に位置している。
【００５１】
そして、本形態のデータ処理端末４０では、抵抗接続手段４１が近傍に位置する第二グランドプレーン１８の縁部の長さを"ｗ"、第一グランドプレーン１７と第二グランドプレーン１８との間隔を"ｈ"、とすると、抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足している。
【００５２】
このため、本形態のデータ処理端末４０では、第一グランドプレーン１７と複数のグランド端子と第二グランドプレーン１８からなるグランド構造の特性インピーダンスと抵抗接続手段４１の抵抗値とが同一であり、上述のグランド構造の開放端が整合終端されている。
【００５３】
なお、本形態のデータ処理端末４０では、上述のように第二グランドプレーン１８の角部の近傍に接続コネクタ１４の端部が位置するとき、その位置を第二グランドプレーン１８の角部と近似し、第二グランドプレーン１８の縁部の近傍に抵抗接続手段４１が位置するとき、その位置を第二グランドプレーン１８の縁部と近似する。
【００５４】
上述のような構成において、本形態のデータ処理端末４０では、無線通信ユニット１２が無線通信するときに親基板１１のデータ処理回路１９がデータ処理を実行して電磁界を発生するため、この電磁界が第一第二グランドプレーン１７，１８を接続コネクタ１４のグランド端子で接続したグランド構造に作用する。
【００５５】
しかし、このグランド構造の開放端である第二グランドプレーン１８の縁部中央が抵抗接続手段４１で第一グランドプレーン１７に接続されており、この抵抗接続手段４１の抵抗値が上述のグランド構造の特性インピーダンスと同一である。
【００５６】
このため、上述のグランド構造は開放端が整合終端されており、データ処理回路１９の電磁界が作用しても共振により無線通信を阻害する強力な電磁界を発生しない。このため、本形態のデータ処理端末４０は、無線通信ユニット１２の無線通信を阻害することを防止でき、無線通信を良好に実行することができる。
【００５７】
しかも、本形態のデータ処理端末４０では、接続コネクタ１４の位置や構造は従来と同一であり、一個の抵抗接続手段４１が新規に追加されているだけなので、その構造が簡単で組立性も良好である。さらに、この抵抗接続手段４１が接続コネクタ１４とは相反する子基板１５の長辺の中央付近に位置するので、抵抗接続手段４１が子基板１５を機械的にも保持すれば、第二グランドプレーン１８を対称な状態で良好に第一グランドプレーン１７に接続することができる。
【００５８】
ここで、上述のような構造のデータ処理端末４０の設計に利用される本実施の形態の端末設計装置５０を以下に説明する。本形態の端末設計装置５０は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ５１を具備しており、このＣＰＵ５１には、バスライン５２により、ＲＯＭ５３、ＲＡＭ５４、ＨＤＤ５５、ＦＤ５６が交換自在に装填されるＦＤＤ(FD Drive)５７、ＣＤ−ＲＯＭ５８が交換自在に装填されるＣＤドライブ５９、キーボード６０、マウス６１、ディスプレイ６２、Ｉ／Ｆユニット６３、等のハードウェアが接続されている。
【００５９】
本形態の端末設計装置５０では、ＲＯＭ５３、ＲＡＭ５４、ＨＤＤ５５、交換自在なＦＤ５６、交換自在なＣＤ−ＲＯＭ５８、等のハードウェアが情報記憶媒体に相当し、これらの少なくとも一個にＣＰＵ５１のためのコンピュータプログラムや各種データがソフトウェアとして格納されている。
【００６０】
例えば、ＣＰＵ５１に各種の処理動作を実行させるコンピュータプログラムは、ＦＤ５６やＣＤ−ＲＯＭ５８に事前に格納されている。このようなソフトウェアはＨＤＤ５５に事前にインストールされており、端末設計装置５０の起動時にＲＡＭ５４に複写されてＣＰＵ５１にデータ読取される。
【００６１】
このようにＣＰＵ５１が適正なコンピュータプログラムをデータ読取して各種の処理動作を実行することにより、本形態の端末設計装置５０は、図５に示すように、長さ入力手段７１、長さ記憶手段７２、間隔入力手段７３、間隔記憶手段７４、抵抗算出手段７５、等の各種手段を各種機能として論理的に具備している。
【００６２】
各入力手段７１，７３は、ＲＡＭ５４に格納されているコンピュータプログラムに対応してＣＰＵ５１がキーボード６０の入力データをデータ認識する機能などに相当し、各記憶手段７２，７４は、上述のコンピュータプログラムに対応してＣＰＵ５１がデータ認識するようにＨＤＤ５５に構築された記憶エリアなどに相当する。
【００６３】
長さ入力手段７１は、接続コネクタ１４の位置と対向する第二グランドプレーン１８の他方の縁部の長さ"ｗ"がデータ入力され、長さ記憶手段７２は、長さ入力手段７１にデータ入力された長さ"ｗ"をデータ記憶する。間隔入力手段７３は、第一グランドプレーン１７と第二グランドプレーン１８との間隔"ｈ"がデータ入力され、間隔記憶手段７４は、間隔入力手段７３にデータ入力された間隔"ｈ"をデータ記憶する。
【００６４】
そして、抵抗算出手段７５は、ＣＰＵ５１がコンピュータプログラムに対応して所定のデータ処理を実行する機能などに相当し、上述の各記憶手段７２，７４の記憶データに基づいて、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する。
【００６５】
上述のような各種手段は、必要によりキーボード６０やディスプレイ６２等のハードウェアを利用して実現されるが、その主体はＲＡＭ５４等の情報記憶媒体に格納されたソフトウェアに対応して、端末設計装置５０のハードウェアであるＣＰＵ５１が機能することにより実現されている。
【００６６】
このようなソフトウェアは、例えば、キーボード６０などによる長さ"ｗ"のデータ入力を受け付ける長さ入力処理、そのデータ入力された長さ"ｗ"をＨＤＤ５５などによりデータ記憶する長さ記憶処理、間隔"ｈ"のデータ入力を受け付ける間隔入力処理、そのデータ入力された間隔"ｈ"をデータ記憶する間隔記憶処理、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する抵抗算出処理、等の処理動作をＣＰＵ５１等に実行させるためのコンピュータプログラムとしてＲＡＭ５４等の情報記憶媒体に格納されている。
【００６７】
上述のような構成において、本形態のデータ処理端末４０は、データ処理回路１９と有線通信する無線通信ユニット１２が外部と無線通信することができ、そのとき、第一グランドプレーン１７と接続コネクタ１４と第二グランドプレーン１８からなるグランド構造にデータ処理回路１９が発生する高周波の電磁界が作用する。
【００６８】
しかし、本形態のデータ処理端末４０では、第二グランドプレーン１８の接続コネクタ１４とは反対の縁部が抵抗接続手段４１で第一グランドプレーン１７に接続されており、その抵抗接続手段４１の抵抗値が上述のグランド構造の特性インピーダンスと一致している。
【００６９】
このため、このグランド構造は開放端が整合終端されており、データ処理回路１９から作用する高周波の電磁界に共振して、無線通信ユニット１２の無線通信を阻害する強力な電磁界を発生することがないので、本形態のデータ処理端末４０は、無線通信ユニット１２が良好に無線通信することができる。
【００７０】
ここで、このようなデータ処理端末４０の設計に利用される端末設計装置５０の端末設計方法を以下に説明する。本形態の端末設計装置５０は、第二グランドプレーン１８の長さ"ｗ"と、第一グランドプレーン１７と第二グランドプレーン１８との間隔"ｈ"とが決定されているデータ処理端末４０での、抵抗接続手段４１の抵抗値を算出することができる。
【００７１】
その場合、図５に示すように、端末設計装置５０のディスプレイ６２には"以下のデータを入力して下さい。"などのガイダンステキストが"長さｗ＝ (mm)，間隔ｈ＝ (mm)"なる入力項目とともに表示出力される(ステップＳ３)。
【００７２】
そこで、データ処理端末４０を設計する作業者(図示せず)が、上述の入力項目に所望の数値データをキーボード６０などでデータ入力すると(ステップＳ４)、端末設計装置５０は、そのデータ入力された数値データをデータ記憶する(ステップＳ５)。
【００７３】
このようにデータ入力された数値データは上述の入力項目の位置に表示出力されるが、事前にデータ入力されてデータ記憶された数値データが存在するときは(ステップＳ１)、その数値データが変更自在なデフォルト値として入力項目に表示される(ステップＳ２，Ｓ３)。
【００７４】
そして、本形態の端末設計装置５０は、長さ"ｗ"と間隔"ｈ"との両方をデータ記憶した状態で処理開始がデータ入力されると(ステップＳ６，Ｓ７)、上述の記憶データに基づいて"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出する(ステップＳ８)。
【００７５】
このように算出された抵抗接続手段４１の抵抗値"Ｒ"はディスプレイ６２で表示出力されるので(ステップＳ９)、作業者は、製造するデータ処理端末４０の第一第二グランドプレーン１７，１８を抵抗値"Ｒ"の抵抗接続手段４１で接続することができる。
【００７６】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では端末設計装置５０が長さ"ｗ"と間隔"ｈ"とのデータ入力に対応して抵抗値"Ｒ"をデータ出力することを例示したが、長さ"ｗ"と間隔"ｈ"と抵抗値"Ｒ"とのデータ入力に対応して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の成立の有無をデータ出力することも可能である。
【００７７】
また、上記形態の端末設計装置５０では、ＲＡＭ５４等に格納されているコンピュータプログラムに対応してＣＰＵ５１が動作することにより、端末設計装置５０の各種機能として各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ５４等に格納するとともに一部をハードウェアとして形成することも可能である。
【００７８】
さらに、上記形態ではデータ処理端末４０の抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足していることを例示したが、例えば、"α１≦１＜α２"を満足する所定の係数α１，α２により、抵抗接続手段４１の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
なる所定の範囲を満足することも可能である。
【００７９】
この場合でも、データ処理端末４０のグランド構造の特性インピーダンスと抵抗接続手段４１の抵抗値とが完全に同一ではなくとも同等となるので、グランド構造から無線通信を阻害する強力な電磁界の発生を防止することができる。なお、抵抗接続手段４１の抵抗値がデータ処理端末４０のグランド構造の特性インピーダンスと同等でなくとも、所定の抵抗値によりグランド構造の共振のＱを低下させることはできるので、発生する電磁界を低減することは可能である。
【００８０】
また、上記形態ではデータ処理端末４０に無線通信ユニット１２が着脱自在に装着されることを例示したが、例えば、無線通信ユニット１２が一体に固定されていることも可能であり、無線通信ユニット１２が接続ケーブル(図示せず)を介して接続されることも可能であり、別体の無線通信ユニット１２が接続されることなく近傍で使用されることも可能である。
【００８１】
同様に、上記形態では子基板１５が親基板１１に着脱自在に装着されることを例示したが、これが一体に固定されていることも可能である。また、上記形態では子基板１５と無線通信ユニット１２とが親基板１１の同一面上に配置されていることを例示したが、例えば、子基板１５が親基板１１の表面上に位置して無線通信ユニット１２が親基板１１の裏面上に位置することも可能である。
【００８２】
さらに、上記形態のデータ処理端末４０では、子基板１５が接続される親基板１１にデータ処理回路１９が搭載されていることを例示したが、このデータ処理回路１９が子基板１５のみに搭載されていることも可能であり、親基板１１と子基板１５との両方に分散されて搭載されていることも可能である。
【００８３】
上述のようにデータ処理回路１９が子基板１５のみに搭載されている場合、回路基板としての親基板１１は不要なので、大面積かつ大容量の第一グランドプレーン１７は、回路基板とは別個のグランド専用の部材として形成することが好適である。
【００８４】
また、上記形態ではデータ処理端末４０が携帯用に形成されていることを例示したが、これが据置用に形成されていることも可能である。また、上記形態では無線通信ユニット１２の通信周波数がＰＨＳ用の1.9(GHz)付近であることを例示したが、これが携帯電話用の800(MHz)、1.5(GHz)、2.0(GHz)、付近であることも可能であり、Bluetooth用の2.4(GHz)付近であることも可能である。
【００８５】
さらに、上記形態のデータ処理端末４０では、子基板１５の接続コネクタ１４とは反対の縁部の中央付近に一個の点状の抵抗接続手段４１が位置することを例示したが、例えば、このような抵抗接続手段４１を複数とすることも可能である。
【００８６】
例えば、図６に上記形態の第一の変形例として例示するデータ処理端末８０では、長方形の子基板１５の一辺の両側の角部に二個の抵抗接続手段８１が一個ずつ位置しており、図７に第二の変形例として例示するデータ処理端末８２では、長方形の子基板１５の一辺の両側の角部と中央とに三個の抵抗接続手段８３が一個ずつ位置している。
【００８７】
これらの場合も、複数の抵抗接続手段８１，８３の合計の抵抗値"Ｒ"は"Ｒ＝１２０×π×ｈ／ｗ(Ω)"を満足するので、二個の抵抗接続手段８１の個々の抵抗値"Ｒｎ"は"Ｒｎ＝２４０×π×ｈ／ｗ(Ω)"を満足しており、三個の抵抗接続手段８３の個々の抵抗値"Ｒｎ"は"Ｒｎ＝３６０×π×ｈ／ｗ(Ω)"を満足している。
【００８８】
このように第一第二グランドプレーン１７，１８を複数の抵抗接続手段８１，８３で並列に接続すると、抵抗接続手段８１，８３に直列に存在する寄生インダクタンスが減少して前述のグランド構造を広帯域で整合終端することができるので、無線通信を阻害する強力な電磁界の発生を広帯域で防止することができる。
【００８９】
さらに、図８に第三の変形例として例示するデータ処理端末８４では、抵抗接続手段８５が子基板１５の一辺と同等な全長の細長形状の金属部材からなり、この一個の抵抗接続手段８５が子基板１５の一辺と平行に配置されている。このように第二グランドプレーン１８の一辺の全体を細長形状の抵抗接続手段８５で第一グランドプレーン１７に接続すると、抵抗接続手段８５に直列に存在する寄生インダクタンスを最低とすることができる。
【００９０】
また、上記形態では子基板１５および第二グランドプレーン１８が単純な長方形に形成されていることを例示したが、図９(ａ)に示すように、第二グランドプレーン９０がＬ字型に形成されていることも可能であり、同図(ｂ)に示すように、第二グランドプレーン９１がＴ字型に形成されていることも可能である。
【００９１】
このような場合でも、抵抗接続手段９２，９３は異形の第二グランドプレーン９０，９１の接続コネクタ１４とは反対の縁部に位置すれば良く、その縁部の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれば良い。
【００９２】
しかし、上述のように第二グランドプレーン９０，９１がＬ字型やＴ字型に形成されていると、図中で側方に突出した部分も開放端として作用する懸念がある。そこで、これが問題となる場合には、図１０に示すように、第二グランドプレーン９０，９１の図中側方に突出した部分にも抵抗接続手段９４，９５を配置することが好適である。
【００９３】
ただし、このような場合でも、抵抗接続手段９２〜９５は、各々が配置された縁部の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれば良いので、例えば、Ｌ字型の第二グランドプレーン９０で抵抗接続手段９２，９４が位置する縁部の長さが"ｗ１，ｗ２"として相違する場合、抵抗接続手段９２，９４の抵抗値"Ｒ１，Ｒ２"も"Ｒ１＝１２０×π×ｈ／ｗ１(Ω)，Ｒ２＝１２０×π×ｈ／ｗ２(Ω)"として相違することになり、これはＴ字型の第二グランドプレーン９１でも同様である。
【００９４】
さらに、上記形態のデータ処理端末４０等では、接続コネクタ１４が第二グランドプレーン１８の縁部に位置することを例示したが、図１１に示すように、接続コネクタ１４が第二グランドプレーン９６の中央に位置することも可能である。
【００９５】
この場合、接続コネクタ１４が縁部に位置する一対の第二グランドプレーン１８を一体に接合した構造と等価なので、接続コネクタ１４の両側に位置する第二グランドプレーン９６の縁部の各々に二個の抵抗接続手段４１を一個ずつ配置することが好適である。
【００９６】
また、上記形態のデータ処理端末４０等では、接続コネクタが上下方向に着脱自在な一対の接続コネクタ１４からなることを例示したが、図１７に例示したデータ処理端末２０のように、接続コネクタが子基板１５の一方の縁部が前後方向に着脱される接続コネクタ２１からなることも可能である。
【００９７】
さらに、上記形態のデータ処理端末４０，８０，８２では、抵抗接続手段４１，８１，８３が管状の金属柱およびビスからなることを想定し、データ処理端末８４では、抵抗接続手段８５が細長形状の金属部材からなることを例示したが、このような構造の抵抗接続手段４１等で所定の抵抗値を実現することは容易ではない。
【００９８】
そこで、このような課題を解決したデータ処理端末１００を本発明の実施の第二の形態として図１２および図１３を参照して以下に説明する。まず、本形態のデータ処理端末１００では、図１２に示すように、親基板１１の上面に接続パッド１０１が形成されており、この接続パッド１０１が第一グランドプレーン１７に導通されている。
【００９９】
子基板１５の下面にも接続パッド１０２が形成されており、この子基板１５の接続パッド１０２は親基板１１の接続パッド１０１に導体の金属柱３４およびビス３５で導通されている。ただし、図１３に示すように、子基板１５の下面には抵抗接続手段である抵抗体１０３が実装されており、この抵抗体１０３を介して子基板１５の接続パッド１０２と第二グランドプレーン１８とが導通されている。
【０１００】
より具体的には、子基板１５の下面には一対の実装パッド１０４，１０５が形成されており、その一方の実装パッド１０４は接続パッド１０２と一体に形成されている。他方の実装パッド１０５はヴィアホール１０６により第二グランドプレーン１８と導通されており、抵抗体１０３は両端が一対の実装パッド１０４，１０５に接続されている。
【０１０１】
このような構成において、本形態のデータ処理端末１００では、抵抗接続手段である抵抗体１０３が子基板１５のみに搭載されているので、親基板１１は従来と同一の構造で良い。このため、親基板１１のみ搭載されて子基板１５は搭載されていないデータ処理端末１００を製品として販売し、このデータ処理端末１００に顧客が所望によりオプションの子基板１５を追加するような場合、この追加により発生する課題を防止する抵抗体１０３を子基板１５のみに搭載しておけば良いことになる。
【０１０２】
従って、子基板１５が搭載されていない初期状態のデータ処理端末１００に無用な対策を実施する必要がなく、初期状態のデータ処理端末１００の構造を簡略化して生産性を向上させることができる。また、データ処理装置１００に子基板１５が最初から搭載される場合でも、例えば、子基板１５のサイズや形状が設計変更されるときに親基板１５まで設計変更する必要がないので、量産するデータ処理端末１００の生産性が良好である。
【０１０３】
なお、本発明も上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では抵抗接続手段となる抵抗体１０３が子基板１５のみに搭載されていることを例示したが、抵抗体１０３が親基板１１のみに搭載されていることも可能である。
【０１０４】
この場合、子基板１５は従来と同一の構造で良いので、例えば、複数種類の子基板１５を交換自在としても、その各々に抵抗体１０３を搭載する必要がないので、複数種類の子基板１５の生産性が良好である。また、二個の抵抗体を親基板１１と子基板１５とに一個ずつ搭載することも可能であり、この場合は抵抗体の各々の抵抗値を半分とすることができる。
【０１０５】
ここで、本発明者による実験結果を図１４および図１５を参照して以下に説明する。
【０１０６】
本発明者はＦＤＴＤ(Finite Differential Time Domain)法に基づいた既存の電磁界シミュレーションのアプリケーションソフトを一般的なパーソナルコンピュータにインストールし、その電磁界シミュレーションソフトにより、前述したデータ処理端末１０，３０，４０，８２の遠方放射電界強度の周波数特性を算出した。なお、遠方放射電界強度と端末近傍の電磁界による電磁干渉とは同一ではないが、遠方放射電界強度が高いほど近傍の電磁干渉も発生しやすいことは容易に想定できる。
【０１０７】
図１４に電磁界シミュレーションのモデルを示す。第一グランドプレーン１７は、左右長が160(mm)、前後幅が70(mm)、上下厚が無限小、の完全導体でモデル化し、第二グランドプレーン１８は、左右長が40(mm)、前後幅が50(mm)、上下厚が無限小、の完全導体でモデル化した。さらに、接続コネクタ１４は、左右長が20(mm)、前後幅が無限小、上下厚が４(mm)、の完全導体でモデル化し、第二グランドプレーン１８の長辺に沿って位置した。
【０１０８】
データ処理回路１９は、信号配線と抵抗と電圧源とで構成した。信号配線は、左右幅と上下厚が無限小、前後長が５(mm)、の棒状の完全導体でモデル化し、第一グランドプレーン１７から２(mm)の高さに配置した。この信号配線の一端と第一グランドプレーン１７との間には１(Ω)の抵抗を挿入し、信号配線の他端と第一グランドプレーン１７との間には棒状の完全導体を挿入した。電圧源は信号配線の中央に第一グランドプレーン１７と平行に配置した。電圧源の内部インピーダンスは０(Ω)、電圧源の出力電圧は１(Ｖ)とした。
【０１０９】
このデータ処理回路１９は、長手方向が接続コネクタ１４と直交する方向で、第二グランドプレーン１８の中央付近の真下で第一グランドプレーン１７上に位置するものとした。本来、データ処理回路１９は親基板１１の全体に搭載されているものであるが、わずか５(mm)の信号配線でも第二グランドプレーン１８が共振することを示すため、このようなモデルとした。
【０１１０】
本シミュレーションでは、従来例と本発明とのデータ処理端末についてそれぞれ二つずつ検討した。従来例１は、第一グランドプレーン１７と第二グランドプレーン１８とが接続コネクタ１４と対向する縁部で開放端になったデータ処理端末１０、従来例２は、第二グランドプレーン１８の対角位置にあるＡ点とＤ点とで両グランドプレーン１７，１８が完全導体でつながれたデータ処理端末３０、に相当する。
【０１１１】
本発明１は、両グランドプレーン１７，１８間が縁部の中心Ｂ点で抵抗接続手段４１により接続されたデータ処理端末４０、本発明２は、両グランドプレーン１７，１８間が縁部の三点Ａ，Ｂ，Ｃで抵抗接続手段８３により接続されたデータ処理端末８２、に相当する。
【０１１２】
接続コネクタ１４と対向する第二グランドプレーン１８の縁部では、両グランドプレーン１７，１８の間隔ｈが４(mm)、縁部の長さｗが40(mm)であるから、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の数式より、抵抗接続手段の抵抗値Ｒは37.7(Ω)となる。そこで、本発明１では抵抗接続手段４１の抵抗値を37.7(Ω)とし、本発明２では抵抗接続手段８３の抵抗値をＲの三倍の値である113(Ω)とした。
【０１１３】
ＦＤＴＤ法による電磁界シミュレーションでは、計算モデルを含む計算領域を用意し、その外周に吸収境界領域を設ける。さらに、計算領域内をメッシュで分割する。本計算では、左右長が260(mm)、前後幅が170(mm)、上下幅が100(mm)の計算領域を設け、この中央に計算モデルを配置した。吸収境界条件には、10層のＰＭＬ(Perfectly Matched Layer)の吸収境界条件を用いた。さらに、計算領域内は左右長と前後長とがともに5.0(mm)、上下幅が2.0(mm)の均一メッシュで分割した。
【０１１４】
以上の条件のもと、1.0〜3.0(GHz)の遠方放射電界強度を計算した。図１５に計算結果を示す。第一グランドプレーン１７の中心に原点を設定し、x-y平面、y-z平面、z-x平面での遠方放射電界強度の最大値をプロットした。従来例１の計算モデルにおいて、第二グランドプレーン１７と接続コネクタ１４とを取り去った場合の遠方放射電界強度の最大値をもとに正規化した結果である。
【０１１５】
従来１のデータ処理端末１０では、1.4(GHz)付近にピークがある。第二グランドプレーン１８の接続コネクタ１４の位置から他方の縁部までの距離は45(mm)であり、この長さが１／４波長となる周波数は1.7(GHz)である。第二グランドプレーン１８が幅広の導体板形状をしているため、共振周波数が多少低くなることを想定すると、このピークの原因は第一グランドプレーン１７と第二グランドプレーン１８と両グランドプレーン１７，１８をつなぐ接続コネクタ１４とで形成されるグランド構造の共振にあると推測できる。
【０１１６】
従来２のデータ処理端末３０では、2.2(GHz)付近にピークがある。第二グランドプレーン１８の接続コネクタ１４の位置から他方の縁部までの距離が１／２波長となる周波数は3.4(GHz)と、上述のピーク周波数とは大きく異なる。しかし、両グランドプレーン１７，１８を短絡するＡ点の位置が非対称であるのと、先と同様に第二グランドプレーン１８が幅広の導体板形状をしているため、共振周波数が多少低くなることを想定すると、このピークの原因も第一第二グランドプレーン１７，１８と接続コネクタ１４とＡ，Ｄ点の補助接続手段３３とで形成されるグランド構造の共振にあると推測できる。
【０１１７】
この従来２のデータ処理端末３０では、従来１のデータ処理端末１０に比べて共振周波数を高くすることができたが、依然として無線通信で利用される周波数帯域で強い電磁波が発生している。例えば、ＰＨＳでは約1.9(GHz)、携帯電話機では約2.0(GHz)、無線ＬＡＮやブルートゥースでは約2.4(GHz)を利用することから、これらの無線通信が従来２のデータ処理端末３０では阻害されやすい。
【０１１８】
一方、本発明１，２のデータ処理端末４０，８２では、少なくとも1.0〜3.0(GHz)の広帯域で遠方放射電界強度のピークは存在せず、基準とした第二グランドプレーン１８と接続コネクタ１４とがない状態と同等である。ともに基準に対する増加分が2.0(dB)と、従来１，２に比べて非常に低い。
【０１１９】
第一グランドプレーン１７と第二グランドプレーン１８と接続コネクタ１４からなるグランド構造において、第一第二グランドプレーン１７，１８によって形成される伝送線路の特性インピーダンス値と同値の抵抗体を、第二グランドプレーン１８の接続コネクタ１４と対向する縁部につけることで、このグランド構造による強い共振を広帯域で抑制することができる。
【０１２０】
【発明の効果】
本発明の第一のデータ処理端末では、所定の抵抗値を発生する抵抗接続手段が接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続していることにより、
第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の共振のＱを低下させることができるので、データ処理回路の電磁界に起因したグランド構造の共振を低減して無線通信を阻害する強力な電磁界の発生を防止することができる。
【０１２１】
また、本発明の他の形態では、第一グランドプレーンと複数のグランド端子と第二グランドプレーンからなるグランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端を整合終端することができるので、データ処理回路の電磁界に起因したグランド構造の共振を予防して無線通信を阻害する強力な電磁界の発生を確実に防止することができる。
【０１２２】
また、抵抗接続手段が近傍に位置する第二グランドプレーンの縁部の長さを"ｗ"、第一グランドプレーンと第二グランドプレーンとの間隔を"ｈ"、とすると、抵抗接続手段の抵抗値"Ｒ"が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
(α１およびα２は"α１≦１＜α２"を満足する所定の係数)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とを同等とすることができる。
【０１２３】
また、抵抗接続手段の抵抗値"Ｒ"が、
Ｒ＝１２０×π×ｈ／ｗ(Ω)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とを同一とすることができる。
【０１２４】
また、抵抗接続手段が第一グランドプレーンと第二グランドプレーンとを並列に接続するｎ個からなり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"が、
Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω)
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性インピーダンスとを同一とすることができ、抵抗接続手段が複数なので各々に直列に存在する寄生インダクタンスを減少させてグランド構造を広帯域で整合終端することができる。
【０１２５】
また、一つの抵抗接続手段が第二グランドプレーンの縁部の中央に近傍した位置を第一グランドプレーンに接続していることにより、
また、二つの抵抗接続手段が第二グランドプレーンの縁部の両端の近傍の位置を第一グランドプレーンに個々に接続していることにより、
また、三つの抵抗接続手段が第二グランドプレーンの縁部の中央と両端との近傍の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンを所定個数の抵抗接続手段により対称な状態で第一グランドプレーンに接続することができる。
【０１２６】
また、抵抗接続手段が第二グランドプレーンの縁部と同等な全長の細長形状に形成されて略平行に位置していることにより、
第二グランドプレーンの縁部の全体を一つの抵抗接続手段により第一グランドプレーンに接続することができる。
【０１２７】
また、抵抗接続手段は親基板に搭載されて第一グランドプレーンに接続された抵抗体からなり、この親基板の抵抗体と子基板の第二グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、子基板の構造を従来と同一にすることができる。
【０１２８】
また、抵抗接続手段は子基板に搭載されて第二グランドプレーンに接続された抵抗体からなり、この子基板の抵抗体と親基板の第一グランドプレーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が子基板に搭載されているので、親基板の構造を従来と同一にすることができる。
【０１２９】
また、抵抗接続手段は親基板と子基板とに個々に搭載されて第一グランドプレーンと第二グランドプレーンとに個々に接続された二つの抵抗体からなり、これら親基板と子基板との抵抗体が導体で接続されていることにより、
抵抗接続手段が二つの抵抗体からなるので、その各々の抵抗値を半減することができる。
【０１３０】
また、外部と無線通信する無線通信回路が着脱自在に装着されており、無線通信回路とデータ処理回路が有線通信することにより、
また、外部と無線通信する無線通信回路が一体に形成されており、無線通信回路とデータ処理回路が有線通信することにより、
無線通信回路の無線通信を阻害する電磁界をグランド構造が共振により発生することがないので、無線通信回路が良好に無線通信することができる。
【０１３１】
本発明の端末設計装置および端末設計方法では、データ処理端末の接続コネクタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を抵抗算出手段が“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出することにより、
データ処理端末のグランド構造の開放端を整合終端する抵抗接続手段の抵抗値を算出することができる。
【図面の簡単な説明】
【図１】本発明の実施の第一の形態のデータ処理端末の内部構造を示す斜視図である。
【図２】第一グランドプレーンや第二グランドプレーンなどの電気的構造を示す模式図である。
【図３】本発明の実施の一形態の端末設計装置の物理構造を示すブロック図である。
【図４】端末設計装置の論理構造を示す模式図である。
【図５】端末設計装置による端末設計方法を示すフローチャートである。
【図６】第一の変形例のデータ処理端末の内部構造を示す斜視図である。
【図７】第二の変形例のデータ処理端末の内部構造を示す斜視図である。
【図８】第三の変形例のデータ処理端末の内部構造を示す斜視図である。
【図９】第四第五の変形例のデータ処理端末の要部を示す平面図である。
【図１０】第六第七の変形例のデータ処理端末の要部を示す平面図である。
【図１１】第八の変形例のデータ処理端末の要部を示す平面図である。
【図１２】第二の形態のデータ処理端末の内部構造を示す斜視図である。
【図１３】子基板の要部を示す底面図である。
【図１４】電磁界シミュレーションのモデルを示す模式図である。
【図１５】遠方放射電界強度の周波数特性を示す特性図である。
【図１６】第一の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１７】第二の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１８】第三の従来例のデータ処理端末の内部構造を示す斜視図である。
【図１９】第一の従来例のデータ処理端末の第一グランドプレーンや第二グランドプレーンなどの電気的構造を示す模式図である。
【図２０】逆Ｌアンテナと逆Ｆアンテナとの構造を示す模式図である。
【符号の説明】
１１ 親基板
１４ 接続コネクタ
１５ 子基板
１７ 第一グランドプレーン
１８，９０，９１，９６ 第二グランドプレーン
１９ データ処理回路
４０，８０，８２，８４，１００ データ処理端末
４１，８１，８３，８５，９２〜９５，１０３ 抵抗接続手段
５０ 端末設計装置
５１ コンピュータの主体であるＣＰＵ
５３ 情報記憶媒体であるＲＯＭ
５４ 情報記憶媒体であるＲＡＭ
５５ 情報記憶媒体であるＨＤＤ
５６ 情報記憶媒体であるＦＤ
５８ 情報記憶媒体であるＣＤ−ＲＯＭ
７１ 長さ入力手段
７２ 長さ記憶手段
７３ 間隔入力手段
７４ 間隔記憶手段
７５ 抵抗算出手段
Claims (18)
- 電位基準を決定する所定形状の導体からなる第一グランドプレーンと、
少なくとも複数の縁部を具備する所定形状の導体からなり前記第一グランドプレーンと略平行に位置する第二グランドプレーンと、
前記第一グランドプレーンと前記第二グランドプレーンとの少なくとも一方に接続されているデータ処理回路と、
前記第二グランドプレーンの一方の縁部の近傍の位置を前記第一グランドプレーンに複数のグランド端子で接続している接続コネクタと、
この接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の近傍の位置を所定の抵抗値で前記第一グランドプレーンに接続している抵抗接続手段と、
を具備しているデータ処理端末。 - 前記第一グランドプレーンと複数の前記グランド端子と前記第二グランドプレーンからなるグランド構造の特性インピーダンスと前記抵抗接続手段の抵抗値とが同等である請求項１に記載のデータ処理端末。
- 前記抵抗接続手段が近傍に位置する前記第二グランドプレーンの縁部の長さを“ｗ”、前記第一グランドプレーンと前記第二グランドプレーンとの間隔を“ｈ”、とすると、前記抵抗接続手段の抵抗値“Ｒ”が、
[α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π×ｈ／ｗ](Ω)
(α１およびα２は“α１≦１＜α２”を満足する所定の係数)
を満足する請求項２に記載のデータ処理端末。 - 前記抵抗接続手段の抵抗値“Ｒ”が、
Ｒ＝１２０×π×ｈ／ｗ(Ω)
を満足する請求項３に記載のデータ処理端末。 - 前記抵抗接続手段が前記第一グランドプレーンと前記第二グランドプレーンとを並列に接続するｎ個からなり、
これらｎ個の抵抗接続手段の各々の抵抗値“Ｒｎ”が、
Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω)
を満足する請求項４に記載のデータ処理端末。 - 一つの前記抵抗接続手段が前記第二グランドプレーンの縁部の中央に近傍した位置を前記第一グランドプレーンに接続している請求項１ないし４の何れか一項に記載のデータ処理端末。
- 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求項１ないし５の何れか一項に記載のデータ処理端末。
- 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続している請求項１ないし５の何れか一項に記載のデータ処理端末。
- 前記抵抗接続手段が前記第二グランドプレーンの縁部と同等な全長の細長形状に形成されており、
前記抵抗接続手段が前記第二グランドプレーンの縁部と略平行に位置している請求項６に記載のデータ処理端末。 - 前記第一グランドプレーンは前記データ処理回路が搭載された親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーンに接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第二グランドプレーンとが導体で接続されている請求項１ないし９の何れか一項に記載のデータ処理端末。 - 前記第一グランドプレーンは前記データ処理回路が搭載された親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーンに接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接続されている請求項１ないし９の何れか一項に記載のデータ処理端末。 - 前記第一グランドプレーンは前記データ処理回路が搭載された親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記第一グランドプレーンと前記第二グランドプレーンとに個々に接続された二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項１ないし９の何れか一項に記載のデータ処理端末。 - 外部と無線通信する無線通信回路が着脱自在に装着されており、
前記無線通信回路と前記データ処理回路が有線通信する請求項１ないし１２の何れか一項に記載のデータ処理端末。 - 外部と無線通信する無線通信回路が一体に形成されており、
前記無線通信回路と前記データ処理回路が有線通信する請求項１ないし１２の何れか一項に記載のデータ処理端末。 - 電位基準を決定する所定形状の導体からなる第一グランドプレーンと、少なくとも複数の縁部を具備する所定形状の導体からなり前記第一グランドプレーンと略平行に位置する第二グランドプレーンと、前記第一グランドプレーンと前記第二グランドプレーンとの少なくとも一方に接続されているデータ処理回路と、前記第二グランドプレーンの一方の縁部の近傍の位置を前記第一グランドプレーンに複数のグランド端子で接続している接続コネクタと、を具備するデータ処理端末の設計に利用される端末設計装置であって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の長さ“ｗ”を入力する長さ入力手段と、
前記長さ入力手段で入力された長さ“ｗ”を記憶する長さ記憶手段と、
前記第一グランドプレーンと前記第二グランドプレーンとの間隔“ｈ”を入力する間隔入力手段と、
前記間隔入力手段で入力された間隔“ｈ”を記憶する間隔記憶手段と、
前記長さ“ｗ”を前記長さ記憶手段から読み出すとともに、前記間隔“ｈ”を前記間隔記憶手段から読み出し、前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出する抵抗算出手段と、
を具備している端末設計装置。 - 電位基準を決定する所定形状の導体からなる第一グランドプレーンと、少なくとも複数の縁部を具備する所定形状の導体からなり前記第一グランドプレーンと略平行に位置する第二グランドプレーンと、前記第一グランドプレーンと前記第二グランドプレーンとの少なくとも一方に接続されているデータ処理回路と、前記第二グランドプレーンの一方の縁部の近傍の位置を前記第一グランドプレーンに複数のグランド端子で接続している接続コネクタと、を具備しているデータ処理端末を設計する端末設計方法であって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の長さ“ｗ”を入力する工程と、
前記入力された長さ“ｗ”を長さ記憶手段に記憶する工程と、
前記第一グランドプレーンと前記第二グランドプレーンとの間隔“ｈ”を入力する工程と、
前記入力された間隔“ｈ”を間隔記憶手段に記憶する工程と、
前記長さ“ｗ”を前記長さ記憶手段から読み出すとともに、前記間隔“ｈ”を前記間隔記憶手段から読み出し、前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出する工程と、
を具備している端末設計方法。 - 請求項１５に記載の端末設計装置のためのコンピュータプログラムであって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の長さ“ｗ”を入力する処理と、
入力された長さ“ｗ”を長さ記憶手段に記憶する処理と、
前記第一グランドプレーンと前記第二グランドプレーンとの間隔“ｈ”を入力する処理と、
入力された間隔“ｈ”を間隔記憶手段に記憶する処理と、
前記長さ“ｗ”を前記長さ記憶手段から読み出すとともに、前記間隔“ｈ”を前記間隔記憶手段から読み出し、前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の抵抗値“Ｒ”を“Ｒ＝１２０×π×ｈ／ｗ(Ω)”として算出する処理と、
を前記端末設計装置に実行させるためのコンピュータプログラム。 - 端末設計装置のためのコンピュータプログラムが格納されている情報記憶媒体であって、
請求項１７に記載のコンピュータプログラムが格納されている情報記憶媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153768A JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| PCT/JP2002/002230 WO2002095992A1 (fr) | 2001-05-23 | 2002-03-11 | Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations |
| US10/478,509 US7268739B2 (en) | 2001-05-23 | 2002-03-11 | Data processing terminal, parent substrate, child substrate, terminal design apparatus and method, computer program, and information storage medium |
| US11/778,108 US7430125B2 (en) | 2001-05-23 | 2007-07-16 | Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153768A JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353904A JP2002353904A (ja) | 2002-12-06 |
| JP3707541B2 true JP3707541B2 (ja) | 2005-10-19 |
Family
ID=18998232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153768A Expired - Fee Related JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7268739B2 (ja) |
| JP (1) | JP3707541B2 (ja) |
| WO (1) | WO2002095992A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908477B2 (ja) * | 2001-04-11 | 2007-04-25 | 日本電気株式会社 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| US7911387B2 (en) * | 2007-06-21 | 2011-03-22 | Apple Inc. | Handheld electronic device antennas |
| JP5371570B2 (ja) * | 2009-06-19 | 2013-12-18 | 三菱電機株式会社 | コネクタ基板 |
| JP5897968B2 (ja) * | 2012-04-13 | 2016-04-06 | 株式会社ソニー・コンピュータエンタテインメント | 電子機器 |
| EP2953434A1 (en) | 2014-06-05 | 2015-12-09 | Home Control Singapore Pte. Ltd. | Electronic circuit board assembly |
| EP2991163B1 (en) * | 2014-08-25 | 2020-12-02 | TE Connectivity Nederland B.V. | Decoupled antennas for wireless communication |
| WO2017006553A1 (ja) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | プリント配線基板 |
| JP6528753B2 (ja) * | 2016-10-17 | 2019-06-12 | トヨタ自動車株式会社 | 電子制御ユニット |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0798621A (ja) * | 1993-09-29 | 1995-04-11 | Hitachi Ltd | 情報処理装置 |
| GB9410274D0 (en) * | 1994-05-20 | 1994-07-13 | Secr Defence | Ultrawideband antenna |
| JPH08222940A (ja) * | 1995-02-14 | 1996-08-30 | Mitsubishi Electric Corp | アンテナ装置 |
| JP4190040B2 (ja) * | 1997-08-04 | 2008-12-03 | 富士ゼロックス株式会社 | 回路基板装置及び電子機器 |
| US6184833B1 (en) * | 1998-02-23 | 2001-02-06 | Qualcomm, Inc. | Dual strip antenna |
| JP3055136B2 (ja) * | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
| JP3651553B2 (ja) * | 1998-04-10 | 2005-05-25 | 富士通株式会社 | モバイル型情報処理装置 |
| US6411522B1 (en) * | 1999-04-01 | 2002-06-25 | Western Digital Ventures, Inc. | Integrated computer module with EMI shielding plate |
| JP2001102949A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 無線通信端末装置 |
| JP2001332825A (ja) | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
| US6573804B2 (en) * | 2000-03-14 | 2003-06-03 | Canon Kabushiki Kaisha | Electronic apparatus having a printed circuit board with multi-point grounding |
| JP3654136B2 (ja) * | 2000-05-17 | 2005-06-02 | 日本電気株式会社 | 擬似大地化の方法及び装置 |
| FI114255B (fi) * | 2000-06-30 | 2004-09-15 | Nokia Corp | Antennipiirijärjestely ja testausmenetelmä |
| JP2002252506A (ja) * | 2000-12-22 | 2002-09-06 | Canon Inc | ケーブル接続構造及び該ケーブル接続構造を有する電子機器 |
| JP3908477B2 (ja) * | 2001-04-11 | 2007-04-25 | 日本電気株式会社 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| WO2003030298A1 (en) * | 2001-08-23 | 2003-04-10 | Broadcom Corporation | Apparatus for generating a magnetic interface and applications of the same |
| FI118404B (fi) * | 2001-11-27 | 2007-10-31 | Pulse Finland Oy | Kaksoisantenni ja radiolaite |
| JP2004363392A (ja) * | 2003-06-05 | 2004-12-24 | Hitachi Ltd | プリント配線基板および無線通信装置 |
-
2001
- 2001-05-23 JP JP2001153768A patent/JP3707541B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 WO PCT/JP2002/002230 patent/WO2002095992A1/ja active Application Filing
- 2002-03-11 US US10/478,509 patent/US7268739B2/en not_active Expired - Fee Related
-
2007
- 2007-07-16 US US11/778,108 patent/US7430125B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353904A (ja) | 2002-12-06 |
| US7268739B2 (en) | 2007-09-11 |
| US7430125B2 (en) | 2008-09-30 |
| US20050017918A1 (en) | 2005-01-27 |
| US20070258222A1 (en) | 2007-11-08 |
| WO2002095992A1 (fr) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7430125B2 (en) | Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium | |
| JP3501674B2 (ja) | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 | |
| DE202015007012U1 (de) | Kavitätsantennen einer elektronischen Vorrichtung mit Schlitzen und Monopolen | |
| JP2001332825A (ja) | 回路基板装置及び設計支援装置 | |
| JP2001318961A (ja) | 設計支援ツール及び設計支援方法 | |
| US7839135B2 (en) | System for and method of analyzing printed board carrying chassis, printed board carrying chassis structure, program, and recording medium | |
| Hockanson et al. | FDTD and experimental investigation of EMI from stacked-card PCB configurations | |
| MX2008004942A (es) | Terminal movil que tiene una antena interna mejorada. | |
| WO2020020009A1 (zh) | 电路板组件及终端 | |
| US20040246187A1 (en) | Printed circuit board and wireless communication apparatus | |
| JP3840883B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| US7002529B2 (en) | Data processing terminal, terminal designing apparatus and method, computer program, and information storing medium | |
| EP3869617A1 (en) | Nfc antenna and electronic device | |
| JP2003163466A (ja) | 多層プリント回路基板およびそれを備えた多層プリント回路基板装置 | |
| JP2001274558A (ja) | プリント配線基板 | |
| JP3885830B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| JP2004335155A (ja) | アンテナ装置 | |
| TWI629833B (zh) | 具有整合電容式近接感測器的混合天線的終端裝置 | |
| JPH10108289A (ja) | ワイヤレスマイクロホンの内蔵アンテナ | |
| JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
| JP4200808B2 (ja) | アンテナ装置 | |
| JP3632400B2 (ja) | 通信端末装置 | |
| JP2001203434A (ja) | プリント配線板及び電気機器 | |
| JP2004037219A (ja) | インピーダンス測定方法及び配線板 | |
| JP3892521B2 (ja) | プリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |