WO2002095992A1 - Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations - Google Patents

Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations Download PDF

Info

Publication number
WO2002095992A1
WO2002095992A1 PCT/JP2002/002230 JP0202230W WO02095992A1 WO 2002095992 A1 WO2002095992 A1 WO 2002095992A1 JP 0202230 W JP0202230 W JP 0202230W WO 02095992 A1 WO02095992 A1 WO 02095992A1
Authority
WO
WIPO (PCT)
Prior art keywords
ground plane
data processing
board
circuit
wireless communication
Prior art date
Application number
PCT/JP2002/002230
Other languages
English (en)
French (fr)
Inventor
Hideki Sasaki
Toshihide Kuriyama
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US10/478,509 priority Critical patent/US7268739B2/en
Publication of WO2002095992A1 publication Critical patent/WO2002095992A1/ja
Priority to US11/778,108 priority patent/US7430125B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/181—Enclosures
    • G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Definitions

  • the present invention relates to a data processing terminal having first and second ground planes, a parent board and a child board of the data processing terminal, a terminal design apparatus and method used for designing the data processing terminal, and a terminal design apparatus. And an information storage medium storing the computer program.
  • FIG. 1 shows a data processing terminal 10 as a first conventional example.
  • the data processing terminal 10 is provided with a hollow housing (not shown). Inside the housing are: a mother board 11, a child board 15, and a connector 14 for connecting the two boards. , Are arranged.
  • Various data processing circuits composed of integrated circuits are mounted on the mother board 11, and the memory board such as RAM (Random Access Memory) ⁇ flash memory is mounted on the mother board 15.
  • circuit (not shown) also c is mounted, at one end of the housing (not shown) and card slots are formed, the wireless communication Yunitto 1 second card shape separately from the this card slot Detachable It is attached to.
  • the wireless communication unit 12 has a built-in wireless communication circuit (not shown), and has a rod-shaped antenna 13 attached thereto.
  • the data processing terminal 10 has a user interface (not shown) such as a touch panel and a keyboard on the surface of the housing.
  • a user interface such as a touch panel and a keyboard on the surface of the housing.
  • One data processing circuit executes various data processing.
  • the wireless communication circuit of the wireless communication unit 12 and the parent board 11 1 The data processing circuit is ready for wired communication, and wireless communication can be performed in a frequency band near 1.9 (GHz) by the PHS function via the wireless communication unit 12.
  • GHz frequency band near 1.9
  • the data processing terminal 10 performs wireless communication with the outside using the wireless communication unit 12 as necessary, so that the processing data of the data processing circuit can be transmitted wirelessly, and the data received wirelessly can be transmitted to the data processing device. It can also be processed by a processing circuit. Furthermore, large-capacity data can be processed by storing the processing data of the data processing circuit in the memory circuit of the daughter board 15.
  • a first metal ground plane is formed on substantially the entire area of the main board 11, and a second metal ground plane is also formed on the sub board 15. It is formed in the whole area (not shown), and both ground planes determine the potential reference of the circuit on each board.
  • a plurality of signal terminals and a plurality of ground terminals are arranged in parallel in the connector 14 that connects these two substrates. For example, one ground terminal is provided for every three signal terminals. Has been entered.
  • the ground terminal of the connector 14 allows the One ground plane is connected to the second ground plane of the sub board 15, and the potential reference by the ground planes of both boards is connected.
  • FIG. 1 illustrates the data processing terminal 10 mounted on the parent substrate 11 by a pair of connection connectors 14 to which the child substrate 15 is attached and detached in the vertical direction.
  • the sub board 15 is attached to and detached from the connector 21 in the front-rear direction, such as the data processing terminal 20 which is a conventional example.
  • connection pads 31 and 32 electrically connected to the first ground plane and the second ground plane are respectively connected to the parent board 11 and the child board.
  • connection pads 31 and 32 electrically connected to the first ground plane and the second ground plane are respectively connected to the parent board 11 and the child board.
  • the first ground plane 17 of the parent board 11 and the second ground plane of the child board 15 connected by the connection connectors 14 and 21 are provided.
  • the ground plane 18 is located in parallel.
  • a data processing circuit 19 including a large number of electronic components such as LSI (Large Scale Integration) and signal wiring is mounted.
  • the data processing circuit 19 transmits a repetitive signal or a non-repetitive signal of a specific frequency in the circuit when executing data processing, the fundamental frequency component of the signal to be transmitted and its harmonic components are located in the vicinity of the signal.
  • An electromagnetic field is generated. This electromagnetic field not only causes a high-frequency current to flow through the first ground plane 17 of the parent board 11 but also induces a high-frequency current through the second ground plane 18 of the child board 15 located nearby.
  • the inventor of the present invention has a ground structure including the first ground plane 17 of the parent board 11, the second ground plane 18 of the child board 15, and the ground terminal of the connector 14, As shown in FIGS.
  • the connector 14 since the connector 14 has a plurality of ground terminals, the connector 14 side of the second ground plane 18 of the daughter board 15 is connected to the short-circuited end of the antenna element and the connector 14 The opposite end corresponds to the open end of the antenna element. If the current induced from the data processing circuit 19 to the second ground plane 18 has a frequency component that causes the second ground plane 18 to resonate for 14 wavelengths, the periphery of this second ground plane 18 A strong electromagnetic field is generated, and strong electromagnetic waves are radiated far away.
  • the length of the edge is generally about 25 to 75 (mm), so that the quarter wavelength is 1 to 3 (GHz). ).
  • the fundamental frequency of the data processing circuit 19 has increased to several hundred MHz, and its harmonics have also increased to several GHz. Since this harmonic and the frequency at which the above-described ground structure has a wavelength of 1Z4 overlapped, the ground structure began to resonate.
  • the resonance frequency of the above-mentioned ground structure overlaps with the frequency band used in wireless communication, and the hindrance of wireless communication by this ground structure has become a problem.
  • the open ends of the first and second ground planes 17 and 18 are short-circuited by the auxiliary connection means 33. Therefore, quarter-wave resonance does not occur, but half-wave resonance can occur.
  • the frequency that causes 1 / 2-wavelength resonance in the above-mentioned size is about 2 to 6 (GHz), so the frequency is higher than before, but it is still close to the frequency band used for wireless communication, so communication is still hindered Will be done.
  • a communication failure may occur even when the wireless communication circuit is connected to the above-described data processing terminal by a connection cable, or when the wireless communication circuit is placed near the data processing terminal without being connected thereto ( Not shown).
  • the sub board 15 is covered with a metal case (not shown), and this metal case is connected to the first ground plane 17 of the main board 11.
  • the strong electromagnetic field generated in the daughter board 15 can be separated from the wireless communication unit 12.
  • the data processing terminals 10, 20 and 30 become large due to the metal case. Disclosure of the invention
  • the present invention has been made in view of the above-mentioned problems, and has a data processing terminal that reduces the generation of an electromagnetic field that hinders wireless communication, a parent board and a child board of the data processing terminal, and a data processing terminal.
  • An object of the present invention is to provide a terminal design device and method used for designing a terminal, a computer program for the terminal design device, and an information storage medium storing the computer program.
  • a first data processing terminal of the present invention includes a first ground plane, a second ground plane, a data processing circuit, a connector, and a resistance connection unit.
  • the first ground plane is made of a conductor having a predetermined shape and determines a potential reference.
  • the second ground plane is formed of a conductor having a predetermined shape having at least a plurality of edges, and is located substantially parallel to the first ground plane.
  • the data processing circuit is connected to at least one of the first ground plane and the second ground plane, and executes data processing.
  • the connector has at least a plurality of ground terminals, and connects the second ground plane to the first ground plane at a position near one edge.
  • the resistance connection means is formed so as to generate a predetermined resistance value, and a position near the other edge of the second ground plane facing the position of the connection connector is connected to the first ground plane. are doing. Therefore, a predetermined resistance value exists at the open end of the ground structure including the first ground plane, the plurality of ground terminals, and the second ground plane, and the resonance Q of the ground structure is reduced. You.
  • the characteristic impedance of the ground structure including the first ground plane, the plurality of ground terminals, and the second ground plane is equal to the resistance value of the resistance connection means.
  • the open end of the ground structure is matched and terminated.
  • the length of the edge of the second ground plane near which the resistance connection means is located is “W”, and the distance between the first ground plane and the second ground plane is
  • the characteristic impedance of the ground structure becomes equal to the resistance value of the resistance connection means.
  • the characteristic impedance of the ground structure and the resistance value of the resistance connection means are the same.
  • the resistance connection means is composed of ⁇ pieces for connecting the first ground plane and the second ground plane in parallel, and the resistance value “R ⁇ ” of each of these ⁇ resistance connection means,
  • the resistance value of the plurality of resistance connection means and the characteristic impedance of the ground structure are the same, and since there are a plurality of resistance connection means, the parasitic inductance existing in series with each of them is reduced. Also, since one resistor connection means connects the position near the center of the edge of the second ground plane to the first ground plane,
  • a second ground plane is symmetrically connected to the first ground plane by one resistor connection means.
  • the two resistance connection means individually connect the positions near both ends of the edge of the second ground plane to the first ground plane
  • a second ground plane is symmetrically connected to the first ground plane by two resistor connection means.
  • the second ground plane is symmetrical by the three resistance connection means. Connected to the first ground plane.
  • the resistance connection means is formed in an elongated shape having the same overall length as the edge of the second ground plane, and is positioned substantially parallel to the edge of the second ground plane.
  • the entire edge of the second ground plane is connected to the first ground plane by one resistor connection means.
  • the first ground plane is formed on the parent board on which the data processing circuit is mounted
  • the second ground plane is formed on the daughter board on which the memory circuit for temporarily storing the processing data of the data processing circuit is mounted.
  • the resistor connection means is composed of a resistor mounted on the parent board and connected to the first ground plane, and the resistor of the parent board and the second ground plane of the child board are connected by a conductor.
  • the structure of the daughter board is the same as the conventional one.
  • the first ground plane is formed on the parent board on which the data processing circuit is mounted.
  • the second ground plane is formed on a daughter board on which a memory circuit for temporarily storing processing data of the data processing circuit is mounted, and the resistor connection means is mounted on the daughter board and is provided on the second ground plane. Since the resistor of the child board and the first ground plane of the parent board are connected by a conductor,
  • the structure of the parent board is the same as the conventional one, because the resistor required for the resistance connection means is mounted on the daughter board.
  • the first ground plane is formed on the parent board on which the data processing circuit is mounted
  • the second ground plane is formed on the daughter board on which the memory circuit for temporarily storing the processing data of the data processing circuit is mounted.
  • the resistor connection means comprises two resistors individually mounted on the parent board and the child board and individually connected to the first ground plane and the nigland plane, respectively. Is connected by a conductor,
  • the resistance connection means consists of two resistors, the resistance of each of them is reduced by half.
  • a wireless communication circuit for wirelessly communicating with the outside is detachably mounted, and the wireless communication circuit and the data processing circuit perform wired communication,
  • the ground structure does not generate an electromagnetic field that hinders the wireless communication due to resonance.
  • the wireless communication circuit and the data processing circuit perform wired communication
  • the data processing circuit and the wired communication to wireless communication circuitry is radio communication
  • the non-wire terminals designing apparatus of the lack c present invention where the ground structure of electromagnetic field is generated by the resonance inhibiting communication
  • the length input means Length storage means
  • interval input means An interval storage means and a resistance calculation means are provided, and are used for designing the data processing terminal of the present invention.
  • the terminal design method the position of the connector When the length "W" of the other edge of the second ground plane is input to the length input means, the length storage means stores the input data length "W”. I do.
  • the interval storage means stores the data input interval "h".
  • various means referred to in the present invention realizes its function For example, dedicated hardware for performing a predetermined function, a computer device having a predetermined function provided by a computer program, or a computer device having a predetermined function implemented in a computer device by a computer program The prescribed functions that have been shown. These combinations, etc. are allowed. Further, the various means referred to in the present invention do not need to be individually independent, and allow a certain means to be a part of another means.
  • the information storage medium referred to in the present invention may be hardware in which a computer program for causing a terminal design device to execute various processes is stored in advance.
  • Fixed ROM Read Only Memory
  • HDE Hard Disc Drive
  • CD Compact Disc
  • the terminal design apparatus referred to in the present invention may be any hardware capable of reading a computer program and executing a corresponding processing operation, for example. It mainly uses a CPU (Central Processing Unit), and allows computer devices to which various devices such as ROM, RAM and I / F (Interface) unit are connected.
  • CPU Central Processing Unit
  • causing the terminal design device to execute various operations corresponding to the computer program in the present invention also allows the terminal design device to control the operation of various devices.
  • storing various data in the terminal design device can be achieved by storing various data in an information storage medium such as a RAM provided as part of the terminal design device, and can be exchanged with the terminal design device. Permits to store various data in the loaded information storage medium such as FD.
  • FIG. 1 is a perspective view showing the internal structure of a first conventional data processing terminal
  • FIG. 2 is a perspective view showing the internal structure of a second conventional data processing terminal
  • FIG. FIG. 4 is a perspective view showing an internal structure of a data processing terminal of a third conventional example.
  • FIG. 4 is a schematic diagram showing an electrical structure of a first ground plane and a second ground plane of the data processing terminal of the first conventional example.
  • FIG. 5A is a schematic diagram showing the structure of the inverted-L antenna.
  • FIG. 5B is a schematic diagram showing the structure of the inverted-F antenna.
  • FIG. 6 is a perspective view showing the internal structure of the data processing terminal according to the first embodiment of the present invention.
  • FIG. 7 is a schematic diagram showing an electrical structure such as a first ground plane and a second ground plane.
  • FIG. 8 is a block diagram showing a physical structure of the terminal design device according to the first embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating a logical structure of the terminal design device.
  • FIG. 10 is a flowchart showing a terminal design method by the terminal design device. You.
  • FIG. 11 is a perspective view showing the internal structure of the data processing terminal of the first modification. '
  • FIG. 12 is a perspective view showing the internal structure of the data processing terminal of the second modification.
  • FIG. 13 is a perspective view showing the internal structure of the data processing terminal of the third modification.
  • FIG. 14A is a plan view showing a main part of a data processing terminal according to a fourth modification.
  • FIG. 14B is a plan view showing a main part of a data processing terminal according to a fifth modification.
  • FIG. 5A is a plan view showing a main part of a data processing terminal of a sixth modification.
  • FIG. 15B is a plan view showing a main part of a data processing terminal of a seventh modification. It is a top view showing an important section of a data processing terminal of an 8th modification.
  • FIG. 17 is a perspective view showing the internal structure of the data processing terminal according to the second embodiment of the present invention.
  • FIG. 18 is a bottom view showing the main part of the daughter board.
  • FIG. 19A is a schematic diagram showing a model of an electromagnetic field simulation.
  • FIG. 19B is a schematic diagram showing a model of the electromagnetic field simulation.
  • FIG. 20 is a characteristic diagram illustrating a frequency characteristic of the far-field radiation electric field strength.
  • the data processing terminal 40 of the present embodiment is the same as the data processing terminals 10, 20, 30 described above as the first to third conventional examples.
  • a large rectangular mother board 11 The wireless communication unit 12 that performs wired communication with the data processing circuit 19 wirelessly communicates with the outside in a frequency band near 1.9 (GHz).
  • a small rectangular sub-substrate 15 is detachably attached to the parent substrate 11 by a connector 14.
  • the second ground plane 18 of the sub-substrate 15 is connected to the parent substrate 15.
  • the first ground plane 17 of 11 is connected by the connector 14.
  • the first ground plane 17 and the second ground plane 18 which are electrically and mechanically connected by the connection connector 14 and thus positioned in parallel are further electrically connected by the resistance connection means 41.
  • the connection pads 31 and 32 of the main board 11 and 15 respectively connected to the first ground plane / plane 17 and 18 are, for example, Conduction is provided by a tubular metal pillar made of a resistor and a screw (not shown).
  • the connector 14 is positioned parallel to and near one long side of the rectangular child board 15, but is different from the above-described data processing terminal 30 and the like.
  • the dot-shaped resistance repetition means 41 is located near the center of the other long side of the daughter board 15.
  • the characteristic impedance of the ground structure including the first ground plane 17 and the plurality of ground terminals and the second ground plane 18 and the resistance value of the resistance connection means 41 are the same. And the open ends of the ground structure described above are matched and terminated.
  • the second ground When the end of the connector 14 is located near the corner of the lane 18, the position is approximated to the corner of the second ground plane 18, and the resistance is located near the edge of the second ground plane 18.
  • the connection means 41 When the connection means 41 is located, the position is approximated to the edge of the Nigland plane 18.
  • the data processing circuit 19 of the parent board 11 executes data processing to generate an electromagnetic field.
  • This electromagnetic field acts on the ground structure in which the first and second Dutch planes 17 and 18 are connected by the ground terminal of the connector 14.
  • the center of the edge of the second ground plane 18 which is the open end of the ground structure is connected to the first ground plane 17 by the resistance connection means 41, and the resistance of the resistance connection means 41
  • the value is the same as the characteristic impedance of the ground structure described above.
  • the data processing terminal 40 of the present embodiment can prevent the wireless communication unit 12 from interfering with the wireless communication, and can execute the wireless communication satisfactorily.
  • the position and the structure of the connector 14 are the same as those of the conventional one, and only one new resistor connection means 41 is newly added. The properties are also good. Furthermore, since the resistance connection means 41 is located near the center of the long side of the daughter board 15 opposite to the connection connector 14, the resistance connection means 41 mechanically holds the daughter board 15 as well. For example, the second ground plane 18 can be satisfactorily connected to the first ground plane 17 symmetrically.
  • the terminal design device 50 of the present embodiment includes a CPU 51 as hardware that is a main component of a computer, and this CPU 51 is connected to a bus line 52.
  • ROM53, RAM54, HDD55, FD56 are interchangeably loaded.
  • FDD (FD Drive) 57, CD-ROM58 are interchangeably loaded CD drive 59, keyboard 60, mouse 61, display 62, I / F unit 63, etc. are connected.
  • ROM 53 In the terminal design device 50 of the present embodiment, hardware such as ROM 53, RAM 54, HDD 55, exchangeable FD 56, exchangeable CD-ROM 58, etc. correspond to the information storage medium.
  • At least one computer program and various data for the CPU 51 are stored as software.
  • a computer program that causes the CPU 51 to execute various processing operations is an FD 56 or a CD-ROM.
  • Such software is pre-installed on the HDD 55, and is copied to the RAM 54 when the terminal design device 50 is started up, and the data is read by the CPU 51.
  • the CPU 51 reads the appropriate computer program data and executes various processing operations, so that the terminal design device 50 of the present embodiment has the length input means 7 as shown in FIG.
  • Various means such as 1, length storage means 72, interval input means 73, interval storage means 74, resistance calculation means 75, etc. are logically provided as various functions.
  • the input means 7 1 and 7 3 correspond to a function of the CPU 51 for recognizing input data of the keyboard 60 corresponding to the computer program stored in the RAM 54, and the like.
  • , 74 correspond to a storage area or the like constructed in the HDD 55 so that the CPU 51 recognizes data in accordance with the computer program described above.
  • the length input means 71 receives the length "w" of the other edge of the second ground plane 18 facing the position of the connector 14 as data, and the length storage means 72 inputs the length input. Means 71 The length "w” input to the data is stored as data.
  • the interval input means 73 receives the data "h” between the first ground plane 17 and the second ground plane 18 as data, and the interval storage means 74 receives data as input to the interval input means 73. Data of interval "h" is stored.
  • the various means described above are realized by using hardware such as the keyboard 60 and the display 62 as necessary, and the main means corresponds to the software stored in the information storage medium such as the RAM 54. This is realized by the functioning of the CPU 51, which is the hardware of the terminal design device 50.
  • Such software includes, for example, a length input process for receiving a data input of a length “w” from a keyboard 60 or the like, and a length storage for storing the data input length “w” in an HDD 55 or the like.
  • interval input processing for accepting data input of the interval "h"
  • interval storage processing for storing the data input interval "h”
  • the data processing terminal 40 of the present embodiment is configured such that the wireless communication unit 12 that performs wired communication with the data processing circuit 19 can perform wireless communication with the outside.
  • the data processing circuit 19 is generated in the ground structure consisting of the plane 17, the connector 14, and the second ground plane 18. The generated high frequency electromagnetic field acts.
  • the edge of the second ground plane 18 opposite to the connector 14 is connected to the first ground plane 17 by the resistance connection means 41, and the resistance The resistance value of the connecting means 41 matches the characteristic impedance of the above-mentioned ground structure.
  • the open end of this ground structure is matched and terminated, and it resonates with the high-frequency electromagnetic field acting from the data processing circuit 19, and a strong electromagnetic field that hinders the wireless communication of the wireless communication unit 12. Therefore, in the data processing terminal 40 of the present embodiment, the wireless communication unit 12 can satisfactorily perform wireless communication.
  • the terminal design device 50 includes data in which the length “w” of the second ground plane 18 and the distance “h” between the first ground plane 17 and the second ground plane 18 are determined. Processing The resistance value of the resistance connection means 41 at the terminal 40 can be calculated.
  • step S4 when an operator (not shown) designing the data processing terminal 40 inputs desired numerical data into the above-mentioned input items by using a keyboard 60 or the like (step S4), the terminal designing device 5 If the value is 0, the numerical data input is stored as data (step S5).
  • step S 1 The numerical data input in this way is displayed and output at the position of the above-mentioned input item. However, if there is numerical data input and stored in advance (step S 1), the numerical data is output. Can be changed by default Is displayed as an input item (steps S 2 and S 3).
  • step S 6 the terminal design device 50 of the present embodiment, when the processing start is input in a state where both the length “w” and the interval “h” are stored as data (step S 6,
  • the resistance value "R" of the resistance connection means 41 calculated in this way is displayed on the display.
  • Step S 9 the operator connects the first and second ground planes 17 and 18 of the data processing terminal 40 to be manufactured to the resistance connection means 4 1 with the resistance value “R”. Can be connected.
  • the CPU 51 operates in accordance with the computer program stored in the RAM 54 or the like, so that various means are logically implemented as various functions of the terminal design device 50.
  • This is shown as an example. However, it is also possible to form each of these various means as unique hardware, and it is also possible to store a part of the means as software in the RAM 54 or the like and form a part as hardware. .
  • the resistance "R” of the resistance connection means 4 1 is determined by the predetermined coefficients H 1 and H 2 satisfying "H 1 ⁇ 1 and 0; 2".
  • the characteristic impedance of the ground structure of the data processing terminal 40 and the resistance value of the resistance connection means 41 are not completely the same but are equal to each other, a strong electromagnetic force that hinders wireless communication from the ground structure. The generation of a world can be prevented. Note that even if the resistance value of the resistance connection means 41 is not equal to the characteristic impedance of the ground structure of the data processing terminal 40, the Q of the resonance of the ground structure can be reduced by the predetermined resistance value. It is possible to reduce the electromagnetic field generated.
  • the wireless communication unit 12 is detachably attached to the data processing terminal 40.However, for example, the wireless communication unit 12 may be fixed to the body. The wireless communication unit 12 may be connected via a connection cable (not shown), and the wireless communication unit 12 may be used nearby without being connected. Is also possible. Similarly, in the above embodiment, the case where the daughter board 15 is detachably attached to the mother board 11 has been exemplified, but it is also possible that the daughter board 15 is integrally fixed.
  • the child board 15 and the wireless communication unit 12 are illustrated as being arranged on the same surface of the parent board 11; however, for example, the child board 15 is placed on the surface of the parent board 11 It is also possible that the wireless communication unit 12 is located on the back surface of the parent board 11.
  • the data processing circuit 19 is mounted on the parent board 11 to which the child board 15 is connected, but this data processing circuit 19 is It can be mounted on the board 15 alone, or can be distributed and mounted on both the parent board 11 and the child board 15.
  • the data processing circuit 19 is mounted only on the sub-board 15 as described above, the parent board 11 as a circuit board is unnecessary, so that a large-area, large-capacity first board is required. It is preferable that the ground plane 17 is formed as a member dedicated to ground separately from the circuit board.
  • the data processing terminal 40 is illustrated as being formed for portable use, but it may be formed for stationary use.
  • the communication frequency of the wireless communication unit 12 was exemplified to be around 1.9 (GHz) for PHS, but this is 800 (MHz), 1.5 (GHz), 2. O ( GHz), and around 2.4 (GHz) for Bluetooth.
  • one point-shaped resistance connection means 41 is illustrated near the center of the edge of the daughter board 15 opposite to the connection connector 14, For example, a plurality of such resistance connection means 41 may be provided.
  • two resistor connection means 81 are provided at both corners of one side of the rectangular child board 15.
  • three resistive connections are made at the corners and the center on both sides of one side of the rectangular child substrate 15.
  • Means 83 are located one by one.
  • the parasitic inductance existing in series with the resistance connecting means 81 and 83 decreases.
  • the above-mentioned ground structure can be matched-terminated in a wide band, so that the generation of a strong electromagnetic field that hinders wireless communication can be broadened. Can be prevented.
  • the resistance connection means 85 is formed of an elongated metal member having a total length equivalent to one side of the daughter board 15.
  • the connection means 85 is arranged in parallel with one side of the daughter board 15.
  • the sub-board 15 and the second ground plane 18 are illustrated as being formed in a simple rectangle.
  • the ground plane 90 is formed in an L-shape.
  • the second ground plane 91 is formed in a T-shape. It is also possible.
  • the second ground planes 90 and 91 are formed in an L-shape or a T-shape, there is a concern that the portion protruding to the side in the figure also acts as an open end. Therefore, when this becomes a problem, as shown in FIGS. 15A and 15 5 as sixth and seventh modifications, the second ground planes 90 and 91 project laterally in the figure. It is preferable to dispose the resistance connection means 94 and 95 also in the portion.
  • connection connector 14 is illustrated as being located at the edge of the second ground plane 18, but as shown in FIG. It is also possible to be located at the center of the second ground plane 96.
  • the connector 14 is equivalent to a structure in which a pair of second ground planes 18 located at the upper part are integrally joined, the edge of the second ground plane 96 located on both sides of the connector 14 is provided. It is preferable to arrange two resistance connection means 41 in each of the above.
  • connection connector is exemplified by a pair of connection connectors 14 which are detachable in the vertical direction.
  • the connector is also possible for the connector to be composed of a connection connector 21 in which one edge of the sub board 15 is attached and detached in the front-rear direction.
  • the resistance connection means 41, 81, and 83 are formed of tubular metal pillars.
  • the resistance connecting means 85 is exemplified to be formed of an elongated metal member, but it is not easy to realize a predetermined resistance value by the resistance connecting means 41 or the like having such a structure.
  • FIG. 17 First, in the data processing terminal 100 of the present embodiment, as shown in FIG. A connection pad 101 is formed on the upper surface of the first connection pad 1, and the connection pad 101 is electrically connected to the first ground plane 17.
  • Connection pads 102 are also formed on the lower surface of the sub board 15, and the connection pads 102 of the sub board 15 are connected to the connection metal pads 3 4 Conducted by screw 35.
  • a resistor 103 as a resistance connection means is mounted on the lower surface of the sub board 15, and the connection of the sub board 15 through the resistor 103 is provided.
  • the pad 102 and the second ground plane 18 are electrically connected.
  • a pair of mounting pads 104 and 105 are formed on the lower surface of the daughter board 15, and one of the mounting pads 104 is formed integrally with the connection pad 102. ing.
  • the other mounting pad 105 is electrically connected to the second ground plane 18 by the via hole 106, and both ends of the resistor 103 are connected to the pair of mounting pads 104, 105. .
  • the master board 11 is the same as the conventional one.
  • the structure is good.
  • the data processing terminal 100 with only the parent substrate 11 mounted and the child substrate 15 not mounted is sold as a product.
  • the present invention is not limited to the above-described embodiment, and allows various modifications without departing from the scope of the invention.
  • the resistor 103 serving as the resistance connection means is illustrated as being mounted only on the child board 15, but the resistor 103 may be mounted only on the parent board 11. It is possible.
  • the sub-substrate 15 may have the same structure as the conventional one. For example, even if a plurality of types of sub-substrates 15 can be exchanged, it is not necessary to mount the resistor 103 on each of the sub-substrates 15. The productivity of the type of sub-substrates 15 is good. It is also possible to mount two resistors on the parent substrate 11 and the child substrate 15 one by one. In this case, the resistance value of each of the resistors can be halved.
  • FIG. 19A the experimental results by the inventor will be described below with reference to FIGS. 19A, 19B and 20.
  • the present inventor installed the existing electromagnetic field simulation application software based on the FDTD (Finite Differential Time Domain) method on a general personal computer, and by using the electromagnetic field simulation software, the data processing terminal 10 described above. , 30, 40, and 82 were calculated. It should be noted that the far-field radiation field strength is not the same as the electromagnetic interference due to the electromagnetic field near the terminal, but it can be easily assumed that the higher the far-field radiation field strength, the more easily the near field electromagnetic interference is generated.
  • FDTD Finite Differential Time Domain
  • Figures 19A and 19B show models of the electromagnetic field simulation.
  • the first ground plane 17 is modeled as a perfect conductor with a horizontal length of 160 (mm), a front-to-rear width of 70 (mm), and an infinitely small vertical thickness.
  • the second ground plane 18 has a horizontal length of 0 ( mm), the front and rear width is 50 (mm), the top and bottom thickness is infinitely small, and it is modeled by a perfect conductor. Modeled with 4 (mm), perfect conductors, located along the long side of the second ground plane 18.
  • the data processing circuit 19 was composed of signal wiring, a resistor, and a voltage source.
  • Signal distribution The line was modeled with a rod-shaped complete conductor with infinitely small horizontal and vertical thicknesses and a front and rear length of 5 (mm), and was arranged at a height of 2 (mm) from the first ground plane 17.
  • a 1 ( ⁇ ) resistor is inserted between one end of this signal wiring and the first ground plane 17, and a bar-shaped complete conductor is inserted between the other end of the signal wiring and the first ground plane 17. Inserted.
  • the voltage source was placed in the center of the signal wiring in parallel with the first ground plane 17.
  • the internal impedance of the voltage source was set to 0 ( ⁇ ), and the output voltage of the voltage source was set to 1 (V).
  • the data processing circuit 19 is located on the first ground plane 17 immediately below the vicinity of the center of the second ground plane 18 in a direction in which the longitudinal direction is orthogonal to the connector 14. Originally, the data processing circuit 19 is mounted on the entire motherboard 11, but such a signal wiring of only 5 (mm) indicates that the second ground plane 18 resonates. The model was used.
  • Conventional example 1 is a data processing terminal 10 in which the first ground plane 17 and second ground plane 18 are open at the edge facing the connector 14, and conventional example 2 is the second ground plane
  • the two ground planes 17 and 18 correspond to a data processing terminal 30 where the two ground planes 17 and 18 are connected by perfect conductors at points ⁇ and D at the diagonal position of 18.
  • the present invention 1 is a data processing terminal 40 in which the ground planes 17 and 18 are connected by the resistance connection means 41 at the center B of the edge, and the present invention 2 is a data processing terminal 17 and 1
  • the portion between 8 corresponds to a data processing terminal 82 connected by resistance connecting means 83 at three points A, B, and C at the edges.
  • the distance h between the ground planes 17 and 18 is 4 (mm) and the length w of the edge is 40 (mm).
  • R 1 2 0 X ⁇ X h / w ( ⁇ )
  • the resistance R is 37.7 ( ⁇ ). Therefore, in the present invention 1, the resistance value of the resistance connecting means 41 is set to 37.7 ( ⁇ ), and in the present invention 2, the resistance value of the resistance connecting means 83 is set to 113 ( ⁇ ) which is three times the value of R.
  • a calculation region including a calculation model is prepared, and an absorption boundary region is provided around the calculation region. Furthermore, the inside of the calculation area is divided by a mesh.
  • a calculation area with a horizontal length of 260 (vertical), a front-to-back width of 170 (mm), and a vertical width of 100 (mm) was provided, and the calculation model was placed at the center of this.
  • the absorption boundary conditions 10 layers of PML (Perfectly Matched Layer) were used.
  • the vertical width is divided by uniform mesh 2.0 ( ⁇ ).
  • Figure 20 shows the calculation results.
  • the origin is set at the center of the first ground plane 17 and the maximum value of the far radiated electric field strength in the X-y plane, the yz plane, and the zx plane is plotted. This is a result of normalization based on the maximum value of the far radiated electric field strength when the plane 17 and the connection connector 14 are removed.
  • the data processing terminal 30 of Conventional Example 2 could have a higher resonance frequency than the data processing terminal 10 of Conventional Example 1, but still generated strong electromagnetic waves in the frequency band used for wireless communication. are doing. For example, about 1.9 (GHz) for PHS, about 2.0 (GHz) for mobile phones, wireless LAN and Bluetooth
  • Bluetooth uses about 2.4 (GHz), so these wireless communications are easily hindered by the conventional data processing terminal 30.
  • the data processing terminals 40 and 82 of the present inventions 1 and 2 there is no peak of the far radiated electric field intensity in a wide band of at least 1.0 to 3.0 (GHz), and the second This is equivalent to the absence of the ground plane 18 and the connector 14.
  • the increase with respect to the reference is 2.0 (dB), which is very low as compared with Conventional Examples 1 and 2 (in the ground structure consisting of the first ground plane 17, the second ground plane 18, and the connector 14,
  • a resistor having the same value as the characteristic impedance value of the transmission line formed by the first and second ground planes 17 and 18 to the edge of the second ground plane 18 facing the connector 14, Strong resonance due to the ground structure can be suppressed in a wide band.
  • the present invention has the following effects.
  • the resistance connection means for generating a predetermined resistance value connects the position near the other edge of the second ground plane facing the position of the connection connector to the first ground plane.
  • the characteristic impedance of the ground structure including the first ground plane, the plurality of ground terminals, and the second ground plane is equal to the resistance value of the resistance connection means.
  • the open end of the ground structure can be matched and terminated, it is possible to prevent the resonance of the ground structure due to the electromagnetic field of the data processing circuit and prevent the generation of a strong electromagnetic field that impedes wireless communication. it can.
  • the characteristic impedance of the ground structure and the resistance value of the resistance connection means can be made equal.
  • the characteristic impedance of the ground structure and the resistance value of the resistance connection means can be made the same.
  • the resistance value of the plurality of resistance connection means and the characteristic impedance of the ground structure can be made the same, and since there are a plurality of resistance connection means, the parasitic inductance existing in series with each of the resistance connection means is reduced, and the ground structure can be widened. Can be matched termination.
  • one resistor connection means connects the position near the center of the edge of the second ground plane to the first ground plane
  • the two resistance connection means individually connect the positions near both ends of the edge of the second ground plane to the first ground plane
  • the second ground plane is connected by a predetermined number of resistance connection means. It can be symmetrically connected to the ground plane.
  • the resistance connection means is formed in an elongated shape having the same overall length as the edge of the second ground plane and is positioned substantially in parallel,
  • the entire edge of the second ground plane can be connected to the first ground plane by one resistor connection means.
  • the resistance connecting means is composed of a resistor mounted on the parent board and connected to the first ground plane, and the resistor of the parent board and the second ground plane of the child board are connected by a conductor.
  • the structure of the daughter board can be made the same as the conventional one.
  • the resistance connecting means is comprised of a resistor mounted on the secondary board and connected to the second ground plane, and the resistor of the secondary board and the first ground plane of the parent board are connected by a conductor.
  • the resistance connection means is composed of two resistors individually mounted on the parent board and the child board and individually connected to the first ground plane and the second ground plane, respectively. Because the resistor is connected by a conductor,
  • the resistance connection means is composed of two resistors, the resistance value of each can be reduced by half.
  • a wireless communication circuit for wirelessly communicating with the outside is detachably mounted, and the wireless communication circuit and the data processing circuit perform wired communication,
  • a wireless communication circuit for wirelessly communicating with the outside is integrally formed, and the wireless communication circuit and the data processing circuit perform wired communication,
  • the wireless communication circuit can perform wireless communication satisfactorily.
  • a position near the other edge of the second ground plane facing the position of the connection connector of the data processing terminal is connected to the first ground plane.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Noise Elimination (AREA)
  • Transceivers (AREA)
  • Telephone Set Structure (AREA)

Description

明細書 データ処理端末、 親基板、 子基板、 端末設計装置および方法、 コンビユー タプログラム、 情報記憶媒体 技術分野
本発明は、 第一第二グランドプレーンを具備しているデータ処理端末、 このデータ処理端末の親基板および子基板、 データ処理端末の設計に利用 される端末設計装置および方法、 その端末設計装置のためのコンピュータ プログラム、 このコンピュータプログラムが格納されている情報記憶媒体、 に関する。 背景技術
現在、 各種のユーザ端末装置が普及しており、 それらは P D A (Personal Digital Assi stance)として各種のユーザをサポートするとともに、 その処 理データを P H S (Personal Handy-phone System：登録商標）などの無線通 信機能を用いて外部と送受信することもできる。 ここで、 このようなデー タ処理端末の従来例を、 図を参照して説明する。
図 1に第一の従来例としてデータ処理端末 1 0を示す。 このデータ処理 端末 1 0は、 中空の筐体（図示せず）を具備しており、 この筐体の内部には- 親基板 1 1、 子基板 1 5、 この両基板をつなぐ接続コネクタ 1 4、 が配置 されている。 その親基板 1 1には、 集積回路からなる各種のデータ処理回 路（図示せず）が搭載されており'、 子基板 1 5には、 R AM (Random Access Memory)ゃフラッシュメモリなどのメモリ回路（図示せず）が搭載されている c また、 筐体の一端にはカードスロットが形成されており（図示せず）、 こ のカードスロットに別体のカード形状の無線通信ュニット 1 2が着脱自在 に装着されている。 この無線通信ユニッ ト 1 2には、 無線通信回路（図示せ ず）が内蔵されており、 棒状のアンテナ 1 3が取り付けられている。
このデータ処理端末 1 0は、 筐体の表面にタツチパネルやキーボードな どのユーザィンターフェイス (図示せず）を有し、 このユーザィンターフェ ィスの入力データなどに対応して、 親基板 1 1のデータ処理回路が各種の データ処理を実行するものである。
このデータ処理端末 1 0では、 上述のようにカード形状の無線通信ユエ ッ ト 1 2が筐体のカードスロッ トに装着されると、 無線通信ュニッ ト 1 2 の無線通信回路と親基板 1 1のデータ処理回路とが有線通信できる状態と なり、 この無線通信ュエツ ト 1 2を介して P H S機能により 1. 9 (GHz)付近 の周波数帯域で無線通信ができる。
つまり、 このデータ処理端末 1 0は、 必要により無線通信ユニッ ト 1 2 で外部と無線通信を実行することで、 データ処理回路の処理データを無線 で送信することや、 無線で受信したデータをデータ処理回路で処理するこ ともできる。 さらに、 データ処理回路の処理データを子基板 1 5のメモリ 回路で記憶させることで、 大容量のデータを処理することができる。
このようなデータ処理端末 1 0において、 親基板 1 1には、 金属製の第 一グランドプレーンが略全領域に形成されており、 子基板 1 5にも、 金属 製の第ニグランドプレーンが略全領域に形成されており （図示せず）、 両グ ランドプレーンは各基板の回路の電位基準を決めている。
また、 これらの両基板をつなぐ接続コネクタ 1 4には、 複数の信号端子 と複数のグランド端子とが平行に配列されており、 例えば、 三本の信号端 子ごとに一本のグランド端子が揷入されている。 このような構造により、 子基板 1 5が親基板 1 1に装着されると、 接続コネクタ 1 4の信号端子に よって、 親基板 1 1のデータ処理回路と子基板 1 5のメモリ回路とが接続 され、 かつ、 接続コネクタ 1 4のグランド端子によって、 親基板 1 1の第 一グランドプレーンと子基板 1 5の第二グランドプレーンとが接続され、 両基板のグランドプレーンによる電位基準がつながる。
なお、 図 1には、 子基板 1 5が上下方向に着脱される一対の接続コネク タ 1 4により親基板 1 1に装着されているデータ処理端末 1 0を例示した が、 図 2の第二の従来例であるデータ処理端末 2 0のように、 子基板 1 5 が接続コネクタ 2 1に対して前後方向に着脱される製品もある。
また、 図 3の第三の従来例であるデータ処理端末 3 0のように、 第一グ ランドプレーンおよび第二グランドプレーンと各々導通した接続パッド 3 1 , 3 2を親基板 1 1および子基板 1 5の表面や裏面に形成し、 これらの 接続パッド 3 1 , 3 2を補助接続手段 3 3の管状の金属柱 3 4およびビス 3 5で導通させた製品もある。 なお、 このような金属柱 3 4およびビス 3 5は、 通常は子基板 1 5の機械的な保持を目的としているため、 図示した ように、 子基板 1 5の対角位置の一対の角部に配置されていることが一般 的である。
前述したデータ処理端末 1 0， 2 0では、 図 4に示すように、 接続コネ クタ 1 4 , 2 1により接続された親基板 1 1の第一グランドプレーン 1 7 と子基板 1 5の第二グランドプレーン 1 8とが平行に位置する。 また、 親 基板 1 1の第一グランドプレーン 1 7上には、 多数の L S I (Large Scale Integration)などの電子部品や信号配線からなるデータ処理回路 1 9が搭 載されている。
このデータ処理回路 1 9は、 データ処理を実行するときに特定の周波数 の繰り返し信号や非繰り返し信号を回路内で伝送するので、 この近傍には 伝送する信号の基本周波数成分やその高調波成分の電磁界が発生する。 こ の電磁界は親基板 1 1の第一グランドプレーン 1 7に高周波の電流を通電 するだけでなく、 近傍に位置する子基板 1 5の第二グランドプレーン 1 8 にも高周波の電流を誘導する。 本発明者は、 図 4に示すように、 親基板 1 1の第一グランドプレーン 1 7と子基板 1 5の第ニグランドプレーン 1 8と接続コネクタ 1 4のグラン ド端子からなるグランド構造が、 図 5 Aおよび図 5 Bに示すように、 "逆 Lアンテナ" や "逆 Fアンテナ" と呼称される 1 Z 4波長共振のアンテナ 素子 (参考文献： "Smal l Antennas" K. Fuj imoto, A. Henderson and J. R. James, Research Studies Press, Chapter 2. 4)と良く似てレヽることを 見出した。
このように考えると、 接続コネクタ 1 4には複数のグランド端子がある ことから、 子基板 1 5の第二グランドプレーン 1 8の接続コネクタ 1 4側 がアンテナ素子の短絡端、 接続コネクタ 1 4と対向する端部がアンテナ素 子の開放端に相当する。 データ処理回路 1 9から第二グランドプレーン 1 8に誘導される電流に、 第二グランドプレーン 1 8が 1 4波長の共振を 起こす周波数成分がある場合、 この第二グランドプレーン 1 8の周囲には 強い電磁界が発生し、 遠方に向かって強い電磁波が放射される。
子基板 1 5 としてメモリ回路が搭載されたものを考えた場合には、 一般 にその縁部の長さは 25〜75 (mm)程度なので、 1 / 4波長となる周波数は 1 〜 3 (GHz)程度となる。
従来のデータ処理回路 1 9では、 回路内で伝送する信号の基本周波数が 数 MHzであったため、 その高調波も ΙΟΟ (ΜΗζ)程度までであった。 この高調波 成分が前述のグランド構造の 1 Z 4波長となる周波数よりも大幅に下回つ ていたので、 1 Z 4波長の共振は起こらなかった。
しかし、 最近では集積回路の処理速度が上がってきたため、 データ処理 回路 1 9の基本周波数が数百 MHzまで上がり、 その高調波も数 GHz程度まで 伸びてきた。 この高調波と前述のグランド構造が 1 Z 4波長となる周波数 とが重なるため、 このグランド構造は共振を起こすようになった。
一方、 最近の無線通信の発達にともない、 11 3では約1. 9 ½¾)、 携帯 電話機では約 800 (MHz)と約 1. 5 (GHz)と約 2. 0 (GHz)、 無線 L A N (Local Area Network)やブルートゥース （Bluetooth) では約 2. 4 (GHz)と、 GHz帯域の無 線利用が進んでいる。
このような背景から、 前述のグランド構造による共振周波数と無線通信 で利用する周波数帯域とが重なり、 このグランド構造による無線通信の阻 害が問題となってきている。
データ処理回路 1 9で発生する電磁界が直接、 無線通信ユニット 1 2に 影響を与えることは従来から予想されており、 対策がとられているが、 親 基板 1 1のデータ処理回路 1 9の動作に起因して子基板 1 5などが共振ァ ンテナとして作用し、 その電磁界が無線通信ュニット 1 2に影響すること は予測できなかった。
なお、 図 3に示すように、 第三の従来例のデータ処理端末 3 0では、 第 一第二グランドプレーン 1 7， 1 8の開放端の側部が補助接続手段 3 3で 短絡されているので、 1 / 4波長共振は発生しないが、 1 / 2波長共振は 起こりえる。 前述の大きさで 1 / 2波長の共振を起こす周波数は 2〜 6 (GHz)程度なので、 先より周波数が高くなるが、 無線通信で利用される周波 数帯域とは近いため、 やはり通信が阻害されることになる。
前述したデータ処理端末 1 0 , 2 0， 3 0では、 着脱自在に接続される 無線通信ュ-ッ ト 1 2の無線通信が端末内部のグランド構造によって阻害 されることを述べた。 このような無線通信の阻害は、 無線通信ュュッ ト 1 2が上述のグランド構造の近傍に位置すれば発生する。
従って、 無線通信回路が上述のデータ処理端末に接続ケーブルでつなが れた場合や、 上述のデータ処理端末に接続されていなくても近傍に配置さ れた場合にも、 通信障害が発生しえる（図示せず）。
上述のような課題を解決するためには、 子基板 1 5を金属ケース（図示せ ず）で覆い、 この金属ケースを親基板 1 1の第一グランドプレーン 1 7と接 続することで、 子基板 1 5で発生する強力な電磁界を無線通信ュニッ ト 1 2と切り離すことができる。 しかし、 子基板 1 5全体を金属ケースで覆う 構造では、 この金属ケースのためにデータ処理端末 1 0 , 2 0， 3 0が大 型化する課題がある。 発明の開示
本発明は上述のような課題に鑑みてなされたものであり、 無線通信を阻 害する電磁界の発生を軽減しているデータ処理端末、 このデータ処理端末 の親基板およぴ子基板、 データ処理端末の設計に利用される端末設計装置 および方法、 その端末設計装置のためのコンピュータプログラム、 このコ ンピュータプログラムが格納されている情報記憶媒体、 を提供することを 目的とする。
本発明の第一のデータ処理端末は、 第一グランドプレーン、 第ニグラン ドプレーン、 データ処理回路、 接続コネクタ、 抵抗接続手段、 を具備して いる。 第一グランドプレーンは、 所定形状の導体からなり、 電位基準を決 定する。 第二グランドプレーンは、 少なく とも複数の縁部を具備する所定 形状の導体からなり、 第一グランドプレーンと略平行に位置する。 データ 処理回路は、 第一グランドプレーンと第ニグランドプレーンとの少なく と も一方に接続されており、 データ処理を実行する。 接続コネクタは、 少な く とも複数のグランド端子を具備しており、 第二グランドプレーンを一方 の縁部の近傍の位置で第一グランドプレーンに接続している。 抵抗接続手 段は、 所定の抵抗値を発生するように形成されており、 接続コネクタの位 置と対向する第二グランドプレーンの他方の縁部の近傍の位寧を第一ダラ ンドプレーンに接続している。 このため、 第一グランドプレーンと複数の グランド端子と第ニグランドプレーンからなるグランド構造の開放端に所 定の抵抗値が存在することになり、 このグランド構造の共振の Qが低下す る。
また、 本発明の他の形態では、 第一グランドプレーンと複数のグランド 端子と第二グランドプレーンからなるグランド構造の特性インピーダンス と抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端が整合終端されている。
また、 抵抗接続手段が近傍に位置する第ニグランドプレーンの縁部の長 さを "W" 、 第一グランドプレーンと第二グランドプレーンとの間隔を
"h" 、 とすると、 抵抗接続手段の抵抗値 "R" 、
[ひ 1 X 1 2 0 X re X h/ ]≤R< [a 2 X l 2 0 X π X h/w] (Ω) (α ΐおよび α 2は "α 1 ≤ 1 < α 2 " を満足する所定の係数） を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同等と なる。
また、 抵抗接続手段の抵抗値 "R" 力
R= 1 2 0 X π X h/w (Ω)
を満足することにより、
グランド構造の特性インピーダンスと抵抗接続手段の抵抗値とが同一と なる。
また、 抵抗接続手段が第一グランドプレーンと第二グランドプレーンと を並列に接続する η個からなり、 これら η個の抵抗接続手段の各々の抵抗 値 "R η" 、
R η = 1 2 0 X η X π X h/w (Ω)
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性インピーダン スとが同一となり、 抵抗接続手段が複数なので各々に直列に存在する寄生 ィンダクタンスが減少している。 また、 一つの抵抗接続手段が第二グランドプレーンの縁部の中央に近傍 した位置を第一グランドプレーンに接続していることにより、
第二グランドプレーンが一つの抵抗接続手段により対称な状態で第一グ ランドプレーンに接続されている。
また、 二つの抵抗接続手段が第二グランドプレーンの縁部の両端の近傍 の位置を第一グランドプレーンに個々に接続していることにより、
第二グランドプレーンが二つの抵抗接続手段により対称な状態で第一グ ランドプレーンに接続されている。
また、 三つの抵抗接続手段が第ニグランドプレーンの縁部の中央と両端 との近傍の位置を第一グランドプレーンに個々に接続していることにより 第二グランドプレーンが三つの抵抗接続手段により対称な状態で第一グ ランドプレーンに接続されている。
また、 抵抗接続手段が第二グランドプレーンの縁部と同等な全長の細長 形状に形成され、 第ニグランドプレーンの縁部と略平行に位置しているこ とにより、
第二グランドプレーンの縁部の全体が一つの抵抗接続手段により第一グ ランドプレーンに接続されている。 ' また、 第一グランドプレーンはデータ処理回路が搭載された親基板に形 成されており、 第二グランドプレーンはデータ処理回路の処理データを一 時記憶するメモリ回路が搭載された子基板に形成されており、 抵抗接続手 段は親基板に搭載されて第一グランドプレーンに接続された抵抗体からな り、 この親基板の抵抗体と子基板の第二グランドプレーンとが導体で接続 されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、 子基板の 構造は従来と同一である。
また、 第一グランドプレーンはデータ処理回路が搭載された親基板に形 成されており、 第二グランドプレーンはデータ処理回路の処理データを一 時記憶するメモリ回路が搭載された子基板に形成されており、 抵抗接続手 段は子基板に搭載されて第二グランドプレーンに接続された抵抗体からな り、 この子基板の抵抗体と親基板の第一グランドプレーンとが導体で接続 されていることにより、
抵抗接続手段に必要な抵抗体が子基板に搭載されているので、 親基板の 構造は従来と同一である。
また、 第一グランドプレーンはデータ処理回路が搭載された親基板に形 成されており、 第二グランドプレーンはデータ処理回路の処理データを一 時記憶するメモリ回路が搭載された子基板に形成されており、 抵抗接続手 段は親基板と子基板とに個々に搭载されて第一グランドプレーンと第ニグ ランドプレーンとに個々に接続された二つの抵抗体からなり、 これら親基 板と子基板との抵抗体が導体で接続されていることにより、
抵抗接続手段が二つの抵抗体からなるので、 その各々の抵抗値が半減さ れている。
また、 外部と無線通信する無線通信回路が着脱自在に装着されており、 無線通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、 この無 線通信を阻害する電磁界をグランド構造が共振により発生することがない また、 外部と無線通信する無線通信回路が一体に形成されており、 無線 通信回路とデータ処理回路が有線通信することにより、
データ処理回路と有線通信する無線通信回路が無線通信しても、 この無 線通信を阻害する電磁界をグランド構造が共振により発生することがない c 本発明の端末設計装置は、 長さ入力手段、 長さ記憶手段、 間隔入力手段. 間隔記憶手段、 抵抗算出手段、 を具備しており、 本発明のデータ処理端末 の設計に利用される。 その端末設計方法では、 接続コネクタの位置と対向 する第二グランドプレーンの他方の縁部の長さ " W " が長さ入力手段にデ ータ入力されると、 このデータ入力された長さ " W " を長さ記憶手段がデ ータ記憶する。 また、 第一グランドプレーンと第二グランドプレーンとの 間隔 " h " が間隔入力手段にデータ入力されると、 このデータ入力された 間隔 " h " を間隔記憶手段がデータ記憶する。 そして、 接続コネクタの位 置と対向する第二グランドプレーンの他方の縁部の近傍の位置を第一グラ ンドプレーンに接続する抵抗接続手段の抵抗値 " R " を抵抗算出手段が " R = 1 2 0 X π X h /w ( Q ) " として算出するので、 データ処理端末の グランド構造の開放端を整合終端する抵抗接続手段の抵抗値が算出される なお、 本発明で云う所定形状とは、 複数の縁部を具備するものであれば 良く、 例えば、 四つの縁部と四つの角部とを具備した矩形などを許容する c また、 本発明で云う各種手段は、 その機能を実現するように形成されてい れば良く、 例えば、 所定の機能を発揮する専用のハードウェア、 所定の機 能がコンピュータプログラムにより付与されたコンピュータ装置、 コンビ ユータプログラムによりコンピュータ装置の内部に実現された所定の機能. これらの組み合わせ、 等を許容する。 また、 本発明で言う各種手段は、 個々に独立した存在である必要もなく、 ある手段が他の手段の一部である ようなことも許容する。
また、 本発明で云う情報記憶媒体とは、 端末設計装置に各種処理を実行 させるためのコンピュータプログラムが事前に格納されたハードウエアで あれば良く、 例えば、 端末設計装置を一部とする装置に固定されている R O M (Read Only Memory)や H D E) (Hard Disc Drive)、 端末設計装置を一部 とする装置に交換自在に装填される C D (Compact Disc)— R OMや F D (Floppy Disc)、 等を許容する。 . また、 本発明で云う端末設計装置とは、 コンピュータプログラムを読み 取って対応する処理動作を実行できるハードウエアであれば良く、 例えば. C P U (Central Processing Unit)を主体として、 これに R O Mや R AMや I / F (Interface)ュニット等の各種デバイスが接続されたコンピュータ装 置などを許容する。
なお、 本発明でコンピュータプログラムに対応した各種動作を端末設計 装置に実行させることは、 各種デバイスを端末設計装置に動作制御させる ことなども許容する。 例えば、 端末設計装置に各種デ タをデータ記憶さ せることは、 端末設計装置が一部として具備している R AM等の情報記憶 媒体に各種データを格納すること、 端末設計装置に交換自在に装填されて いる F D等の情報記憶媒体に各種データを格納すること、 等を許容する。 図面の簡単な説明
図 1は、 第一の従来例のデータ処理端末の内部構造を示す斜視図である , 図 2は、 第二の従来例のデータ処理端末の内部構造を示す斜視図である, 図 3は、 第三の従来例のデータ処理端末の内部構造を示す斜視図である, 図 4は、 第一の従来例のデータ処理端末の第一グランドプレーンや第二 グランドプレーンなどの電気的構造を示す模式図である。
図 5 Aは、 逆 Lアンテナの構造を示す模式図である。
図 5 Bは、 逆 Fアンテナの構造を示す模式図である。
図 6は、 本発明の実施の第一の形態のデータ処理端末の内部構造を示す 斜視図である。
図 7は、 第一グランドプレーンや第ニグランドプレーンなどの電気的構 造を示す模式図である。
図 8は、 本発明の実施の第一の形態の端末設計装置の物理構造を示すブ ロック図である。
図 9は、 端末設計装置の論理構造を示す模式図である。
図 1 0は、 端末設計装置による端末設計方法を示すフローチャートであ る。
図 1 1は、 第一の変形例のデータ処理端末の内部構造を示す斜視図であ る。 '
図 1 2は、 第二の変形例のデータ処理端末の内部構造を示す斜視図であ る。
図 1 3は、 第三の変形例のデータ処理端末の内部構造を示す斜視図であ る。
図 1 4 Aは、 第四の変形例のデータ処理端末の要部を示す平面図である 図 1 4 Bは、 第五の変形例のデータ処理端末の要部を示す平面図である 図 1 5 Aは、 第六の変形例のデータ処理端末の要部を示す平面図である 図 1 5 Bは、 第七の変形例のデータ処理端末の要部を示す平面図である 図 1 6は、 第八の変形例のデータ処理端末の要部を示す平面図である。 図 1 7は、 本発明の実施の第二の形態のデータ処理端末の内部構造を示 す斜視図である。
図 1 8は、 子基板の要部を示す底面図である。
図 1 9 Aは、 電磁界シミュレーションのモデルを示す模式図である。 図 1 9 Bは、 電磁界シミュレーションのモデルを示す模式図である。 図 2 0は、 遠方放射電界強度の周波数特性を示す特性図である。 発明を実施するための最良の形態
本発明の実施の第一の形態を図 6ないし図 1 0を参照して以下に説明す る。 ただし、 これより以下の実施の形態に関して前述した従来例と同一の 部分は、 同一の名称および符号を使用して詳細な説明は省略する。
まず、 本実施の形態のデータ処理端末 4 0は、 図 6およぴ図 7に示すよ うに、 第一から第三の従来例として前述したデータ処理端末 1 0 , 2 0 , 3 0と同様に、 大型の長方形状の親基板 1 1に各種のデータ処理回路 1 9 が搭載されており、 このデータ処理回路 1 9と有線通信する無線通信ュニ ッ ト 1 2が 1.9(GHz)付近の周波数帯域で外部と無線通信する。
また、 親基板 1 1には、 接続コネクタ 1 4により小型の長方形状の子基 板 1 5が着脱自在に装着されており、 この子基板 1 5の第二グランドプレ ーン 1 8と親基板 1 1の第一グランドプレーン 1 7とが接続コネクタ 1 4 により接続されている。
このように接続コネクタ 1 4により電気的かつ機械的に接続されて平行 に位置している第一グランドプレーン 1 7と第ニグランドプレーン 1 8と は、 さらに抵抗接続手段 4 1によっても電気的に接続されており、 この抵 抗接続手段 4 1では、 第一グランドプレーン/プレーン 1 7, 1 8に各々 導通したメインノ子基板 1 1 , 1 5の接続パッ ド 3 1， 3 2が、 例えば、 抵抗体からなる管状の金属柱およびビスで導通されている（図示せず）。 また、 本形態のデータ処理端末 4 0では、 接続コネクタ 1 4は長方形状 の子基板 1 5の一方の長辺の近傍に平行に位置しているが、 前述のデータ 処理端末 3 0などとは相違して、 点状の抵抗揆続手段 4 1は子基板 1 5の 他方の長辺の中央の近傍に位置している。
そして、 本形態のデータ処理端末 40では、 抵抗接続手段 4 1が近傍に 位置する第二グランドプレーン 1 8の縁部の長さを "w" 、 第一グランド プレーン 1 7と第二グランドプレーン 1 8との間隔を "h" 、 とすると、 抵抗接続手段 4 1の抵抗値 "R" 力 S "R = 1 2 0 X π X hZw(Q)" を満 足している。
このため、 本形態のデータ処理端末 40では、 第一グランドプレーン 1 7と複数のグランド端子と第二グランドプレーン 1 8からなるグランド構 造の特性インピーダンスと抵抗接続手段 4 1の抵抗値とが同一であり、 上 述のグランド構造の開放端が整合終端されている。
なお、 本形態のデータ処理端末 4 0では、 上述のように第二グランドプ レーン 1 8の角部の近傍に接続コネクタ 1 4の端部が位置するとき、 その 位置を第二グランドプレーン 1 8の角部と近似し、 第二グランドプレーン 1 8の縁部の近傍に抵抗接続手段 4 1が位置するとき、 その位置を第ニグ ランドプレーン 1 8の縁部と近似する。
上述のような構成において、 本形態のデータ処理端末 4 0では、 無線通 信ュニッ ト 1 2が無線通信するときに親基板 1 1のデータ処理回路 1 9が データ処理を実行して電磁界を発生するため、 この電磁界が第一第二ダラ ンドプレーン 1 7 , 1 8を接続コネクタ 1 4のグランド端子で接続したグ ランド構造に作用する。
し力 し、 このグランド構造の開放端である第二グランドプレーン 1 8の 縁部中央が抵抗接続手段 4 1で第一グランドプレーン 1 7に接続されてお り、 この抵抗接続手段 4 1の抵抗値が上述のグランド構造の特性インピー ダンスと同一である。
このため、 上述のグランド構造は開放端が整合終端されており、 データ 処理回路 1 9の電磁界が作用しても共振により無線通信を阻害する強力な 電磁界を発生しない。 このため、 本形態のデータ処理端末 4 0は、 無線通 信ュ-ッ ト 1 2の無線通信を阻害することを防止でき、 無線通信を良好に 実行することができる。
しかも、 本形態のデータ処理端末 4 0では、 接続コネクタ 1 4の位置や 構造は従来と同一であり、 一個の抵抗接続手段 4 1が新規に追加されてい るだけなので、 その構造が簡単で組立性も良好である。 さらに、 この抵抗 接続手段 4 1が接続コネクタ 1 4とは相反する子基板 1 5の長辺の中央付 近に位置するので、 抵抗接続手段 4 1が子基板 1 5を機械的にも保持すれ ば、 第二グランドプレーン 1 8を対称な状態で良好に第一グランドプレー ン 1 7に接続することができる。
ここで、 上述のような構造のデータ処理端末 4 0の設計に利用される本 実施の形態の端末設計装置 5 0を以下に説明する。 本形態の端末設計装置 5 0は、 図 8に示すように、 コンピュータの主体となるハードウェアとし て C P U 5 1を具備しており、 この C PU 5 1には、 バスライン 5 2によ り、 ROM5 3、 RAM 54 , HDD 5 5、 F D 5 6が交換自在に装填さ れる F D D (FD Drive) 5 7、 CD— ROM5 8が交換自在に装填される C D ドライブ 5 9、 キーボード 6 0、 マウス 6 1、 ディスプレイ 6 2、 I / Fユニッ ト 6 3、 等のハードウェアが接続されている。
本形態の端末設計装置 5 0では、 ROM5 3、 RAM 5 4 , HDD 5 5 交換自在な FD 5 6、 交換自在な CD— ROM 5 8、 等のハードウェアが 情報記憶媒体に相当し、 これらの少なく とも一個に C PU 5 1のためのコ ンピュータプログラムや各種データがソフ トウエアとして格納されている, 例えば、 C P U 5 1に各種の処理動作を実行させるコンピュータプログ ラムは、 F D 5 6や CD— R OM 5 8に事前に格納されている。 このよう なソフトウェアは HDD 5 5に事前にィンス トールされており、 端末設計 装置 5 0の起動時に RAM 54に複写されて C P U 5 1にデータ読取され る。
このように C PU 5 1が適正なコンピュータプログラムをデータ読取し て各種の処理動作を実行することにより、 本形態の端末設計装置 5 0は、 図 1 0に示すように、 長さ入力手段 7 1、 長さ記憶手段 7 2、 間隔入力手 段 7 3、 間隔記憶手段 74、 抵抗算出手段 7 5、 等の各種手段を各種機能 として論理的に具備している。
各入力手段 7 1 , 7 3は、 RAM 54に格納されているコンピュータプ ログラムに対応して C PU 5 1がキーボード 6 0の入力データをデータ認 識する機能などに相当し、 各記憶手段 7 2, 74は、 上述のコンピュータ プログラムに対応して C PU 5 1がデータ認識するように HDD 5 5に構 築された記憶ェリアなどに相当する。 長さ入力手段 7 1は、 接続コネクタ 1 4の位置と対向する第二グランド プレーン 1 8の他方の縁部の長さ "w" がデータ入力され、 長さ記憶手段 7 2は、 長さ入力手段 7 1にデータ入力された長さ "w" をデータ記憶す る。 間隔入力手段 7 3は、 第一グランドプレーン 1 7と第二グランドプレ ーン 1 8との間隔 "h" がデータ入力され、 間隔記憶手段 74は、 間隔入 力手段 7 3にデータ入力された間隔 "h" をデータ記憶する。
そして、 抵抗算出手段 7 5は、 CPU 5 1がコンピュータプログラムに 対応して所定のデータ処理を実行する機能などに相当し、 上述の各記憶手 段 7 2, 7 4の記憶データに基づいて、 "R= 1 20 X X h/w(Q)，， として抵抗接続手段 4 1の抵抗値 "R" を算出する。
上述のような各種手段は、 必要によりキーボード 6 0やディスプレイ 6 2等のハードウエアを利用して実現されるが、 その主体は RAM 54等の 情報記憶媒体に格納されたソフトウエアに対応して、 端末設計装置 5 0の ハードウエアである C PU 5 1が機能することにより実現されている。 このようなソフトウェアは、 例えば、 キーボード 6 0などによる長さ "w" のデータ入力を受け付ける長さ入力処理、 そのデータ入力された長 さ "w" を HDD 5 5などによりデータ記憶する長さ記憶処理、 間隔 "h" のデータ入力を受け付ける間隔入力処理、 そのデータ入力された間 隔 " h" をデータ記憶する間隔記憶処理、 "R= 1 20 X XhZw (Ω)" として抵抗接続手段 4 1の抵抗値 "R" を算出する抵抗算出処理、 等の処理動作を C PU 5 1等に実行させるためのコンピュータプログラム として RAM 5 4等の情報記憶媒体に格納されている。
上述のような構成において、 本形態のデータ処理端末 4 0は、 データ処 理回路 1 9 と有線通信する無線通信ュエツ ト 1 2が外部と無線通信するこ とができ、 そのとき、 第一グランドプレーン 1 7と接続コネクタ 1 4と第 ニグランドプレーン 1 8からなるグランド構造にデータ処理回路 1 9が発 生する高周波の電磁界が作用する。
しかし、 本形態のデータ処理端末 4 0では、 第二グランドプレーン 1 8 の接続コネクタ 1 4とは反対の縁部が抵抗接続手段 4 1で第一グランドプ レーン 1 7に接続されており、 その抵抗接続手段 4 1の抵抗値が上述のグ ランド構造の特性インピーダンスと一致している。
このため、 このグランド構造は開放端が整合終端されており、 データ処 理回路 1 9から作用する高周波の電磁界に共振して、 無線通信ュニッ ト 1 2の無線通信を阻害する強力な電磁界を発生することがないので、 本形態 のデータ処理端末 4 0は、 無線通信ュニット 1 2が良好に無線通信するこ とができる。
ここで、 このようなデータ処理端末 4 0の設計に利用される端末設計装 置 5 0の端末設計方法を以下に説明する。 本形態の端末設計装置 5 0は、 第ニグランドプレーン 1 8の長さ " w " と、 第一グランドプレーン 1 7と 第二グランドプレーン 1 8との間隔 " h " とが決定されているデータ処理 端末 4 0での、 抵抗接続手段 4 1の抵抗値を算出することができる。
その場合、 図 1 0に示すように、 端末設計装置 5 0のディスプレイ 6 2 には "以下のデータを入力して下さい。 " などのガイダンステキストが "長さ w = (mm) , 間隔 h = (mm) " なる入力項目とともに表示出力され る（ステップ S 3 )。
そこで、 データ処理端末 4 0を設計する作業者（図示せず）が、 上述の入 力項目に所望の数値データをキーボード 6 0などでデータ入力すると（ステ ップ S 4 )、 端末設計装置 5 0は、 そのデータ入力された数値データをデー タ記憶する（ステップ S 5 )。
このようにデータ入力された数値データは上述の入力項目の位置に表示 出力されるが、 事前にデータ入力されてデータ記憶された数値データが存 在するときは（ステップ S 1 )、 その数値データが変更自在なデフオルト値 として入力項目に表示される（ステップ S 2 , S 3)。
そして、 本形態の端末設計装置 5 0は、 長さ "w" と間隔 "h" との両 方をデータ記憶した状態で処理開始がデータ入力されると（ステップ S 6 ,
5 7)、 上述の記憶データに基づいて "R = 1 2 0 X π X h/ (Ω)" とし て抵抗接続手段 4 1の抵抗値 "R" を算出する（ステップ S 8)。
このように算出された抵抗接続手段 4 1の抵抗値 "R" はディスプレイ
6 2で表示出力されるので（ステップ S 9)、 作業者は、 製造するデータ処 理端末 4 0の第一第二グランドプレーン 1 7， 1 8を抵抗値 " R" の抵抗 接続手段 4 1で接続することができる。
なお、 本発明は上記形態に限定されるものではなく、 その要旨を逸脱し ない範囲で各種の変形を許容する。 例えば、 上記形態では端末設計装置 5 0が長さ "w" と間隔 "h" とのデータ入力に対応して抵抗値 "R" をデ ータ出力することを例示したが、 長さ "w" と間隔 "h" と抵抗値 "R" とのデータ入力に対応して，" R= 1 2 0 X π X h/w (Ω)" の成立の有無 をデータ出力することも可能である。
また、 上記形態の端末設計装置 5 0では、 RAM5 4等に格納されてい るコンピュータプログラムに対応して C PU 5 1が動作することにより、 端末設計装置 5 0の各種機能として各種手段が論理的に実現されることを 例示した。 しかし、 このような各種手段の各々を固有のハードウェアとし て形成することも可能であり、 一部をソフトウエアとして RAM 5 4等に 格納するとともに一部をハードウヱァとして形成することも可能である。
さらに、 上記形態ではデータ処理端末 4 0の抵抗接続手段 4 1の抵抗値 "R" が "R= 1 2 0 X π X h/w (Ω)" を満足していることを例示した が、 例えば、 "ひ 1 ≤ 1く 0； 2 " を満足する所定の係数ひ 1 , ひ 2により 抵抗接続手段 4 1の抵抗値 "R" 力
[ 1 X 1 2 0 X π X h/ w]≤R< [α 2 X 1 2 0 X π X h/w] (Ω) なる所定の範囲を満足することも可能である。
この場合でも、 データ処理端末 4 0のグランド構造の特性インピーダン スと抵抗接続手段 4 1の抵抗値とが完全に同一ではなく とも同等となるの で、 グランド構造から無線通信を阻害する強力な電磁界の発生を防止する ことができる。 なお、 抵抗接続手段 4 1の抵抗値がデータ処理端末 4 0の グランド構造の特性インピーダンスと同等でなく とも、 所定の抵抗値によ りグランド構造の共振の Qを低下させることはできるので、 発生する電磁 界を低減することは可能である。
また、 上記形態ではデータ処理端末 4 0に無線通信ュニッ ト 1 2が着脱 自在に装着されることを例示したが、 例えば、 無線通信ユニット 1 2がー 体に固定されていることも可能であり、 無線通信ュニッ ト 1 2が接続ケー ブル（図示せず）を介して接続されることも可能であり、 別体の無線通信ュ ニッ ト 1 2が接続されることなく近傍で使用されることも可能である。 同様に、 上記形態では子基板 1 5が親基板 1 1に着脱自在に装着される ことを例示したが、 これが一体に固定されていることも可能である。 また 上記形態では子基板 1 5と無線通信ュニッ ト 1 2とが親基板 1 1の同一面 上に配置されていることを例示したが、 例えば、 子基板 1 5が親基板 1 1 の表面上に位置して無線通信ュニッ ト 1 2が親基板 1 1の裏面上に位置す ることも可能である。
さらに、 上記形態のデータ処理端末 4 0では、 子基板 1 5が接続される 親基板 1 1にデータ処理回路 1 9が搭載されていることを例示したが、 こ のデータ処理回路 1 9が子基板 1 5のみに搭載されていることも可能であ り、 親基板 1 1 と子基板 1 5 との両方に分散されて搭載されていることも 可能である。
上述のようにデータ処理回路 1 9が子基板 1 5のみに搭載されている場 合、 回路基板としての親基板 1 1は不要なので、 大面積かつ大容量の第一 グランドプレーン 1 7は、 回路基板とは別個のグランド専用の部材として 形成することが好適である。
また、 上記形態ではデータ処理端末 40が携帯用に形成されていること を例示したが、 これが据置用に形成されていることも可能である。 また、 上記形態では無線通信ュニット 1 2の通信周波数が PHS用の 1.9(GHz)付 近であることを例示したが、 これが携帯電話用の 800(MHz)、 1.5(GHz), 2. O(GHz), 付近であることも可能であり、 ブルートゥース （Bluetooth) 用 の 2.4(GHz)付近であることも可能である。
さらに、 上記形態のデータ処理端末 4.0では、 子基板 1 5の接続コネク タ 1 4とは反対の縁部の中央付近に一個の点状の抵抗接続手段 4 1が位置 することを例示したが、 例えば、 このような抵抗接続手段 4 1を複数とす ることも可能である。
例えば、 図 1 1に上記形態の第一の変形例として例示するデータ処理端 末 8 0では、 長方形の子基板 1 5の一辺の両側の角部に二個の抵抗接続手 段 8 1がー個ずつ位置しており、 図 1 2に第二の変形例として例示するデ ータ処理端末 8 2では、 長方形の子基板 1 5の一辺の両側の角部と中央と に三個の抵抗接続手段 8 3がー個ずつ位置している。
これらの場合も、 複数の抵抗接続手段 8 1, 8 3の合計の抵抗値 "R"' は " R== 1 20 X π X hZw (Ω)" を満足するので、 二個の抵抗接続手段 8 1の個々の抵抗値 "R n" は "R n = 240 X π X hZw (Ω)" を満足 しており、 三個の抵抗接続手段 83の個々の抵抗値 "Rn" は "Rn = 3 60 X π X h/w (Ω)" を満足している。
このように第一第二グランドプレーン 1 7, 1 8を複数の抵抗接続手段 8 1 , 83で並列に接続すると、 抵抗接続手段 8 1 , 8 3に直列に存在す る寄生ィンダクタンスが減少して前述のグランド構造を広帯域で整合終端 することができるので、 無線通信を阻害する強力な電磁界の発生を広帯域 で防止することができる。
さらに、 図 1 3に第三の変形例として例示するデータ処理端末 8 4では. 抵抗接続手段 8 5が子基板 1 5の一辺と同等な全長の細長形状の金属部材 からなり、 この一個の抵抗接続手段 8 5が子基板 1 5の一辺と平行に配置 されている。 このように第二グランドプレーン 1 8の一辺の全体を細長形 状の抵抗接続手段 8 5で第一グランドプレーン 1 7に接続すると、 抵抗接 続手段 8 5に直列に存在する寄生ィンダクタンスを最低とすることができ る。
また、 上記形態では子基板 1 5および第二グランドプレーン 1 8が単純 な長方形に形成されていることを例示したが、 図 1 4 Aに第四の変形例と して示すように、 第二グランドプレーン 9 0が L字型に形成されているこ とも可能であり、 同図 1 4 Bに第五の変形例として示すように、 第二ダラ ンドプレーン 9 1が T字型に形成されていることも可能である。
このような場合でも、 抵抗接続手段 9 2 , 9 3は異形の第二グランドプ レーン 9 0 , 9 1の接続コネクタ 1 4とは反対の縁部に位置すれば良く、 その縁部の長さ " w " に対して " R = 1 2 0 X π X h /w ( Ω ) " の抵抗値 を満足すれば良い。
しかし、 上述のように第二グランドプレーン 9 0 , 9 1が L字型や丁字 型に形成されていると、 図中で側方に突出した部分も開放端として作用す る懸念がある。 そこで、 これが問題となる場合には、 図 1 5 Aおよび図 1 5 Βに第六および第七の変形例として示すように、 第二グランドプレーン 9 0， 9 1の図中側方に突出した部分にも抵抗接続手段 9 4 , 9 5を配置 することが好適である。
ただし、 このような場合でも、 抵抗接続手段 9 2〜 9 5は、 各々が配置 された縁部の長さ " w " に対して " R = 1 2 0 X π X h / w ( Ω ) " の抵抗 値を満足すれば良いので、 例えば、 L字型の第二グランドプレーン 9 0で 抵抗接続手段 9 2, 94が位置する縁部の長さが " w 1， w 2" として相 違する場合、 抵抗接続手段 9 2, 94の抵抗値 "1 1， R 2" も "R 1 = 1 20 X π X h/w 1 (Ω), R 2 = 1 2 0 X π X h/w 2 (Ω)" として相 違することになり、 これは Τ字型の第二グランドプレーン 9 1でも同様で ある。
さらに、 上記形態のデータ処理端末 4 0等では、 接続コネクタ 1 4が第 ニグランドプレーン 1 8の縁部に位置することを例示したが、 図 1 6に示 すように、 接続コネクタ 1 4が第ニグランドプレーン 9 6の中央に位置す ることも可能である。
この場合、 接続コネクタ 1 4が緣部に位置する一対の第二グランドプレ ーン 1 8を一体に接合した構造と等価なので、 接続コネクタ 14の両側に 位置する第二グランドプレーン 9 6の縁部の各々に二個の抵抗接続手段 4 1を一個ずつ配置することが好適である。
また、 上記形態のデータ処理端末 4 0等では、 接続コネクタが上下方向 に着脱自在な一対の接続コネクタ 1 4からなることを例示したが、 図 2に 例示したデータ処理端末 20のように、 接続コネクタが子基板 1 5の一方 の縁部が前後方向に着脱される接続コネクタ 2 1からなることも可能であ る。
さらに、 上記形態のデータ処理端末 4 0 , 8 0, 8 2では、 抵抗接続手 段 4 1， 8 1 , 8 3が管状の金属柱おょぴビスからなることを想定し、 デ ータ処理端末 8 4では、 抵抗接続手段 8 5が細長形状の金属部材からなる ことを例示したが、 このような構造の抵抗接続手段 4 1等で所定の抵抗値 を実現することは容易ではない。
そこで、 このような課題を解決したデータ処理端末 1 0 0を本発明の実 施の第二の形態として図 1 7および図 1 8を参照して以下に説明する。 ま ず、 本形態のデータ処理端末 1 0 0では、 図 1 7に示すように、 親基板 1 1の上面に接続パッド 1 0 1が形成されており、 この接続パッド 1 0 1力 s 第一グランドプレーン 1 7に導通されている。
子基板 1 5の下面にも接続パッド 1 0 2が形成されており、 この子基板 1 5の接続パッ ド 1 0 2は親基板 1 1の接続パッド 1 0 1に導体の金属柱 3 4およびビス 3 5で導通されている。 ただし、 図 1 8に示すように、 子 基板 1 5の下面に,は抵抗接続手段である抵抗体 1 0 3が実装されており、 この抵抗体 1 0 3を介して子基板 1 5の接続パッド 1 0 2と第二グランド プレーン 1 8とが導通されている。
より具体的には、 子基板 1 5の下面には一対の実装パッド 1 0 4， 1 0 5が形成されており、 その一方の実装パッド 1 0 4は接続パッド 1 0 2と 一体に形成されている。 他方の実装パッド 1 0 5はヴィァホール 1 0 6に より第ニグランドプレーン 1 8と導通されており、 抵抗体 1 0 3は両端が 一対の実装パッド 1 0 4 , 1 0 5に接続されている。
このような構成において、 本形態のデータ処理端末 1 0 0では、 抵抗接 続手段である抵抗体 1 0 3が子基板 1 5のみに搭載されているので、 親基 板 1 1は従来と同一の構造で良い。 このため、 親基板 1 1のみ搭載されて 子基板 1 5は搭載されていないデータ処理端末 1 0 0を製品として販売し. このデータ処理端末 1 0 0に顧客が所望によりォプションの子基板 1 5を 追加するような場合、 この追加により発生する課題を防止する抵抗体 1 0 3を子基板 1 5のみに搭載しておけば良いことになる。
従って、 子基板 1 5が搭載されていない初期状態のデータ処理端末 1 0 0に無用な対策を実施する必要がなく、 初期状態のデータ処理端末 1 0 0 の構造を簡略化して生産性を向上させることができる。 また、 データ処理 装置 1 0 0に子基板 1 5が最初から搭載される場合でも、 例えば、 子基板 1 5のサイズや形状が設計変更されるときに親基板 1 5まで設計変更する 必要がないので、 量産するデータ処理端末 1 0 0の生産性が良好である。 なお、 本発明も上記形態に限定されるものではなく、 その要旨を逸脱し ない範囲で各種の変形を許容する。 例えば、 上記形態では抵抗接続手段と なる抵抗体 1 0 3が子基板 1 5のみに搭載されていることを例示したが、 抵抗体 1 0 3が親基板 1 1のみに搭載されていることも可能である。
この場合、 子基板 1 5は従来と同一の構造で良いので、 例えば、 複数種 類の子基板 1 5を交換自在としても、 その各々に抵抗体 1 0 3を搭載する 必要がないので、 複数種類の子基板 1 5の生産性が良好である。 また、 二 個の抵抗体を親基板 1 1と子基板 1 5とに一個ずつ搭載することも可能で あり、 この場合は抵抗体の各々の抵抗値を半分とすることができる。
ここで、 本発明者による実験結果を図 1 9 A、 図 1 9 Bおよび図 2 0を 参照して以下に説明する。
本発明者は F D T D (Finite Differential Time Domain)法に基づいた既 存の電磁界シミュレーションのアプリケーションソフトを一般的なパーソ ナルコンピュータにィンス トールし、 その電磁界シミュレーションソフト により、 前述したデータ処理端末 1 0， 3 0 , 4 0， 8 2の遠方放射電界 強度の周波数特性を算出した。 なお、 遠方放射電界強度と端末近傍の電磁 界による電磁干渉とは同一ではないが、 遠方放射電界強度が高いほど近傍 の電磁干渉も発生しやすいことは容易に想定できる。
図 1 9 Aおよび図 1 9 Bに電磁界シミュレーションのモデルを示す。 第 ーグランドプレーン 1 7は、 左右長が 160 (mm)、 前後幅が 70 (mm)、 上下厚が 無限小、 の完全導体でモデル化し、 第二グランドプレーン 1 8は、 左右長 力 0 (mm)、 前後幅が 50 (mm)、 上下厚が無限小、 の完全導体でモデル化した, さらに、 接続コネクタ 1 4は、 左右長が 20 (讓）、 前後幅が無限小、 上下厚 が 4 (mm)、 の完全導体でモデル化し、 第二グランドプレーン 1 8の長辺に 沿って位置した。
データ処理回路 1 9は、 信号配線と抵抗と電圧源とで構成した。 信号配 線は、 左右幅と上下厚が無限小、 前後長が 5 (mm)、 の棒状の完全導体でモ デル化し、 第一グランドプレーン 1 7から 2 (mm)の高さに配置した。 この 信号配線の一端と第一グランドプレーン 1 7との間には 1 ( Ω )の抵抗を揷 入し、 信号配線の他端と第一グランドプレーン 1 7との間には棒状の完全 導体を挿入した。 電圧源は信号配線の中央に第一グランドプレーン 1 7と 平行に配置した。 電圧源の内部インピーダンスは 0 ( Ω )、 電圧源の出力電 圧は 1 (V )とした。
このデータ処理回路 1 9は、 長手方向が接続コネクタ 1 4と直交する方 向で、 第二グランドプレーン 1 8の中央付近の真下で第一グランドプレー ン 1 7上に位置するものとした。 本来、 データ処理回路 1 9は親基板 1 1 の全体に搭載されているものであるが、 わずか 5 (mm)の信号配線でも第二 グランドプレーン 1 8が共振することを示すため、 このようなモデルとし た。
本シミュレーションでは、 従来例と本発明とのデータ処理端末について それぞれ二つずつ検討した。 従来例 1は、 第一グランドプレーン 1 7と第 ニグランドプレーン 1 8とが接続コネクタ 1 4と対向する縁部で開放端に なったデータ処理端末 1 0、 従来例 2は、 第二グランドプレーン 1 8の対 角位置にある Α点と D点とで両グランドプレーン 1 7， 1 8が完全導体で つながれたデータ処理端末 3 0、 に相当する。
本発明 1は、 両グランドプレーン 1 7 , 1 8間が縁部の中心 B点で抵抗 接続手段 4 1により接続されたデータ処理端末 4 0、 本発明 2は、 両グラ ンドプレーン 1 7 , 1 8間が縁部の三点 A , B， Cで抵抗接続手段 8 3に より接続されたデータ処理端末 8 2、 に相当する。
接続コネクタ 1 4と対向する第ニグランドプレーン 1 8の縁部では、 両 グランドプレーン 1 7 , 1 8の間隔 hが 4 (mm)、 縁部の長さ wが 40 (mm)で あるから、 " R = 1 2 0 X π X h / w ( Ω )，， の数式より、 抵抗接続手段の '抵抗値 Rは 37.7(Ω)となる。 そこで、 本発明 1では抵抗接続手段 4 1の抵 抗値を 37.7(Ω)とし、 本発明 2では抵抗接続手段 8 3の抵抗値を Rの三倍 の値である 113(Ω)とした。
FDTD法による電磁界シミュレーションでは、 計算モデルを含む計算 領域を用意し、 その外周に吸収境界領域を設ける。 さらに、 計算領域内を メッシュで分割する。 本計算では、 左右長が 260(讓） 、 前後幅が 170(mm) 、 上下幅が 100(mm)の計算領域を設け、 この中央に計算モデルを配置した。 吸 収境界条件には、 10層の PML (Perfectly Matched Layer)の吸収境界条件 を用いた。 さらに、 計算領域内は左右長と前後長とがともに 5.0(mm)、 上下 幅が 2.0 (賺）の均一メッシュで分割した。
以上の条件のもと、 1.0〜3.0(GHz)の遠方放射電界強度を計算した。 図 2 0に計算結果を示す。 第一グランドプレーン 1 7の中心に原点を設定し、 X - y平面、 y- z平面、 z-x平面での遠方放射電界強度の最大値をプロッ トした 従来例 1の計算モデルにおいて、 第二グランドプレーン 1 7と接続コネク タ 1 4とを取り去った場合の遠方放射電界強度の最大値をもとに正規化し た結果である。
従来例 1のデータ処理端末 1 0では、 1.4(GHz)付近にピークがある。 第 ニグランドプレーン 1 8の接続コネクタ 1 4の位置から他方の縁部までの 距離は 45 (瞧）であり、 この長さが 1 / 4波長となる周波数は 1· 7 (GHz)であ る。 第二グランドプレーン 1 8が幅広の導体板形状をしているため、 共振 周波数が多少低くなることを想定すると、 このピークの原因は第一グラン ドプレーン 1 7と第ニグランドプレーン 1 8と両グランドプレーン 1 7 , 1 8をつなぐ接続コネクタ 1 4とで形成されるグランド構造の共振にある と推測できる。
従来例 2のデータ処理端末 3 0では、 2.2(GHz)付近にピークがある。 第 ニグランドプレーン 1 8の接続コネクタ 1 4の位置から他方の縁部までの 距離が 1 / 2波長となる周波数は 3. 4 (GHz)と、 上述のピーク周波数とは大 きく異なる。 しかし、 両グランドプレーン 1 7 , 1 8を短絡する A点の位 置が非対称であるのと、 先と同様に第ニグランドプレーン 1 8が幅広の導 体板形状をしているため、 共振周波数が多少低くなることを想定すると、 このピークの原因も第一第ニグランドプレーン 1 7， 1 8と接続コネクタ 1 4と A , D点の補助接続手段 3 3 とで形成されるグランド構造の共振に あると推測できる。
この従来例 2のデータ処理端末 3 0 ·では、 従来例 1のデータ処理端末 1 0に比べて共振周波数を高くすることができたが、 依然として無線通信で 利用される周波数帯域で強い電磁波が発生している。 例えば、 P H Sでは 約 1. 9 (GHz)、 携帯電話機では約 2. 0 (GHz)、 無線 L A Nやブルートゥース
(Bluetooth) では約 2. 4 (GHz)を利用することから、 これらの無線通信が従 来 2のデータ処理端末 3 0では阻害されやすい。
—方、 本発明 1， 2のデータ処理端末 4 0， 8 2では、 少なく とも 1. 0〜 3. 0 (GHz)の広帯域で遠方放射電界強度のピークは存在せず、 基準とした第 ニグランドプレーン 1 8と接続コネクタ 1 4とがない状態と同等である。 ともに基準に対する増加分が 2. 0 (dB)と、 従来例 1， 2に比べて非常に低い ( 第一グランドプレーン 1 7と第ニグランドプレーン 1 8 と接続コネクタ 1 4からなるグランド構造において、 第一第二グランドプレーン 1 7， 1 8によって形成される伝送線路の特性インピーダンス値と同値の抵抗体を 第ニグランドプレーン 1 8の接続コネクタ 1 4と対向する縁部につけるこ とで、 このグランド構造による強い共振を広帯域で抑制することができる, 以上説明したように、 本発明には以下の効果がある。
本発明の第一のデータ処理端末では、 所定の抵抗値を発生する抵抗接続 手段が接続コネクタの位置と対向する第二グランドプレーンの他方の縁部 の近傍の位置を第一グランドプレーンに接続していることにより、 第一グランドプレーンと複数のグランド端子と第二グランドプレ^ "ンか らなるグランド構造の共振の Qを低下させることができるので、 データ処 理回路の電磁界に起因したグランド構造の共振を低減して無線通信を阻害 する強力な電磁界の発生を防止することができる。
また、 本発明の他の形態では、 第一グランドプレーンと複数のグランド 端子と第二グランドプレーンからなるグランド構造の特性インピーダンス と抵抗接続手段の抵抗値とが同等であることにより、
グランド構造の開放端を整合終端することができるので、 データ処理回 路の電磁界に起因したグランド構造の共振を予防して無線通信を阻害する 強力な電磁界の発生を確実に防止することができる。
また、 抵抗接続手段が近傍に位置する第ニグランドプレーンの縁部の長 さを "w" 、 第一グランドプレーンと第二グランドプレーンとの間隔を "h" 、 とすると、 抵抗接続手段の抵抗値 "R" 力 S、
[α 1 X 1 2 0 X π X h/w]≤ R < [ α 2 X 1 2 0 X π X h/w] (Ω) (α 1および α 2は " α 1 ≤ 1 < ο; 2" を満足する所定の係数） を満足することにより、
グランド構造の特性ィンピーダンスと抵抗接続手段の抵抗値とを同等と することができる。
また、 抵抗接続手段の抵抗値 "R" 力
R = 1 2 0 X π X h/w (Ω)
を満足することにより、
グランド構造の特性ィンピーダンスと抵抗接続手段の抵抗値とを同一と することができる。
また、 抵抗接続手段が第一グランドプレーンと第二グランドプレーンと を並列に接続する n個からなり、 これら n個の抵抗接続手段の各々の抵抗 値 "Rn" 力 S、 Ι η = 1 2 0 Χ η Χ π Χ 1ι / ( Ω )
を満足することにより、
複数からなる抵抗接続手段の抵抗値とグランド構造の特性ィンピーダン スとを同一とすることができ、 抵抗接続手段が複数なので各々に直列に存 在する寄生ィンダクタンスを減少させてグランド構造を広帯域で整合終端 することができる。
また、 一つの抵抗接続手段が第ニグランドプレーンの縁部の中央に近傍 した位置を第一グランドプレーンに接続していることにより、
また、 二つの抵抗接続手段が第ニグランドプレーンの縁部の両端の近傍 の位置を第一グランドプレーンに個々に接続していることにより、
また、 三つの抵抗接続手段が第二グランドプレーンの縁部の中央と両端 との近傍の位置を第一グランドプレーンに個々に接続していることにより 第二グランドプレーンを所定個数の抵抗接続手段により対称な状態で第 —グランドプレーンに接続することができる。
また、 抵抗接続手段が第ニグランドプレーンの縁部と同等な全長の細長 形状に形成されて略平行に位置していることにより、
第二グランドプレーンの縁部の全体を一つの抵抗接続手段により第一グ ランドプレーンに接続することができる。
また、 抵抗接続手段は親基板に搭載されて第一グランドプレーンに接続 された抵抗体からなり、 この親基板の抵抗体と子基板の第二グランドプレ ーンとが導体で接続されていることにより、
抵抗接続手段に必要な抵抗体が親基板に搭載されているので、 子基板の 構造を従来と同一にすることができる。
また、 抵抗接続手段は子基板に搭載されて第二グランドプレーンに接続 された抵抗体からなり、 この子基板の抵抗体と親基板の第一グランドブレ ーンとが導体で接続されていることにより、 抵抗接続手段に必要な抵抗体が子基板に搭載されているので、 親基板の 構造を従来と同一にすることができる。
また、 抵抗接続手段は親基板と子基板とに個々に搭載されて第一グラン ドプレーンと第二グランドプレーンとに個々に接続された二つの抵抗体か らなり、 これら親基板と子基板との抵抗体が導体で接続されていることに より、
抵抗接続手段が二つの抵抗体からなるので、 その各々の抵抗値を半減す ることができる。
また、 外部と無線通信する無線通信回路が着脱自在に装着されており、 無線通信回路とデータ処理回路が有線通信することにより、
また、 外部と無線通信する無線通信回路が一体に形成されており、 無線 通信回路とデータ処理回路が有線通信することにより、
無線通信回路の無線通信を阻害する電磁界をグランド構造が共振により 発生することがないので、 無線通信回路が良好に無線通信することができ る。
本発明の端末設計装置の端末設計方法では、 データ処理端末の接続コネ クタの位置と対向する第二グランドプレーンの他方の縁部の近傍の位置を 第一グランドプレーンに接続する抵抗接続手段の抵抗値 "R" を抵抗算出 手段が "R= 1 20 X X hZw(Q)'， として算出することにより、 データ処理端末のグランド構造の開放端を整合終端する抵抗接続手段の 抵抗値を算出することができる。

Claims

請求の範囲
1. 電位基準を決定する所定形状の導体からなる第一グランドプレー ンと、
少なく とも複数の縁部を具備する所定形状の導体からなり前記第一グラ ンドプレーンと略平行に位置する第二グランドプレーンと、
前記第一グランドプレーンと前記第二グランドプレーンとの少なく とも 一方に接続されているデータ処理回路と、
前記第ニグランドプレーンの一方の縁部の近傍の位置を前記第一グラン ドプレーンに複数のグランド端子で接続している接続コネクタと、 この接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の近傍の位置を所定の抵抗値で前記第一グランドプレーンに接続して いる抵抗接続手段とを、
具備しているデータ処理端末。
2. 前記第一グランドプレーンと複数の前記グランド端子と前記第二 グランドプレーンとからなるグランド構造の特性インピーダンスと前記抵 抗接続手段の抵抗値とが同等である請求項 1に記載のデータ処理端末。
3. 前記抵抗接続手段が近傍に位置する前記第二グランドプレーンの 縁部の長さを "w" 、 前記第一グランドプレーンと前記第二グランドプレ ーンとの間隔を "h" 、 とすると、 前記抵抗接続手段の抵抗値 "R" 、
[ひ 1 X 1 2 0 X π X h/w]≤ R < [ α 2 X 1 2 0 X π X h/w] (Ω) (α 1およびひ 2は "α 1 ≤ 1 < α 2" を満足する所定の係数） を満足する請求項 2に記載のデータ処理端末。
4. 前記抵抗接続手段の抵抗値 "R" 力
R= 1 2 0 X X h/w (Ω)
を満足する請求項 3に記載のデータ処理端末。
5 . 前記抵抗接続手段が前記第一グランドプレーンと前記第二グラン ドプレーンとを並列に接続する n個からなり、
これら n個の抵抗接続手段の各々の抵抗値 " R n " 力
R n = 1 2 0 X n X π X h / w ( Ω )
を満足する請求項 4に記載のデータ処理端末。
6 . 一つの前記抵抗接続手段が前記第二ダランドプレーンの縁部の中 央に近傍した位置を前記第一グランドプレーンに接続している請求項 1に 記載のデータ処理端末。
7 . 一つの前記抵抗接続手段が前記第二グランドプレーンの縁部の中 央に近傍した位置を前記第一グランドプレーンに接続している請求項 2に 記載のデータ処理端末。
8 . —つの前記抵抗接続手段が前記第二グランドプレーンの縁部の中 央に近傍した位置を前記第一グランドプレーンに接続している請求項 3に 記載のデータ処理端末。
9 , 一つの前記抵抗接続手段が前記第二ダランドプレーンの縁部の中 央に近傍した位置を前記第一ダランドプレーンに接続している請求項 4に 記載のデータ処理端末。
1 0 . 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求 項 1に記載のデータ処理端末。
1 1 . 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求 項 2に記載のデータ処理端末。
1 2 . 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求 項 3に記載のデータ処理端末。
1 3 . 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求 項 4に記載のデータ処理端末。
1 4 . 二つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 両端の近傍の位置を前記第一グランドプレーンに個々に接続している請求 項 5に記載のデータ処理端末。
1 5 . 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続して いる請求項 1に記載のデータ処理端末。
1 6 . 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続して いる請求項 2に記載のデータ処理端末。
1 7 . 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続して いる請求項 3に記載のデータ処理端末。
1 8 . 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続して いる請求項 4に記載のデータ処理端末。
1 9 . 三つの前記抵抗接続手段が前記第二グランドプレーンの縁部の 中央と両端との近傍の位置を前記第一グランドプレーンに個々に接続して いる請求項 5に記載のデータ処理端末。
2 0 . 前記抵抗接続手段が前記第二グランドプレーンの縁部と同等な 全長の細長形状に形成されており、
前記抵抗接続手段が前記第二グランドプレーンの縁部と略平行に位置し ている請求項 6に記載のデータ処理端末。
2 1 . 前記抵抗接続手段が前記第二グランドプレーンの縁部と同等な 全長の細長形状に形成されており、
前記抵抗接続手段が前記第二グランドプレーンの縁部と略平行に位置し ている請求項 7に記載のデータ処理端末。
2 2 . 前記抵抗接続手段が前記第ニグランドプレーンの縁部と同等な 全長の細長形状に形成されており、
前記抵抗接続手段が前記第二グランドプレーンの縁部と略平行に位置し ている請求項 8に記載のデータ処理端末。
2 3 . 前記抵抗接続手段が前記第二グランドプレーンの縁部と同等な 全長の細長形状に形成されており、
前記抵抗接続手段が前記第二グランドプレーンの縁部と略平行に位置し ている請求項 9に記載のデータ処理端末。
2 4 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二ダランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第ニグランドプレーンとが導体で接 続されている請求項 1に記載のデータ処理端末。
2 5 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第ニグランドプレーンとが導体で接 続されている請求項 2に記載のデータ処理端末。
2 6 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第ニグランドプレーンとが導体で接 続されている請求項 3に記載のデータ処理端末。
2 7 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第ニグランドプレーンとが導体で接 続されている請求項 4に記載のデータ処理端末。
2 8 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第ニグランドプレーンとが導体で接 続されている請求項 5に記載のデータ処理端末。
2 9 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第二グランドプレーンとが導体で接 続されている請求項 6に記載のデータ処理端末。
3 0 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第二グランドプレーンとが導体で接 続されている請求項 1 0に記載のデータ処理端末。
3 1 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第二グランドプレーンとが導体で接 続されている請求項 1 5に記載のデータ処理端末。
3 2 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、 前記抵抗接続手段は前記親基板に搭載されて前記第一グランドプレーン に接続された抵抗体からなり、
この親基板の抵抗体と前記子基板の第二グランドプレーンとが導体で接 続されている請求項 2 0に記載のデータ処理端末。
3 3 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 1に記載のデータ処理端末。
3 4 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第ニグランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 2に記載のデータ処理端末。
3 5 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第ニグランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 3に記載のデータ処理端末。
3 6 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 4に記載のデータ処理端末。
3 7 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 5に記載のデータ処理端末。
3 8 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記デ タ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 6に記載のデータ処理端末。
3 9 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 1 0に記載のデータ処理端末。
4 0 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載ざれた子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 1 5に記載のデータ処理端末。
4 1 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記子基板に搭載されて前記第二グランドプレーン に接続された抵抗体からなり、
この子基板の抵抗体と前記親基板の第一グランドプレーンとが導体で接 続されている請求項 2 0に記載のデータ処理端末。
4 2 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第二グランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 1 に記載のデータ処理端末。
4 3 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第二グランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 2 に記載のデータ処理端末。
4 4 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第二グランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 3 に記載のデータ処理端末。
4 5 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第二グランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 4 に記載のデータ処理端末。
4 6 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第ニグランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 5 に記載のデータ処理端末。
4 7 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第ニグランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第二グランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 6 に記載のデータ処理端末。
4 8 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第ニグランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 1 0に記載のデータ処理端末。
4 9 . 前言己第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第ニグランドプレーンとに個々に接続された 二つの抵抗体からなり、
これら親基板と子基板との前記抵抗体が導体で接続されている請求項 1 5に記載のデータ処理端末。
5 0 . 前記第一グランドプレーンは前記データ処理回路が搭載された 親基板に形成されており、
前記第二グランドプレーンは前記データ処理回路の処理データを一時記 憶するメモリ回路が搭載された子基板に形成されており、
前記抵抗接続手段は前記親基板と前記子基板とに個々に搭載されて前記 第一グランドプレーンと前記第ニグランドプレーンとに個々に接続された 二つの抵抗体からなり、 これら親基板と子基板との前記抵抗体が導体で接続されている請求項 2
0に記載のデータ処理端末。
5 1 . 外部と無線通信する無線通信回路が着脱自在に装着されており. 前記無線通信回路と前記データ処理回路が有線通信する請求項 1に記載 のデータ処理端末。
5 2 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 2に記載 のデータ処理端末。
5 3 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 3に記載 のデータ処理端末。
5 4 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 4に記載 のデータ処理端末。
5 5 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 5に記載 のデータ処理端末。
5 6 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 6に記載 のデータ処理端末。
5 7 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 1 0に記 載のデータ処理端末。
5 8 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 1 5に記 載のデータ処理端末。
5 9 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 2 0に記 載のデータ処理端末。
6 0 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 2 4に記 载のデータ処理端末。
6 1 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 3 3に記 載のデータ処理端末。
6 2 . 外部と無線通信する無線通信回路が着脱自在に装着されており 前記無線通信回路と前記データ処理回路が有線通信する請求項 4 2に記 載のデータ処理端末。
6 3 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 1に記載 のデータ処理端末。
6 4 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 2に記載 のデータ処理端末。
6 5 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 3に記載 のデータ処理端末。
6 6 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 4に記載 のデータ処理端末。
6 7 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 5に記載 のデータ処理端末。
6 8 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 6に記載 のデータ処理端末。
6 9 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 1 0に記 載のデータ処理端末。
7 0 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 1 5に記 載のデータ処理端末。
7 1 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 2 0に記 載のデータ処理端末。
7 2 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 2 4に記 載のデータ処理端末。
7 3 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 3 3に記 載のデータ処理端末。
7 4 . 外部と無線通信する無線通信回路が一体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する請求項 4 2に記 載のデータ処理端末。
7 5 . 請求項 2 4に記載のデータ処理端末の親基板であって、 前記第一グランドプレーンが形成されており、
前記第一グランドプレーンに接続されて前記抵抗接続手段となる前記抵 抗体が搭載されている親基板。
7 6. 請求項 3 3に記載のデータ処理端末の子基板であって、 前記第二グランドプレーンが形成されており、
前記第ニグランドプレーンに接続されて前記抵抗接続手段となる前記抵 抗体が搭載されている子基板。
7 7. 電位基準を決定する所定形状の導体からなる第一グランドプレ ーンと、 少なく とも複数の縁部を具備する所定形状の導体からなり前記第 ーグランドプレーンと略平行に位置する第二グランドプレーンと、 前記第 ーグランドプレーンと前記第ニグランドプレーンとの少なくとも一方に接 続されているデータ処理回路と、 前記第ニグランドプレーンの一方の縁部 の近傍の位置を前記第一グランドプレーンに複数のグランド端子で接続し ている接続コネクタと、 を具備しているデータ処理端末の設計に利用され る端末設計装置であって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の長さ "w" がデータ入力される長さ入力手段と、
この長さ入力手段にデータ入力された長さ "w" をデ一タ記憶する長さ 記憶手段と、
前記第一グランドプレーンと前記第二グランドプレーンとの間隔 "h" がデータ入力される間隔入力手段と、
この間隔入力手段にデータ入力された間隔 "h" をデータ記憶する間隔 記憶手段と、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の 抵抗値 "R" を "R= 1 2 0 X π X h/w (Q)" として算出する抵抗算出 手段と、
を具備している端末設計装置。
7 8. 電位基準を決定する所定形状の導体からなる第一グランドプレ ーンと、 少なく とも複数の縁部を具備する所定形状の導体からなり前記第 一グランドプレーンと略平行に位置する第二グランドプレーンと、 前記第 一グランドプレーンと前記第二グランドプレーンとの少なく とも一方に接 続されているデータ処理回路と、 前記第二グランドプレーンの一方の縁部 の近傍の位置を前記第一グランドプレーンに複数のグランド端子で接続し ている接続コネクタと、 を具備しているデータ処理端末を設計する端末設 計方法であって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の長さ "W" のデータ入力を受け付ける長さ入力工程と、
この長さ入力工程でデータ入力された長さ "W" をデータ記憶する長さ 記憶工程と、
前記第一グランドプレーンと前記第ニグランドプレーンとの間隔 " h " のデータ入力を受け付ける間隔入力工程と、
この間隔入力工程でデータ入力された間隔 "h" をデータ記憶する間隔 記憶工程と、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の 抵抗値 "R" を "R= 1 20 X π X h/w (Q)" として算出する抵抗算出 工程と、
を具備している端末設計方法。
7 9. 請求項 7 7に記載の端末設計装置のためのコンピュータプログ ラムであって、
前記接続コネクタの位置と対向する前記第二グランドプレーンの他方の 縁部の長さ "w" のデータ入力を受け付ける長さ入力処理と、
この長さ入力処理でデータ入力された長さ "w" をデータ記憶する長さ 記憶処理と、 前記第一グランドプレーンと前記第二グランドプレーンとの間隔 " h " のデータ入力を受け付ける間隔入力処理と、
この間隔入力処理でデータ入力された間隔 "h" をデータ記憶する間隔 記憶処理と、
前記接続コネクタの位置と対向する前記第ニグランドプレーンの他方の 縁部の近傍の位置を前記第一グランドプレーンに接続する抵抗接続手段の 抵抗値 "R" を "R= 1 20 X π X h/w(Q)" として算出する抵抗算出 処理と、
を前記端末設計装置に実行させるためのコンピュータプログラム。
8 0. 端末設計装置のためのコンピュータプログラムが格納されてい る情報記憶媒体であって、
請求項 7 9に記載のコンピュータプログラムが格納されている情報記憶 媒体。
PCT/JP2002/002230 2001-05-23 2002-03-11 Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations WO2002095992A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/478,509 US7268739B2 (en) 2001-05-23 2002-03-11 Data processing terminal, parent substrate, child substrate, terminal design apparatus and method, computer program, and information storage medium
US11/778,108 US7430125B2 (en) 2001-05-23 2007-07-16 Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-153768 2001-05-23
JP2001153768A JP3707541B2 (ja) 2001-05-23 2001-05-23 データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10478509 A-371-Of-International 2002-03-11
US11/778,108 Division US7430125B2 (en) 2001-05-23 2007-07-16 Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium

Publications (1)

Publication Number Publication Date
WO2002095992A1 true WO2002095992A1 (fr) 2002-11-28

Family

ID=18998232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/002230 WO2002095992A1 (fr) 2001-05-23 2002-03-11 Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations

Country Status (3)

Country Link
US (2) US7268739B2 (ja)
JP (1) JP3707541B2 (ja)
WO (1) WO2002095992A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908477B2 (ja) * 2001-04-11 2007-04-25 日本電気株式会社 データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体
US7911387B2 (en) * 2007-06-21 2011-03-22 Apple Inc. Handheld electronic device antennas
JP5371570B2 (ja) * 2009-06-19 2013-12-18 三菱電機株式会社 コネクタ基板
JP5897968B2 (ja) * 2012-04-13 2016-04-06 株式会社ソニー・コンピュータエンタテインメント 電子機器
EP2953434A1 (en) 2014-06-05 2015-12-09 Home Control Singapore Pte. Ltd. Electronic circuit board assembly
EP2991163B1 (en) * 2014-08-25 2020-12-02 TE Connectivity Nederland B.V. Decoupled antennas for wireless communication
WO2017006553A1 (ja) * 2015-07-08 2017-01-12 日本電気株式会社 プリント配線基板
JP6528753B2 (ja) * 2016-10-17 2019-06-12 トヨタ自動車株式会社 電子制御ユニット

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798621A (ja) * 1993-09-29 1995-04-11 Hitachi Ltd 情報処理装置
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JPH11298183A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd プリント基板および情報処理装置
JP2001102949A (ja) * 1999-09-28 2001-04-13 Matsushita Electric Ind Co Ltd 無線通信端末装置
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9410274D0 (en) * 1994-05-20 1994-07-13 Secr Defence Ultrawideband antenna
JPH08222940A (ja) * 1995-02-14 1996-08-30 Mitsubishi Electric Corp アンテナ装置
US6184833B1 (en) * 1998-02-23 2001-02-06 Qualcomm, Inc. Dual strip antenna
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
US6411522B1 (en) * 1999-04-01 2002-06-25 Western Digital Ventures, Inc. Integrated computer module with EMI shielding plate
US6573804B2 (en) * 2000-03-14 2003-06-03 Canon Kabushiki Kaisha Electronic apparatus having a printed circuit board with multi-point grounding
JP3654136B2 (ja) * 2000-05-17 2005-06-02 日本電気株式会社 擬似大地化の方法及び装置
FI114255B (fi) * 2000-06-30 2004-09-15 Nokia Corp Antennipiirijärjestely ja testausmenetelmä
JP2002252506A (ja) * 2000-12-22 2002-09-06 Canon Inc ケーブル接続構造及び該ケーブル接続構造を有する電子機器
JP3908477B2 (ja) * 2001-04-11 2007-04-25 日本電気株式会社 データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体
WO2003030298A1 (en) * 2001-08-23 2003-04-10 Broadcom Corporation Apparatus for generating a magnetic interface and applications of the same
FI118404B (fi) * 2001-11-27 2007-10-31 Pulse Finland Oy Kaksoisantenni ja radiolaite
JP2004363392A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd プリント配線基板および無線通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798621A (ja) * 1993-09-29 1995-04-11 Hitachi Ltd 情報処理装置
JPH1154860A (ja) * 1997-08-04 1999-02-26 Fuji Xerox Co Ltd 回路基板装置及び電子機器
JPH11298183A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd プリント基板および情報処理装置
JP2001102949A (ja) * 1999-09-28 2001-04-13 Matsushita Electric Ind Co Ltd 無線通信端末装置
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置

Also Published As

Publication number Publication date
JP2002353904A (ja) 2002-12-06
US7268739B2 (en) 2007-09-11
US7430125B2 (en) 2008-09-30
US20050017918A1 (en) 2005-01-27
US20070258222A1 (en) 2007-11-08
JP3707541B2 (ja) 2005-10-19

Similar Documents

Publication Publication Date Title
EP2761388B1 (en) Antennas for computers with conductive chassis
US7430125B2 (en) Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium
KR101389595B1 (ko) 근접도 기반 무선 주파수 전력 제어를 위한 정전용량형 근접 센서들을 갖는 전자 장치
US7876270B2 (en) Modem card with balanced antenna
Radu et al. An investigation of PCB radiated emissions from simultaneous switching noise
US7317901B2 (en) Slotted multiple band antenna
TW201143577A (en) Housing structures for optimizing location of emitted radio-frequency signals
JP7190636B2 (ja) 電子機器
JP2002541531A (ja) コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法
WO2022033123A1 (zh) 天线组件以及电子设备
TW201824640A (zh) 行動裝置及其製造方法
US20200303824A1 (en) Electronic Device Handle Antennas
Hockanson et al. FDTD and experimental investigation of EMI from stacked-card PCB configurations
WO2022117069A1 (zh) 可折叠电子设备
WO2020134452A1 (zh) 天线模组及移动终端
US20220006172A1 (en) NFC Antenna and Electronic Apparatus
JP3908477B2 (ja) データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体
JP3840883B2 (ja) プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体
WO2022218005A1 (zh) 天线装置及电子设备
WO2013135035A1 (zh) 天线及无线终端设备
JP3749172B2 (ja) 携帯無線装置
JP2004335155A (ja) アンテナ装置
WO2023040928A1 (zh) 一种电子设备
JP3632400B2 (ja) 通信端末装置
JP2001203434A (ja) プリント配線板及び電気機器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10478509

Country of ref document: US

122 Ep: pct application non-entry in european phase