JP2002353904A - データ処理端末、親基板、子基板、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 - Google Patents
データ処理端末、親基板、子基板、端末設計装置および方法、コンピュータプログラム、情報記憶媒体Info
- Publication number
- JP2002353904A JP2002353904A JP2001153768A JP2001153768A JP2002353904A JP 2002353904 A JP2002353904 A JP 2002353904A JP 2001153768 A JP2001153768 A JP 2001153768A JP 2001153768 A JP2001153768 A JP 2001153768A JP 2002353904 A JP2002353904 A JP 2002353904A
- Authority
- JP
- Japan
- Prior art keywords
- ground plane
- data processing
- ground
- resistance
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/181—Enclosures
- G06F1/182—Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Noise Elimination (AREA)
- Transceivers (AREA)
- Telephone Set Structure (AREA)
Abstract
(57)【要約】
【課題】 第一第二グランドプレーンが接続コネクタで
接続されたグランド構造が無線通信を阻害する強力な電
磁界を発生することを防止する。 【解決手段】 第二グランドプレーン１５の接続コネク
タ１４とは反対の縁部を抵抗接続手段４１が第一グラン
ドプレーン１１に接続しているので、抵抗接続手段４１
により上述のグランド構造の共振のＱを低下し、データ
処理回路の電磁界に起因した強力な電磁界の発生を防止
することができる。特に、抵抗接続手段４１の抵抗値が
グランド構造の特性インピーダンスと同一であると、グ
ランド構造が整合終端されるので共振による電磁界の発
生を確実に防止できる。
接続されたグランド構造が無線通信を阻害する強力な電
磁界を発生することを防止する。 【解決手段】 第二グランドプレーン１５の接続コネク
タ１４とは反対の縁部を抵抗接続手段４１が第一グラン
ドプレーン１１に接続しているので、抵抗接続手段４１
により上述のグランド構造の共振のＱを低下し、データ
処理回路の電磁界に起因した強力な電磁界の発生を防止
することができる。特に、抵抗接続手段４１の抵抗値が
グランド構造の特性インピーダンスと同一であると、グ
ランド構造が整合終端されるので共振による電磁界の発
生を確実に防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、第一第二グランド
プレーンを具備しているデータ処理端末、このデータ処
理端末の親基板および子基板、データ処理端末の設計に
利用される端末設計装置および方法、その端末設計装置
のためのコンピュータプログラム、このコンピュータプ
ログラムが格納されている情報記憶媒体、に関する。
プレーンを具備しているデータ処理端末、このデータ処
理端末の親基板および子基板、データ処理端末の設計に
利用される端末設計装置および方法、その端末設計装置
のためのコンピュータプログラム、このコンピュータプ
ログラムが格納されている情報記憶媒体、に関する。
【０００２】
【従来の技術】現在、各種のユーザ端末装置が普及して
おり、それらはＰＤＡ(Personal Digital Assistance)
として各種のユーザをサポートするとともに、その処理
データをＰＨＳ(Personal Handy-phone System：登録商
標)などの無線通信機能を用いて外部と送受信すること
もできる。ここで、このようなデータ処理端末の従来例
を、図を参照して説明する。
おり、それらはＰＤＡ(Personal Digital Assistance)
として各種のユーザをサポートするとともに、その処理
データをＰＨＳ(Personal Handy-phone System：登録商
標)などの無線通信機能を用いて外部と送受信すること
もできる。ここで、このようなデータ処理端末の従来例
を、図を参照して説明する。
【０００３】図１６に第一の従来例としてデータ処理端
末１０を示す。このデータ処理端末１０は、中空の筐体
(図示せず)を具備しており、この筐体の内部には、親基
板１１、子基板１５、この両基板をつなぐ接続コネクタ
１４、が配置されている。その親基板１１には、集積回
路からなる各種のデータ処理回路(図示せず)が搭載され
ており、子基板１５には、ＲＡＭ(Random Access Memor
y)やフラッシュメモリなどのメモリ回路(図示せず)が搭
載されている。
末１０を示す。このデータ処理端末１０は、中空の筐体
(図示せず)を具備しており、この筐体の内部には、親基
板１１、子基板１５、この両基板をつなぐ接続コネクタ
１４、が配置されている。その親基板１１には、集積回
路からなる各種のデータ処理回路(図示せず)が搭載され
ており、子基板１５には、ＲＡＭ(Random Access Memor
y)やフラッシュメモリなどのメモリ回路(図示せず)が搭
載されている。
【０００４】また、筐体の一端にはカードスロットが形
成されており(図示せず)、このカードスロットに別体の
カード形状の無線通信ユニット１２が着脱自在に装着さ
れている。この無線通信ユニット１２には、無線通信回
路(図示せず)が内蔵されており、棒状のアンテナ１３が
取り付けられている。
成されており(図示せず)、このカードスロットに別体の
カード形状の無線通信ユニット１２が着脱自在に装着さ
れている。この無線通信ユニット１２には、無線通信回
路(図示せず)が内蔵されており、棒状のアンテナ１３が
取り付けられている。
【０００５】このデータ処理端末１０は、筐体の表面に
タッチパネルやキーボードなどのユーザインターフェイ
ス(図示せず)を有し、このユーザインターフェイスの入
力データなどに対応して、親基板１１のデータ処理回路
が各種のデータ処理を実行するものである。
タッチパネルやキーボードなどのユーザインターフェイ
ス(図示せず)を有し、このユーザインターフェイスの入
力データなどに対応して、親基板１１のデータ処理回路
が各種のデータ処理を実行するものである。
【０００６】このデータ処理端末１０では、上述のよう
にカード形状の無線通信ユニット１２が筐体のカードス
ロットに装着されると、無線通信ユニット１２の無線通
信回路と親基板１１のデータ処理回路とが有線通信でき
る状態となり、この無線通信ユニット１２を介してＰＨ
Ｓ機能により1.9(GHz)付近の周波数帯域で無線通信がで
きる。
にカード形状の無線通信ユニット１２が筐体のカードス
ロットに装着されると、無線通信ユニット１２の無線通
信回路と親基板１１のデータ処理回路とが有線通信でき
る状態となり、この無線通信ユニット１２を介してＰＨ
Ｓ機能により1.9(GHz)付近の周波数帯域で無線通信がで
きる。
【０００７】つまり、このデータ処理端末１０は、必要
により無線通信ユニット１２で外部と無線通信を実行す
ることで、データ処理回路の処理データを無線で送信す
ることや、無線で受信したデータをデータ処理回路で処
理することもできる。さらに、データ処理回路の処理デ
ータを子基板１５のメモリ回路で記憶させることで、大
容量のデータを処理することができる。
により無線通信ユニット１２で外部と無線通信を実行す
ることで、データ処理回路の処理データを無線で送信す
ることや、無線で受信したデータをデータ処理回路で処
理することもできる。さらに、データ処理回路の処理デ
ータを子基板１５のメモリ回路で記憶させることで、大
容量のデータを処理することができる。
【０００８】このようなデータ処理端末１０において、
親基板１１には、金属製の第一グランドプレーンが略全
領域に形成されており、子基板１５にも、金属製の第二
グランドプレーンが略全領域に形成されており(図示せ
ず)、両グランドプレーンは各基板の回路の電位基準を
決めている。
親基板１１には、金属製の第一グランドプレーンが略全
領域に形成されており、子基板１５にも、金属製の第二
グランドプレーンが略全領域に形成されており(図示せ
ず)、両グランドプレーンは各基板の回路の電位基準を
決めている。
【０００９】また、これらの両基板をつなぐ接続コネク
タ１４には、複数の信号端子と複数のグランド端子とが
平行に配列されており、例えば、三本の信号端子ごとに
一本のグランド端子が挿入されている。このような構造
により、子基板１５が親基板１１に装着されると、接続
コネクタ１４の信号端子によって、親基板１１のデータ
処理回路と子基板１５のメモリ回路とが接続され、か
つ、接続コネクタ１４のグランド端子によって、親基板
１１の第一グランドプレーンと子基板１５の第二グラン
ドプレーンとが接続され、両基板のグランドプレーンに
よる電位基準がつながる。
タ１４には、複数の信号端子と複数のグランド端子とが
平行に配列されており、例えば、三本の信号端子ごとに
一本のグランド端子が挿入されている。このような構造
により、子基板１５が親基板１１に装着されると、接続
コネクタ１４の信号端子によって、親基板１１のデータ
処理回路と子基板１５のメモリ回路とが接続され、か
つ、接続コネクタ１４のグランド端子によって、親基板
１１の第一グランドプレーンと子基板１５の第二グラン
ドプレーンとが接続され、両基板のグランドプレーンに
よる電位基準がつながる。
【００１０】なお、図１６には、子基板１５が上下方向
に着脱される一対の接続コネクタ１４により親基板１１
に装着されているデータ処理端末１０を例示したが、図
１７の第二の従来例であるデータ処理端末２０のよう
に、子基板１５が接続コネクタ２１に対して前後方向に
着脱される製品もある。
に着脱される一対の接続コネクタ１４により親基板１１
に装着されているデータ処理端末１０を例示したが、図
１７の第二の従来例であるデータ処理端末２０のよう
に、子基板１５が接続コネクタ２１に対して前後方向に
着脱される製品もある。
【００１１】また、図１８の第三の従来例であるデータ
処理端末３０のように、第一グランドプレーンおよび第
二グランドプレーンと各々導通した接続パッド３１，３
２を親基板１１および子基板１５の表面や裏面に形成
し、これらの接続パッド３１，３２を補助接続手段３３
の管状の金属柱３４およびビス３５で導通させた製品も
ある。なお、このような金属柱３４およびビス３５は、
通常は子基板１５の機械的な保持を目的としているた
め、図示したように、子基板１５の対角位置の一対の角
部に配置されていることが一般的である。
処理端末３０のように、第一グランドプレーンおよび第
二グランドプレーンと各々導通した接続パッド３１，３
２を親基板１１および子基板１５の表面や裏面に形成
し、これらの接続パッド３１，３２を補助接続手段３３
の管状の金属柱３４およびビス３５で導通させた製品も
ある。なお、このような金属柱３４およびビス３５は、
通常は子基板１５の機械的な保持を目的としているた
め、図示したように、子基板１５の対角位置の一対の角
部に配置されていることが一般的である。
【００１２】
【発明が解決しようとする課題】前述したデータ処理端
末１０，２０では、図１９に示すように、接続コネクタ
１４，２１により接続された親基板１１の第一グランド
プレーン１７と子基板１５の第二グランドプレーン１８
とが平行に位置する。また、親基板１１の第一グランド
プレーン１７上には、多数のＬＳＩ(Large Scale Integ
ration)などの電子部品や信号配線からなるデータ処理
回路１９が搭載されている。
末１０，２０では、図１９に示すように、接続コネクタ
１４，２１により接続された親基板１１の第一グランド
プレーン１７と子基板１５の第二グランドプレーン１８
とが平行に位置する。また、親基板１１の第一グランド
プレーン１７上には、多数のＬＳＩ(Large Scale Integ
ration)などの電子部品や信号配線からなるデータ処理
回路１９が搭載されている。
【００１３】このデータ処理回路１９は、データ処理を
実行するときに特定の周波数の繰り返し信号や非繰り返
し信号を回路内で伝送するので、この近傍には伝送する
信号の基本周波数成分やその高調波成分の電磁界が発生
する。この電磁界は親基板１１の第一グランドプレーン
１７に高周波の電流を通電するだけでなく、近傍に位置
する子基板１５の第二グランドプレーン１８にも高周波
の電流を誘導する。
実行するときに特定の周波数の繰り返し信号や非繰り返
し信号を回路内で伝送するので、この近傍には伝送する
信号の基本周波数成分やその高調波成分の電磁界が発生
する。この電磁界は親基板１１の第一グランドプレーン
１７に高周波の電流を通電するだけでなく、近傍に位置
する子基板１５の第二グランドプレーン１８にも高周波
の電流を誘導する。
【００１４】本発明者は、図１９に示すように、親基板
１１の第一グランドプレーン１７と子基板１５の第二グ
ランドプレーン１８と接続コネクタ１４のグランド端子
からなるグランド構造が、図２０に示すように、"逆Ｌ
アンテナ"や"逆Ｆアンテナ"と呼称される１／４波長共
振のアンテナ素子(参考文献："Small Antennas" K. Fuj
imoto, A. Henderson and J. R. James, Research Stud
ies Press, Chapter 2.4)と良く似ていることを見出し
た。
１１の第一グランドプレーン１７と子基板１５の第二グ
ランドプレーン１８と接続コネクタ１４のグランド端子
からなるグランド構造が、図２０に示すように、"逆Ｌ
アンテナ"や"逆Ｆアンテナ"と呼称される１／４波長共
振のアンテナ素子(参考文献："Small Antennas" K. Fuj
imoto, A. Henderson and J. R. James, Research Stud
ies Press, Chapter 2.4)と良く似ていることを見出し
た。
【００１５】このように考えると、接続コネクタ１４に
は複数のグランド端子があることから、子基板１５の第
二グランドプレーン１８の接続コネクタ１４側がアンテ
ナ素子の短絡端、接続コネクタ１４と対向する端部がア
ンテナ素子の開放端に相当する。データ処理回路１９か
ら第二グランドプレーン１８に誘導される電流に、第二
グランドプレーン１８が１／４波長の共振を起こす周波
数成分がある場合、この第二グランドプレーン１８の周
囲には強い電磁界が発生し、遠方に向かって強い電磁波
が放射される。
は複数のグランド端子があることから、子基板１５の第
二グランドプレーン１８の接続コネクタ１４側がアンテ
ナ素子の短絡端、接続コネクタ１４と対向する端部がア
ンテナ素子の開放端に相当する。データ処理回路１９か
ら第二グランドプレーン１８に誘導される電流に、第二
グランドプレーン１８が１／４波長の共振を起こす周波
数成分がある場合、この第二グランドプレーン１８の周
囲には強い電磁界が発生し、遠方に向かって強い電磁波
が放射される。
【００１６】子基板１５としてメモリ回路が搭載された
ものを考えた場合には、一般にその縁部の長さは25〜75
(mm)程度なので、１／４波長となる周波数は１〜３(GH
z)程度となる。
ものを考えた場合には、一般にその縁部の長さは25〜75
(mm)程度なので、１／４波長となる周波数は１〜３(GH
z)程度となる。
【００１７】従来のデータ処理回路１９では、回路内で
伝送する信号の基本周波数が数MHzであったため、その
高調波も100(MHz)程度までであった。この高調波成分が
前述のグランド構造の１／４波長となる周波数よりも大
幅に下回っていたので、１／４波長の共振は起こらなか
った。
伝送する信号の基本周波数が数MHzであったため、その
高調波も100(MHz)程度までであった。この高調波成分が
前述のグランド構造の１／４波長となる周波数よりも大
幅に下回っていたので、１／４波長の共振は起こらなか
った。
【００１８】しかし、最近では集積回路の処理速度が上
がってきたため、データ処理回路１９の基本周波数が数
百MHzまで上がり、その高調波も数GHz程度まで伸びてき
た。この高調波と前述のグランド構造が１／４波長とな
る周波数とが重なるため、このグランド構造は共振を起
こすようになった。
がってきたため、データ処理回路１９の基本周波数が数
百MHzまで上がり、その高調波も数GHz程度まで伸びてき
た。この高調波と前述のグランド構造が１／４波長とな
る周波数とが重なるため、このグランド構造は共振を起
こすようになった。
【００１９】一方、最近の無線通信の発達にともない、
ＰＨＳでは約1.9(GHz)、携帯電話機では約800(MHz)と約
1.5(GHz)と約2.0(GHz)、無線ＬＡＮ(Local Area Networ
k)やブルートゥースでは約2.4(GHz)と、GHz帯域の無線
利用が進んでいる。
ＰＨＳでは約1.9(GHz)、携帯電話機では約800(MHz)と約
1.5(GHz)と約2.0(GHz)、無線ＬＡＮ(Local Area Networ
k)やブルートゥースでは約2.4(GHz)と、GHz帯域の無線
利用が進んでいる。
【００２０】このような背景から、前述のグランド構造
による共振周波数と無線通信で利用する周波数帯域とが
重なり、このグランド構造による無線通信の阻害が問題
となってきている。
による共振周波数と無線通信で利用する周波数帯域とが
重なり、このグランド構造による無線通信の阻害が問題
となってきている。
【００２１】データ処理回路１９で発生する電磁界が直
接、無線通信ユニット１２に影響を与えることは従来か
ら予想されており、対策がとられているが、親基板１１
のデータ処理回路１９の動作に起因して子基板１５など
が共振アンテナとして作用し、その電磁界が無線通信ユ
ニット１２に影響することは予測できなかった。
接、無線通信ユニット１２に影響を与えることは従来か
ら予想されており、対策がとられているが、親基板１１
のデータ処理回路１９の動作に起因して子基板１５など
が共振アンテナとして作用し、その電磁界が無線通信ユ
ニット１２に影響することは予測できなかった。
【００２２】なお、図１８に示すように、第三の従来例
のデータ処理端末３０では、第一第二グランドプレーン
１７，１８の開放端の側部が補助接続手段３３で短絡さ
れているので、１／４波長共振は発生しないが、１／２
波長共振は起こりえる。前述の大きさで１／２波長の共
振を起こす周波数は２〜６(GHz)程度なので、先より周
波数が高くなるが、無線通信で利用される周波数帯域と
は近いため、やはり通信が阻害されることになる。
のデータ処理端末３０では、第一第二グランドプレーン
１７，１８の開放端の側部が補助接続手段３３で短絡さ
れているので、１／４波長共振は発生しないが、１／２
波長共振は起こりえる。前述の大きさで１／２波長の共
振を起こす周波数は２〜６(GHz)程度なので、先より周
波数が高くなるが、無線通信で利用される周波数帯域と
は近いため、やはり通信が阻害されることになる。
【００２３】前述したデータ処理端末１０，２０，３０
では、着脱自在に接続される無線通信ユニット１２の無
線通信が端末内部のグランド構造によって阻害されるこ
とを述べた。このような無線通信の阻害は、無線通信ユ
ニット１２が上述のグランド構造の近傍に位置すれば発
生する。
では、着脱自在に接続される無線通信ユニット１２の無
線通信が端末内部のグランド構造によって阻害されるこ
とを述べた。このような無線通信の阻害は、無線通信ユ
ニット１２が上述のグランド構造の近傍に位置すれば発
生する。
【００２４】従って、無線通信回路が上述のデータ処理
端末に接続ケーブルでつながれた場合や、上述のデータ
処理端末に接続されていなくても近傍に配置された場合
にも、通信障害が発生しえる(図示せず)。
端末に接続ケーブルでつながれた場合や、上述のデータ
処理端末に接続されていなくても近傍に配置された場合
にも、通信障害が発生しえる(図示せず)。
【００２５】上述のような課題を解決するためには、子
基板１５を金属ケース(図示せず)で覆い、この金属ケー
スを親基板１１の第一グランドプレーン１７と接続する
ことで、子基板１５で発生する強力な電磁界を無線通信
ユニット１２と切り離すことができる。しかし、子基板
１５全体を金属ケースで覆う構造では、この金属ケース
のためにデータ処理端末１０，２０，３０が大型化する
課題がある。
基板１５を金属ケース(図示せず)で覆い、この金属ケー
スを親基板１１の第一グランドプレーン１７と接続する
ことで、子基板１５で発生する強力な電磁界を無線通信
ユニット１２と切り離すことができる。しかし、子基板
１５全体を金属ケースで覆う構造では、この金属ケース
のためにデータ処理端末１０，２０，３０が大型化する
課題がある。
【００２６】本発明は上述のような課題に鑑みてなされ
たものであり、無線通信を阻害する電磁界の発生を軽減
しているデータ処理端末、このデータ処理端末の親基板
および子基板、データ処理端末の設計に利用される端末
設計装置および方法、その端末設計装置のためのコンピ
ュータプログラム、このコンピュータプログラムが格納
されている情報記憶媒体、を提供することを目的とす
る。
たものであり、無線通信を阻害する電磁界の発生を軽減
しているデータ処理端末、このデータ処理端末の親基板
および子基板、データ処理端末の設計に利用される端末
設計装置および方法、その端末設計装置のためのコンピ
ュータプログラム、このコンピュータプログラムが格納
されている情報記憶媒体、を提供することを目的とす
る。
【００２７】
【課題を解決するための手段】本発明の第一のデータ処
理端末は、第一グランドプレーン、第二グランドプレー
ン、データ処理回路、接続コネクタ、抵抗接続手段、を
具備している。第一グランドプレーンは、所定形状の導
体からなり、電位基準を決定する。第二グランドプレー
ンは、少なくとも複数の縁部を具備する所定形状の導体
からなり、第一グランドプレーンと略平行に位置する。
データ処理回路は、第一グランドプレーンと第二グラン
ドプレーンとの少なくとも一方に接続されており、デー
タ処理を実行する。接続コネクタは、少なくとも複数の
グランド端子を具備しており、第二グランドプレーンを
一方の縁部の近傍の位置で第一グランドプレーンに接続
している。抵抗接続手段は、所定の抵抗値を発生するよ
うに形成されており、接続コネクタの位置と対向する第
二グランドプレーンの他方の縁部の近傍の位置を第一グ
ランドプレーンに接続している。このため、第一グラン
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の開放端に所定の抵抗値が存在
することになり、このグランド構造の共振のＱが低下す
る。
理端末は、第一グランドプレーン、第二グランドプレー
ン、データ処理回路、接続コネクタ、抵抗接続手段、を
具備している。第一グランドプレーンは、所定形状の導
体からなり、電位基準を決定する。第二グランドプレー
ンは、少なくとも複数の縁部を具備する所定形状の導体
からなり、第一グランドプレーンと略平行に位置する。
データ処理回路は、第一グランドプレーンと第二グラン
ドプレーンとの少なくとも一方に接続されており、デー
タ処理を実行する。接続コネクタは、少なくとも複数の
グランド端子を具備しており、第二グランドプレーンを
一方の縁部の近傍の位置で第一グランドプレーンに接続
している。抵抗接続手段は、所定の抵抗値を発生するよ
うに形成されており、接続コネクタの位置と対向する第
二グランドプレーンの他方の縁部の近傍の位置を第一グ
ランドプレーンに接続している。このため、第一グラン
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の開放端に所定の抵抗値が存在
することになり、このグランド構造の共振のＱが低下す
る。
【００２８】また、本発明の他の形態では、第一グラン
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の特性インピーダンスと抵抗接
続手段の抵抗値とが同等であることにより、グランド構
造の開放端が整合終端されている。
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の特性インピーダンスと抵抗接
続手段の抵抗値とが同等であることにより、グランド構
造の開放端が整合終端されている。
【００２９】また、抵抗接続手段が近傍に位置する第二
グランドプレーンの縁部の長さを"ｗ"、第一グランドプ
レーンと第二グランドプレーンとの間隔を"ｈ"、とする
と、抵抗接続手段の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) (α１およびα２は"α１≦１＜α２"を満足する所定の
係数)を満足することにより、グランド構造の特性イン
ピーダンスと抵抗接続手段の抵抗値とが同等となる。
グランドプレーンの縁部の長さを"ｗ"、第一グランドプ
レーンと第二グランドプレーンとの間隔を"ｈ"、とする
と、抵抗接続手段の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) (α１およびα２は"α１≦１＜α２"を満足する所定の
係数)を満足することにより、グランド構造の特性イン
ピーダンスと抵抗接続手段の抵抗値とが同等となる。
【００３０】また、抵抗接続手段の抵抗値"Ｒ"が、 Ｒ＝１２０×π×ｈ／ｗ(Ω) を満足することにより、グランド構造の特性インピーダ
ンスと抵抗接続手段の抵抗値とが同一となる。
ンスと抵抗接続手段の抵抗値とが同一となる。
【００３１】また、抵抗接続手段が第一グランドプレー
ンと第二グランドプレーンとを並列に接続するｎ個から
なり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"
が、 Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω) を満足することにより、複数からなる抵抗接続手段の抵
抗値とグランド構造の特性インピーダンスとが同一とな
り、抵抗接続手段が複数なので各々に直列に存在する寄
生インダクタンスが減少している。
ンと第二グランドプレーンとを並列に接続するｎ個から
なり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"
が、 Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω) を満足することにより、複数からなる抵抗接続手段の抵
抗値とグランド構造の特性インピーダンスとが同一とな
り、抵抗接続手段が複数なので各々に直列に存在する寄
生インダクタンスが減少している。
【００３２】また、一つの抵抗接続手段が第二グランド
プレーンの縁部の中央に近傍した位置を第一グランドプ
レーンに接続していることにより、第二グランドプレー
ンが一つの抵抗接続手段により対称な状態で第一グラン
ドプレーンに接続されている。
プレーンの縁部の中央に近傍した位置を第一グランドプ
レーンに接続していることにより、第二グランドプレー
ンが一つの抵抗接続手段により対称な状態で第一グラン
ドプレーンに接続されている。
【００３３】また、二つの抵抗接続手段が第二グランド
プレーンの縁部の両端の近傍の位置を第一グランドプレ
ーンに個々に接続していることにより、第二グランドプ
レーンが二つの抵抗接続手段により対称な状態で第一グ
ランドプレーンに接続されている。
プレーンの縁部の両端の近傍の位置を第一グランドプレ
ーンに個々に接続していることにより、第二グランドプ
レーンが二つの抵抗接続手段により対称な状態で第一グ
ランドプレーンに接続されている。
【００３４】また、三つの抵抗接続手段が第二グランド
プレーンの縁部の中央と両端との近傍の位置を第一グラ
ンドプレーンに個々に接続していることにより、第二グ
ランドプレーンが三つの抵抗接続手段により対称な状態
で第一グランドプレーンに接続されている。
プレーンの縁部の中央と両端との近傍の位置を第一グラ
ンドプレーンに個々に接続していることにより、第二グ
ランドプレーンが三つの抵抗接続手段により対称な状態
で第一グランドプレーンに接続されている。
【００３５】また、抵抗接続手段が第二グランドプレー
ンの縁部と同等な全長の細長形状に形成され、第二グラ
ンドプレーンの縁部と略平行に位置していることによ
り、第二グランドプレーンの縁部の全体が一つの抵抗接
続手段により第一グランドプレーンに接続されている。
ンの縁部と同等な全長の細長形状に形成され、第二グラ
ンドプレーンの縁部と略平行に位置していることによ
り、第二グランドプレーンの縁部の全体が一つの抵抗接
続手段により第一グランドプレーンに接続されている。
【００３６】また、第一グランドプレーンはデータ処理
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は親基板に搭載されて第一グランドプレーン
に接続された抵抗体からなり、この親基板の抵抗体と子
基板の第二グランドプレーンとが導体で接続されている
ことにより、抵抗接続手段に必要な抵抗体が親基板に搭
載されているので、子基板の構造は従来と同一である。
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は親基板に搭載されて第一グランドプレーン
に接続された抵抗体からなり、この親基板の抵抗体と子
基板の第二グランドプレーンとが導体で接続されている
ことにより、抵抗接続手段に必要な抵抗体が親基板に搭
載されているので、子基板の構造は従来と同一である。
【００３７】また、第一グランドプレーンはデータ処理
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は子基板に搭載されて第二グランドプレーン
に接続された抵抗体からなり、この子基板の抵抗体と親
基板の第一グランドプレーンとが導体で接続されている
ことにより、抵抗接続手段に必要な抵抗体が子基板に搭
載されているので、親基板の構造は従来と同一である。
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は子基板に搭載されて第二グランドプレーン
に接続された抵抗体からなり、この子基板の抵抗体と親
基板の第一グランドプレーンとが導体で接続されている
ことにより、抵抗接続手段に必要な抵抗体が子基板に搭
載されているので、親基板の構造は従来と同一である。
【００３８】また、第一グランドプレーンはデータ処理
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は親基板と子基板とに個々に搭載されて第一
グランドプレーンと第二グランドプレーンとに個々に接
続された二つの抵抗体からなり、これら親基板と子基板
との抵抗体が導体で接続されていることにより、抵抗接
続手段が二つの抵抗体からなるので、その各々の抵抗値
が半減されている。
回路が搭載された親基板に形成されており、第二グラン
ドプレーンはデータ処理回路の処理データを一時記憶す
るメモリ回路が搭載された子基板に形成されており、抵
抗接続手段は親基板と子基板とに個々に搭載されて第一
グランドプレーンと第二グランドプレーンとに個々に接
続された二つの抵抗体からなり、これら親基板と子基板
との抵抗体が導体で接続されていることにより、抵抗接
続手段が二つの抵抗体からなるので、その各々の抵抗値
が半減されている。
【００３９】また、外部と無線通信する無線通信回路が
着脱自在に装着されており、無線通信回路とデータ処理
回路が有線通信することにより、データ処理回路と有線
通信する無線通信回路が無線通信しても、この無線通信
を阻害する電磁界をグランド構造が共振により発生する
ことがない。
着脱自在に装着されており、無線通信回路とデータ処理
回路が有線通信することにより、データ処理回路と有線
通信する無線通信回路が無線通信しても、この無線通信
を阻害する電磁界をグランド構造が共振により発生する
ことがない。
【００４０】また、外部と無線通信する無線通信回路が
一体に形成されており、無線通信回路とデータ処理回路
が有線通信することにより、データ処理回路と有線通信
する無線通信回路が無線通信しても、この無線通信を阻
害する電磁界をグランド構造が共振により発生すること
がない。
一体に形成されており、無線通信回路とデータ処理回路
が有線通信することにより、データ処理回路と有線通信
する無線通信回路が無線通信しても、この無線通信を阻
害する電磁界をグランド構造が共振により発生すること
がない。
【００４１】本発明の端末設計装置は、長さ入力手段、
長さ記憶手段、間隔入力手段、間隔記憶手段、抵抗算出
手段、を具備しており、本発明のデータ処理端末の設計
に利用される。その端末設計方法では、接続コネクタの
位置と対向する第二グランドプレーンの他方の縁部の長
さ"ｗ"が長さ入力手段にデータ入力されると、このデー
タ入力された長さ"ｗ"を長さ記憶手段がデータ記憶す
る。また、第一グランドプレーンと第二グランドプレー
ンとの間隔"ｈ"が間隔入力手段にデータ入力されると、
このデータ入力された間隔"ｈ"を間隔記憶手段がデータ
記憶する。そして、接続コネクタの位置と対向する第二
グランドプレーンの他方の縁部の近傍の位置を第一グラ
ンドプレーンに接続する抵抗接続手段の抵抗値"Ｒ"を抵
抗算出手段が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として算出
するので、データ処理端末のグランド構造の開放端を整
合終端する抵抗接続手段の抵抗値が算出される。
長さ記憶手段、間隔入力手段、間隔記憶手段、抵抗算出
手段、を具備しており、本発明のデータ処理端末の設計
に利用される。その端末設計方法では、接続コネクタの
位置と対向する第二グランドプレーンの他方の縁部の長
さ"ｗ"が長さ入力手段にデータ入力されると、このデー
タ入力された長さ"ｗ"を長さ記憶手段がデータ記憶す
る。また、第一グランドプレーンと第二グランドプレー
ンとの間隔"ｈ"が間隔入力手段にデータ入力されると、
このデータ入力された間隔"ｈ"を間隔記憶手段がデータ
記憶する。そして、接続コネクタの位置と対向する第二
グランドプレーンの他方の縁部の近傍の位置を第一グラ
ンドプレーンに接続する抵抗接続手段の抵抗値"Ｒ"を抵
抗算出手段が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として算出
するので、データ処理端末のグランド構造の開放端を整
合終端する抵抗接続手段の抵抗値が算出される。
【００４２】なお、本発明で云う所定形状とは、複数の
縁部を具備するものであれば良く、例えば、四つの縁部
と四つの角部とを具備した矩形などを許容する。また、
本発明で云う各種手段は、その機能を実現するように形
成されていれば良く、例えば、所定の機能を発揮する専
用のハードウェア、所定の機能がコンピュータプログラ
ムにより付与されたコンピュータ装置、コンピュータプ
ログラムによりコンピュータ装置の内部に実現された所
定の機能、これらの組み合わせ、等を許容する。また、
本発明で言う各種手段は、個々に独立した存在である必
要もなく、ある手段が他の手段の一部であるようなこと
も許容する。
縁部を具備するものであれば良く、例えば、四つの縁部
と四つの角部とを具備した矩形などを許容する。また、
本発明で云う各種手段は、その機能を実現するように形
成されていれば良く、例えば、所定の機能を発揮する専
用のハードウェア、所定の機能がコンピュータプログラ
ムにより付与されたコンピュータ装置、コンピュータプ
ログラムによりコンピュータ装置の内部に実現された所
定の機能、これらの組み合わせ、等を許容する。また、
本発明で言う各種手段は、個々に独立した存在である必
要もなく、ある手段が他の手段の一部であるようなこと
も許容する。
【００４３】また、本発明で云う情報記憶媒体とは、端
末設計装置に各種処理を実行させるためのコンピュータ
プログラムが事前に格納されたハードウェアであれば良
く、例えば、端末設計装置を一部とする装置に固定され
ているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc D
rive)、端末設計装置を一部とする装置に交換自在に装
填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Di
sc)、等を許容する。
末設計装置に各種処理を実行させるためのコンピュータ
プログラムが事前に格納されたハードウェアであれば良
く、例えば、端末設計装置を一部とする装置に固定され
ているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc D
rive)、端末設計装置を一部とする装置に交換自在に装
填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Di
sc)、等を許容する。
【００４４】また、本発明で云う端末設計装置とは、コ
ンピュータプログラムを読み取って対応する処理動作を
実行できるハードウェアであれば良く、例えば、ＣＰＵ
(Central Processing Unit)を主体として、これにＲＯ
ＭやＲＡＭやＩ／Ｆ(Interface)ユニット等の各種デバ
イスが接続されたコンピュータ装置などを許容する。
ンピュータプログラムを読み取って対応する処理動作を
実行できるハードウェアであれば良く、例えば、ＣＰＵ
(Central Processing Unit)を主体として、これにＲＯ
ＭやＲＡＭやＩ／Ｆ(Interface)ユニット等の各種デバ
イスが接続されたコンピュータ装置などを許容する。
【００４５】なお、本発明でコンピュータプログラムに
対応した各種動作を端末設計装置に実行させることは、
各種デバイスを端末設計装置に動作制御させることなど
も許容する。例えば、端末設計装置に各種データをデー
タ記憶させることは、端末設計装置が一部として具備し
ているＲＡＭ等の情報記憶媒体に各種データを格納する
こと、端末設計装置に交換自在に装填されているＦＤ等
の情報記憶媒体に各種データを格納すること、等を許容
する。
対応した各種動作を端末設計装置に実行させることは、
各種デバイスを端末設計装置に動作制御させることなど
も許容する。例えば、端末設計装置に各種データをデー
タ記憶させることは、端末設計装置が一部として具備し
ているＲＡＭ等の情報記憶媒体に各種データを格納する
こと、端末設計装置に交換自在に装填されているＦＤ等
の情報記憶媒体に各種データを格納すること、等を許容
する。
【００４６】
【発明の実施の形態】本発明の実施の第一の形態を図１
ないし図５を参照して以下に説明する。ただし、これよ
り以下の実施の形態に関して前述した従来例と同一の部
分は、同一の名称および符号を使用して詳細な説明は省
略する。
ないし図５を参照して以下に説明する。ただし、これよ
り以下の実施の形態に関して前述した従来例と同一の部
分は、同一の名称および符号を使用して詳細な説明は省
略する。
【００４７】まず、本実施の形態のデータ処理端末４０
は、図１および図２に示すように、第一から第三の従来
例として前述したデータ処理端末１０，２０，３０と同
様に、大型の長方形状の親基板１１に各種のデータ処理
回路１９が搭載されており、このデータ処理回路１９と
有線通信する無線通信ユニット１２が1.9(GHz)付近の周
波数帯域で外部と無線通信する。
は、図１および図２に示すように、第一から第三の従来
例として前述したデータ処理端末１０，２０，３０と同
様に、大型の長方形状の親基板１１に各種のデータ処理
回路１９が搭載されており、このデータ処理回路１９と
有線通信する無線通信ユニット１２が1.9(GHz)付近の周
波数帯域で外部と無線通信する。
【００４８】また、親基板１１には、接続コネクタ１４
により小型の長方形状の子基板１５が着脱自在に装着さ
れており、この子基板１５の第二グランドプレーン１８
と親基板１１の第一グランドプレーン１７とが接続コネ
クタ１４により接続されている。
により小型の長方形状の子基板１５が着脱自在に装着さ
れており、この子基板１５の第二グランドプレーン１８
と親基板１１の第一グランドプレーン１７とが接続コネ
クタ１４により接続されている。
【００４９】このように接続コネクタ１４により電気的
かつ機械的に接続されて平行に位置している第一グラン
ドプレーン１７と第二グランドプレーン１８とは、さら
に抵抗接続手段４１によっても電気的に接続されてお
り、この抵抗接続手段４１では、第一グランドプレーン
／プレーン１７，１８に各々導通したメイン／子基板１
１，１５の接続パッド３１，３２が、例えば、抵抗体か
らなる管状の金属柱およびビスで導通されている(図示
せず)。
かつ機械的に接続されて平行に位置している第一グラン
ドプレーン１７と第二グランドプレーン１８とは、さら
に抵抗接続手段４１によっても電気的に接続されてお
り、この抵抗接続手段４１では、第一グランドプレーン
／プレーン１７，１８に各々導通したメイン／子基板１
１，１５の接続パッド３１，３２が、例えば、抵抗体か
らなる管状の金属柱およびビスで導通されている(図示
せず)。
【００５０】また、本形態のデータ処理端末４０では、
接続コネクタ１４は長方形状の子基板１５の一方の長辺
の近傍に平行に位置しているが、前述のデータ処理端末
３０などとは相違して、点状の抵抗接続手段４１は子基
板１５の他方の長辺の中央の近傍に位置している。
接続コネクタ１４は長方形状の子基板１５の一方の長辺
の近傍に平行に位置しているが、前述のデータ処理端末
３０などとは相違して、点状の抵抗接続手段４１は子基
板１５の他方の長辺の中央の近傍に位置している。
【００５１】そして、本形態のデータ処理端末４０で
は、抵抗接続手段４１が近傍に位置する第二グランドプ
レーン１８の縁部の長さを"ｗ"、第一グランドプレーン
１７と第二グランドプレーン１８との間隔を"ｈ"、とす
ると、抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×
π×ｈ／ｗ(Ω)"を満足している。
は、抵抗接続手段４１が近傍に位置する第二グランドプ
レーン１８の縁部の長さを"ｗ"、第一グランドプレーン
１７と第二グランドプレーン１８との間隔を"ｈ"、とす
ると、抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×
π×ｈ／ｗ(Ω)"を満足している。
【００５２】このため、本形態のデータ処理端末４０で
は、第一グランドプレーン１７と複数のグランド端子と
第二グランドプレーン１８からなるグランド構造の特性
インピーダンスと抵抗接続手段４１の抵抗値とが同一で
あり、上述のグランド構造の開放端が整合終端されてい
る。
は、第一グランドプレーン１７と複数のグランド端子と
第二グランドプレーン１８からなるグランド構造の特性
インピーダンスと抵抗接続手段４１の抵抗値とが同一で
あり、上述のグランド構造の開放端が整合終端されてい
る。
【００５３】なお、本形態のデータ処理端末４０では、
上述のように第二グランドプレーン１８の角部の近傍に
接続コネクタ１４の端部が位置するとき、その位置を第
二グランドプレーン１８の角部と近似し、第二グランド
プレーン１８の縁部の近傍に抵抗接続手段４１が位置す
るとき、その位置を第二グランドプレーン１８の縁部と
近似する。
上述のように第二グランドプレーン１８の角部の近傍に
接続コネクタ１４の端部が位置するとき、その位置を第
二グランドプレーン１８の角部と近似し、第二グランド
プレーン１８の縁部の近傍に抵抗接続手段４１が位置す
るとき、その位置を第二グランドプレーン１８の縁部と
近似する。
【００５４】上述のような構成において、本形態のデー
タ処理端末４０では、無線通信ユニット１２が無線通信
するときに親基板１１のデータ処理回路１９がデータ処
理を実行して電磁界を発生するため、この電磁界が第一
第二グランドプレーン１７，１８を接続コネクタ１４の
グランド端子で接続したグランド構造に作用する。
タ処理端末４０では、無線通信ユニット１２が無線通信
するときに親基板１１のデータ処理回路１９がデータ処
理を実行して電磁界を発生するため、この電磁界が第一
第二グランドプレーン１７，１８を接続コネクタ１４の
グランド端子で接続したグランド構造に作用する。
【００５５】しかし、このグランド構造の開放端である
第二グランドプレーン１８の縁部中央が抵抗接続手段４
１で第一グランドプレーン１７に接続されており、この
抵抗接続手段４１の抵抗値が上述のグランド構造の特性
インピーダンスと同一である。
第二グランドプレーン１８の縁部中央が抵抗接続手段４
１で第一グランドプレーン１７に接続されており、この
抵抗接続手段４１の抵抗値が上述のグランド構造の特性
インピーダンスと同一である。
【００５６】このため、上述のグランド構造は開放端が
整合終端されており、データ処理回路１９の電磁界が作
用しても共振により無線通信を阻害する強力な電磁界を
発生しない。このため、本形態のデータ処理端末４０
は、無線通信ユニット１２の無線通信を阻害することを
防止でき、無線通信を良好に実行することができる。
整合終端されており、データ処理回路１９の電磁界が作
用しても共振により無線通信を阻害する強力な電磁界を
発生しない。このため、本形態のデータ処理端末４０
は、無線通信ユニット１２の無線通信を阻害することを
防止でき、無線通信を良好に実行することができる。
【００５７】しかも、本形態のデータ処理端末４０で
は、接続コネクタ１４の位置や構造は従来と同一であ
り、一個の抵抗接続手段４１が新規に追加されているだ
けなので、その構造が簡単で組立性も良好である。さら
に、この抵抗接続手段４１が接続コネクタ１４とは相反
する子基板１５の長辺の中央付近に位置するので、抵抗
接続手段４１が子基板１５を機械的にも保持すれば、第
二グランドプレーン１８を対称な状態で良好に第一グラ
ンドプレーン１７に接続することができる。
は、接続コネクタ１４の位置や構造は従来と同一であ
り、一個の抵抗接続手段４１が新規に追加されているだ
けなので、その構造が簡単で組立性も良好である。さら
に、この抵抗接続手段４１が接続コネクタ１４とは相反
する子基板１５の長辺の中央付近に位置するので、抵抗
接続手段４１が子基板１５を機械的にも保持すれば、第
二グランドプレーン１８を対称な状態で良好に第一グラ
ンドプレーン１７に接続することができる。
【００５８】ここで、上述のような構造のデータ処理端
末４０の設計に利用される本実施の形態の端末設計装置
５０を以下に説明する。本形態の端末設計装置５０は、
図３に示すように、コンピュータの主体となるハードウ
ェアとしてＣＰＵ５１を具備しており、このＣＰＵ５１
には、バスライン５２により、ＲＯＭ５３、ＲＡＭ５
４、ＨＤＤ５５、ＦＤ５６が交換自在に装填されるＦＤ
Ｄ(FD Drive)５７、ＣＤ−ＲＯＭ５８が交換自在に装填
されるＣＤドライブ５９、キーボード６０、マウス６
１、ディスプレイ６２、Ｉ／Ｆユニット６３、等のハー
ドウェアが接続されている。
末４０の設計に利用される本実施の形態の端末設計装置
５０を以下に説明する。本形態の端末設計装置５０は、
図３に示すように、コンピュータの主体となるハードウ
ェアとしてＣＰＵ５１を具備しており、このＣＰＵ５１
には、バスライン５２により、ＲＯＭ５３、ＲＡＭ５
４、ＨＤＤ５５、ＦＤ５６が交換自在に装填されるＦＤ
Ｄ(FD Drive)５７、ＣＤ−ＲＯＭ５８が交換自在に装填
されるＣＤドライブ５９、キーボード６０、マウス６
１、ディスプレイ６２、Ｉ／Ｆユニット６３、等のハー
ドウェアが接続されている。
【００５９】本形態の端末設計装置５０では、ＲＯＭ５
３、ＲＡＭ５４、ＨＤＤ５５、交換自在なＦＤ５６、交
換自在なＣＤ−ＲＯＭ５８、等のハードウェアが情報記
憶媒体に相当し、これらの少なくとも一個にＣＰＵ５１
のためのコンピュータプログラムや各種データがソフト
ウェアとして格納されている。
３、ＲＡＭ５４、ＨＤＤ５５、交換自在なＦＤ５６、交
換自在なＣＤ−ＲＯＭ５８、等のハードウェアが情報記
憶媒体に相当し、これらの少なくとも一個にＣＰＵ５１
のためのコンピュータプログラムや各種データがソフト
ウェアとして格納されている。
【００６０】例えば、ＣＰＵ５１に各種の処理動作を実
行させるコンピュータプログラムは、ＦＤ５６やＣＤ−
ＲＯＭ５８に事前に格納されている。このようなソフト
ウェアはＨＤＤ５５に事前にインストールされており、
端末設計装置５０の起動時にＲＡＭ５４に複写されてＣ
ＰＵ５１にデータ読取される。
行させるコンピュータプログラムは、ＦＤ５６やＣＤ−
ＲＯＭ５８に事前に格納されている。このようなソフト
ウェアはＨＤＤ５５に事前にインストールされており、
端末設計装置５０の起動時にＲＡＭ５４に複写されてＣ
ＰＵ５１にデータ読取される。
【００６１】このようにＣＰＵ５１が適正なコンピュー
タプログラムをデータ読取して各種の処理動作を実行す
ることにより、本形態の端末設計装置５０は、図５に示
すように、長さ入力手段７１、長さ記憶手段７２、間隔
入力手段７３、間隔記憶手段７４、抵抗算出手段７５、
等の各種手段を各種機能として論理的に具備している。
タプログラムをデータ読取して各種の処理動作を実行す
ることにより、本形態の端末設計装置５０は、図５に示
すように、長さ入力手段７１、長さ記憶手段７２、間隔
入力手段７３、間隔記憶手段７４、抵抗算出手段７５、
等の各種手段を各種機能として論理的に具備している。
【００６２】各入力手段７１，７３は、ＲＡＭ５４に格
納されているコンピュータプログラムに対応してＣＰＵ
５１がキーボード６０の入力データをデータ認識する機
能などに相当し、各記憶手段７２，７４は、上述のコン
ピュータプログラムに対応してＣＰＵ５１がデータ認識
するようにＨＤＤ５５に構築された記憶エリアなどに相
当する。
納されているコンピュータプログラムに対応してＣＰＵ
５１がキーボード６０の入力データをデータ認識する機
能などに相当し、各記憶手段７２，７４は、上述のコン
ピュータプログラムに対応してＣＰＵ５１がデータ認識
するようにＨＤＤ５５に構築された記憶エリアなどに相
当する。
【００６３】長さ入力手段７１は、接続コネクタ１４の
位置と対向する第二グランドプレーン１８の他方の縁部
の長さ"ｗ"がデータ入力され、長さ記憶手段７２は、長
さ入力手段７１にデータ入力された長さ"ｗ"をデータ記
憶する。間隔入力手段７３は、第一グランドプレーン１
７と第二グランドプレーン１８との間隔"ｈ"がデータ入
力され、間隔記憶手段７４は、間隔入力手段７３にデー
タ入力された間隔"ｈ"をデータ記憶する。
位置と対向する第二グランドプレーン１８の他方の縁部
の長さ"ｗ"がデータ入力され、長さ記憶手段７２は、長
さ入力手段７１にデータ入力された長さ"ｗ"をデータ記
憶する。間隔入力手段７３は、第一グランドプレーン１
７と第二グランドプレーン１８との間隔"ｈ"がデータ入
力され、間隔記憶手段７４は、間隔入力手段７３にデー
タ入力された間隔"ｈ"をデータ記憶する。
【００６４】そして、抵抗算出手段７５は、ＣＰＵ５１
がコンピュータプログラムに対応して所定のデータ処理
を実行する機能などに相当し、上述の各記憶手段７２，
７４の記憶データに基づいて、"Ｒ＝１２０×π×ｈ／
ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出す
る。
がコンピュータプログラムに対応して所定のデータ処理
を実行する機能などに相当し、上述の各記憶手段７２，
７４の記憶データに基づいて、"Ｒ＝１２０×π×ｈ／
ｗ(Ω)"として抵抗接続手段４１の抵抗値"Ｒ"を算出す
る。
【００６５】上述のような各種手段は、必要によりキー
ボード６０やディスプレイ６２等のハードウェアを利用
して実現されるが、その主体はＲＡＭ５４等の情報記憶
媒体に格納されたソフトウェアに対応して、端末設計装
置５０のハードウェアであるＣＰＵ５１が機能すること
により実現されている。
ボード６０やディスプレイ６２等のハードウェアを利用
して実現されるが、その主体はＲＡＭ５４等の情報記憶
媒体に格納されたソフトウェアに対応して、端末設計装
置５０のハードウェアであるＣＰＵ５１が機能すること
により実現されている。
【００６６】このようなソフトウェアは、例えば、キー
ボード６０などによる長さ"ｗ"のデータ入力を受け付け
る長さ入力処理、そのデータ入力された長さ"ｗ"をＨＤ
Ｄ５５などによりデータ記憶する長さ記憶処理、間隔"
ｈ"のデータ入力を受け付ける間隔入力処理、そのデー
タ入力された間隔"ｈ"をデータ記憶する間隔記憶処
理、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段
４１の抵抗値"Ｒ"を算出する抵抗算出処理、等の処理動
作をＣＰＵ５１等に実行させるためのコンピュータプロ
グラムとしてＲＡＭ５４等の情報記憶媒体に格納されて
いる。
ボード６０などによる長さ"ｗ"のデータ入力を受け付け
る長さ入力処理、そのデータ入力された長さ"ｗ"をＨＤ
Ｄ５５などによりデータ記憶する長さ記憶処理、間隔"
ｈ"のデータ入力を受け付ける間隔入力処理、そのデー
タ入力された間隔"ｈ"をデータ記憶する間隔記憶処
理、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として抵抗接続手段
４１の抵抗値"Ｒ"を算出する抵抗算出処理、等の処理動
作をＣＰＵ５１等に実行させるためのコンピュータプロ
グラムとしてＲＡＭ５４等の情報記憶媒体に格納されて
いる。
【００６７】上述のような構成において、本形態のデー
タ処理端末４０は、データ処理回路１９と有線通信する
無線通信ユニット１２が外部と無線通信することがで
き、そのとき、第一グランドプレーン１７と接続コネク
タ１４と第二グランドプレーン１８からなるグランド構
造にデータ処理回路１９が発生する高周波の電磁界が作
用する。
タ処理端末４０は、データ処理回路１９と有線通信する
無線通信ユニット１２が外部と無線通信することがで
き、そのとき、第一グランドプレーン１７と接続コネク
タ１４と第二グランドプレーン１８からなるグランド構
造にデータ処理回路１９が発生する高周波の電磁界が作
用する。
【００６８】しかし、本形態のデータ処理端末４０で
は、第二グランドプレーン１８の接続コネクタ１４とは
反対の縁部が抵抗接続手段４１で第一グランドプレーン
１７に接続されており、その抵抗接続手段４１の抵抗値
が上述のグランド構造の特性インピーダンスと一致して
いる。
は、第二グランドプレーン１８の接続コネクタ１４とは
反対の縁部が抵抗接続手段４１で第一グランドプレーン
１７に接続されており、その抵抗接続手段４１の抵抗値
が上述のグランド構造の特性インピーダンスと一致して
いる。
【００６９】このため、このグランド構造は開放端が整
合終端されており、データ処理回路１９から作用する高
周波の電磁界に共振して、無線通信ユニット１２の無線
通信を阻害する強力な電磁界を発生することがないの
で、本形態のデータ処理端末４０は、無線通信ユニット
１２が良好に無線通信することができる。
合終端されており、データ処理回路１９から作用する高
周波の電磁界に共振して、無線通信ユニット１２の無線
通信を阻害する強力な電磁界を発生することがないの
で、本形態のデータ処理端末４０は、無線通信ユニット
１２が良好に無線通信することができる。
【００７０】ここで、このようなデータ処理端末４０の
設計に利用される端末設計装置５０の端末設計方法を以
下に説明する。本形態の端末設計装置５０は、第二グラ
ンドプレーン１８の長さ"ｗ"と、第一グランドプレーン
１７と第二グランドプレーン１８との間隔"ｈ"とが決定
されているデータ処理端末４０での、抵抗接続手段４１
の抵抗値を算出することができる。
設計に利用される端末設計装置５０の端末設計方法を以
下に説明する。本形態の端末設計装置５０は、第二グラ
ンドプレーン１８の長さ"ｗ"と、第一グランドプレーン
１７と第二グランドプレーン１８との間隔"ｈ"とが決定
されているデータ処理端末４０での、抵抗接続手段４１
の抵抗値を算出することができる。
【００７１】その場合、図５に示すように、端末設計装
置５０のディスプレイ６２には"以下のデータを入力し
て下さい。"などのガイダンステキストが"長さｗ＝ (m
m)，間隔ｈ＝ (mm)"なる入力項目とともに表示出力さ
れる(ステップＳ３)。
置５０のディスプレイ６２には"以下のデータを入力し
て下さい。"などのガイダンステキストが"長さｗ＝ (m
m)，間隔ｈ＝ (mm)"なる入力項目とともに表示出力さ
れる(ステップＳ３)。
【００７２】そこで、データ処理端末４０を設計する作
業者(図示せず)が、上述の入力項目に所望の数値データ
をキーボード６０などでデータ入力すると(ステップＳ
４)、端末設計装置５０は、そのデータ入力された数値
データをデータ記憶する(ステップＳ５)。
業者(図示せず)が、上述の入力項目に所望の数値データ
をキーボード６０などでデータ入力すると(ステップＳ
４)、端末設計装置５０は、そのデータ入力された数値
データをデータ記憶する(ステップＳ５)。
【００７３】このようにデータ入力された数値データは
上述の入力項目の位置に表示出力されるが、事前にデー
タ入力されてデータ記憶された数値データが存在すると
きは(ステップＳ１)、その数値データが変更自在なデフ
ォルト値として入力項目に表示される(ステップＳ２，
Ｓ３)。
上述の入力項目の位置に表示出力されるが、事前にデー
タ入力されてデータ記憶された数値データが存在すると
きは(ステップＳ１)、その数値データが変更自在なデフ
ォルト値として入力項目に表示される(ステップＳ２，
Ｓ３)。
【００７４】そして、本形態の端末設計装置５０は、長
さ"ｗ"と間隔"ｈ"との両方をデータ記憶した状態で処理
開始がデータ入力されると(ステップＳ６，Ｓ７)、上述
の記憶データに基づいて"Ｒ＝１２０×π×ｈ／ｗ(Ω)"
として抵抗接続手段４１の抵抗値"Ｒ"を算出する(ステ
ップＳ８)。
さ"ｗ"と間隔"ｈ"との両方をデータ記憶した状態で処理
開始がデータ入力されると(ステップＳ６，Ｓ７)、上述
の記憶データに基づいて"Ｒ＝１２０×π×ｈ／ｗ(Ω)"
として抵抗接続手段４１の抵抗値"Ｒ"を算出する(ステ
ップＳ８)。
【００７５】このように算出された抵抗接続手段４１の
抵抗値"Ｒ"はディスプレイ６２で表示出力されるので
(ステップＳ９)、作業者は、製造するデータ処理端末４
０の第一第二グランドプレーン１７，１８を抵抗値"Ｒ"
の抵抗接続手段４１で接続することができる。
抵抗値"Ｒ"はディスプレイ６２で表示出力されるので
(ステップＳ９)、作業者は、製造するデータ処理端末４
０の第一第二グランドプレーン１７，１８を抵抗値"Ｒ"
の抵抗接続手段４１で接続することができる。
【００７６】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では端末設計装置５０が長
さ"ｗ"と間隔"ｈ"とのデータ入力に対応して抵抗値"Ｒ"
をデータ出力することを例示したが、長さ"ｗ"と間隔"
ｈ"と抵抗値"Ｒ"とのデータ入力に対応して"Ｒ＝１２０
×π×ｈ／ｗ(Ω)"の成立の有無をデータ出力すること
も可能である。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では端末設計装置５０が長
さ"ｗ"と間隔"ｈ"とのデータ入力に対応して抵抗値"Ｒ"
をデータ出力することを例示したが、長さ"ｗ"と間隔"
ｈ"と抵抗値"Ｒ"とのデータ入力に対応して"Ｒ＝１２０
×π×ｈ／ｗ(Ω)"の成立の有無をデータ出力すること
も可能である。
【００７７】また、上記形態の端末設計装置５０では、
ＲＡＭ５４等に格納されているコンピュータプログラム
に対応してＣＰＵ５１が動作することにより、端末設計
装置５０の各種機能として各種手段が論理的に実現され
ることを例示した。しかし、このような各種手段の各々
を固有のハードウェアとして形成することも可能であ
り、一部をソフトウェアとしてＲＡＭ５４等に格納する
とともに一部をハードウェアとして形成することも可能
である。
ＲＡＭ５４等に格納されているコンピュータプログラム
に対応してＣＰＵ５１が動作することにより、端末設計
装置５０の各種機能として各種手段が論理的に実現され
ることを例示した。しかし、このような各種手段の各々
を固有のハードウェアとして形成することも可能であ
り、一部をソフトウェアとしてＲＡＭ５４等に格納する
とともに一部をハードウェアとして形成することも可能
である。
【００７８】さらに、上記形態ではデータ処理端末４０
の抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×
ｈ／ｗ(Ω)"を満足していることを例示したが、例え
ば、"α１≦１＜α２"を満足する所定の係数α１，α２
により、抵抗接続手段４１の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) なる所定の範囲を満足することも可能である。
の抵抗接続手段４１の抵抗値"Ｒ"が"Ｒ＝１２０×π×
ｈ／ｗ(Ω)"を満足していることを例示したが、例え
ば、"α１≦１＜α２"を満足する所定の係数α１，α２
により、抵抗接続手段４１の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) なる所定の範囲を満足することも可能である。
【００７９】この場合でも、データ処理端末４０のグラ
ンド構造の特性インピーダンスと抵抗接続手段４１の抵
抗値とが完全に同一ではなくとも同等となるので、グラ
ンド構造から無線通信を阻害する強力な電磁界の発生を
防止することができる。なお、抵抗接続手段４１の抵抗
値がデータ処理端末４０のグランド構造の特性インピー
ダンスと同等でなくとも、所定の抵抗値によりグランド
構造の共振のＱを低下させることはできるので、発生す
る電磁界を低減することは可能である。
ンド構造の特性インピーダンスと抵抗接続手段４１の抵
抗値とが完全に同一ではなくとも同等となるので、グラ
ンド構造から無線通信を阻害する強力な電磁界の発生を
防止することができる。なお、抵抗接続手段４１の抵抗
値がデータ処理端末４０のグランド構造の特性インピー
ダンスと同等でなくとも、所定の抵抗値によりグランド
構造の共振のＱを低下させることはできるので、発生す
る電磁界を低減することは可能である。
【００８０】また、上記形態ではデータ処理端末４０に
無線通信ユニット１２が着脱自在に装着されることを例
示したが、例えば、無線通信ユニット１２が一体に固定
されていることも可能であり、無線通信ユニット１２が
接続ケーブル(図示せず)を介して接続されることも可能
であり、別体の無線通信ユニット１２が接続されること
なく近傍で使用されることも可能である。
無線通信ユニット１２が着脱自在に装着されることを例
示したが、例えば、無線通信ユニット１２が一体に固定
されていることも可能であり、無線通信ユニット１２が
接続ケーブル(図示せず)を介して接続されることも可能
であり、別体の無線通信ユニット１２が接続されること
なく近傍で使用されることも可能である。
【００８１】同様に、上記形態では子基板１５が親基板
１１に着脱自在に装着されることを例示したが、これが
一体に固定されていることも可能である。また、上記形
態では子基板１５と無線通信ユニット１２とが親基板１
１の同一面上に配置されていることを例示したが、例え
ば、子基板１５が親基板１１の表面上に位置して無線通
信ユニット１２が親基板１１の裏面上に位置することも
可能である。
１１に着脱自在に装着されることを例示したが、これが
一体に固定されていることも可能である。また、上記形
態では子基板１５と無線通信ユニット１２とが親基板１
１の同一面上に配置されていることを例示したが、例え
ば、子基板１５が親基板１１の表面上に位置して無線通
信ユニット１２が親基板１１の裏面上に位置することも
可能である。
【００８２】さらに、上記形態のデータ処理端末４０で
は、子基板１５が接続される親基板１１にデータ処理回
路１９が搭載されていることを例示したが、このデータ
処理回路１９が子基板１５のみに搭載されていることも
可能であり、親基板１１と子基板１５との両方に分散さ
れて搭載されていることも可能である。
は、子基板１５が接続される親基板１１にデータ処理回
路１９が搭載されていることを例示したが、このデータ
処理回路１９が子基板１５のみに搭載されていることも
可能であり、親基板１１と子基板１５との両方に分散さ
れて搭載されていることも可能である。
【００８３】上述のようにデータ処理回路１９が子基板
１５のみに搭載されている場合、回路基板としての親基
板１１は不要なので、大面積かつ大容量の第一グランド
プレーン１７は、回路基板とは別個のグランド専用の部
材として形成することが好適である。
１５のみに搭載されている場合、回路基板としての親基
板１１は不要なので、大面積かつ大容量の第一グランド
プレーン１７は、回路基板とは別個のグランド専用の部
材として形成することが好適である。
【００８４】また、上記形態ではデータ処理端末４０が
携帯用に形成されていることを例示したが、これが据置
用に形成されていることも可能である。また、上記形態
では無線通信ユニット１２の通信周波数がＰＨＳ用の1.
9(GHz)付近であることを例示したが、これが携帯電話用
の800(MHz)、1.5(GHz)、2.0(GHz)、付近であることも可
能であり、Bluetooth用の2.4(GHz)付近であることも可
能である。
携帯用に形成されていることを例示したが、これが据置
用に形成されていることも可能である。また、上記形態
では無線通信ユニット１２の通信周波数がＰＨＳ用の1.
9(GHz)付近であることを例示したが、これが携帯電話用
の800(MHz)、1.5(GHz)、2.0(GHz)、付近であることも可
能であり、Bluetooth用の2.4(GHz)付近であることも可
能である。
【００８５】さらに、上記形態のデータ処理端末４０で
は、子基板１５の接続コネクタ１４とは反対の縁部の中
央付近に一個の点状の抵抗接続手段４１が位置すること
を例示したが、例えば、このような抵抗接続手段４１を
複数とすることも可能である。
は、子基板１５の接続コネクタ１４とは反対の縁部の中
央付近に一個の点状の抵抗接続手段４１が位置すること
を例示したが、例えば、このような抵抗接続手段４１を
複数とすることも可能である。
【００８６】例えば、図６に上記形態の第一の変形例と
して例示するデータ処理端末８０では、長方形の子基板
１５の一辺の両側の角部に二個の抵抗接続手段８１が一
個ずつ位置しており、図７に第二の変形例として例示す
るデータ処理端末８２では、長方形の子基板１５の一辺
の両側の角部と中央とに三個の抵抗接続手段８３が一個
ずつ位置している。
して例示するデータ処理端末８０では、長方形の子基板
１５の一辺の両側の角部に二個の抵抗接続手段８１が一
個ずつ位置しており、図７に第二の変形例として例示す
るデータ処理端末８２では、長方形の子基板１５の一辺
の両側の角部と中央とに三個の抵抗接続手段８３が一個
ずつ位置している。
【００８７】これらの場合も、複数の抵抗接続手段８
１，８３の合計の抵抗値"Ｒ"は"Ｒ＝１２０×π×ｈ／
ｗ(Ω)"を満足するので、二個の抵抗接続手段８１の個
々の抵抗値"Ｒｎ"は"Ｒｎ＝２４０×π×ｈ／ｗ(Ω)"を
満足しており、三個の抵抗接続手段８３の個々の抵抗
値"Ｒｎ"は"Ｒｎ＝３６０×π×ｈ／ｗ(Ω)"を満足して
いる。
１，８３の合計の抵抗値"Ｒ"は"Ｒ＝１２０×π×ｈ／
ｗ(Ω)"を満足するので、二個の抵抗接続手段８１の個
々の抵抗値"Ｒｎ"は"Ｒｎ＝２４０×π×ｈ／ｗ(Ω)"を
満足しており、三個の抵抗接続手段８３の個々の抵抗
値"Ｒｎ"は"Ｒｎ＝３６０×π×ｈ／ｗ(Ω)"を満足して
いる。
【００８８】このように第一第二グランドプレーン１
７，１８を複数の抵抗接続手段８１，８３で並列に接続
すると、抵抗接続手段８１，８３に直列に存在する寄生
インダクタンスが減少して前述のグランド構造を広帯域
で整合終端することができるので、無線通信を阻害する
強力な電磁界の発生を広帯域で防止することができる。
７，１８を複数の抵抗接続手段８１，８３で並列に接続
すると、抵抗接続手段８１，８３に直列に存在する寄生
インダクタンスが減少して前述のグランド構造を広帯域
で整合終端することができるので、無線通信を阻害する
強力な電磁界の発生を広帯域で防止することができる。
【００８９】さらに、図８に第三の変形例として例示す
るデータ処理端末８４では、抵抗接続手段８５が子基板
１５の一辺と同等な全長の細長形状の金属部材からな
り、この一個の抵抗接続手段８５が子基板１５の一辺と
平行に配置されている。このように第二グランドプレー
ン１８の一辺の全体を細長形状の抵抗接続手段８５で第
一グランドプレーン１７に接続すると、抵抗接続手段８
５に直列に存在する寄生インダクタンスを最低とするこ
とができる。
るデータ処理端末８４では、抵抗接続手段８５が子基板
１５の一辺と同等な全長の細長形状の金属部材からな
り、この一個の抵抗接続手段８５が子基板１５の一辺と
平行に配置されている。このように第二グランドプレー
ン１８の一辺の全体を細長形状の抵抗接続手段８５で第
一グランドプレーン１７に接続すると、抵抗接続手段８
５に直列に存在する寄生インダクタンスを最低とするこ
とができる。
【００９０】また、上記形態では子基板１５および第二
グランドプレーン１８が単純な長方形に形成されている
ことを例示したが、図９(ａ)に示すように、第二グラン
ドプレーン９０がＬ字型に形成されていることも可能で
あり、同図(ｂ)に示すように、第二グランドプレーン９
１がＴ字型に形成されていることも可能である。
グランドプレーン１８が単純な長方形に形成されている
ことを例示したが、図９(ａ)に示すように、第二グラン
ドプレーン９０がＬ字型に形成されていることも可能で
あり、同図(ｂ)に示すように、第二グランドプレーン９
１がＴ字型に形成されていることも可能である。
【００９１】このような場合でも、抵抗接続手段９２，
９３は異形の第二グランドプレーン９０，９１の接続コ
ネクタ１４とは反対の縁部に位置すれば良く、その縁部
の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵
抗値を満足すれば良い。
９３は異形の第二グランドプレーン９０，９１の接続コ
ネクタ１４とは反対の縁部に位置すれば良く、その縁部
の長さ"ｗ"に対して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵
抗値を満足すれば良い。
【００９２】しかし、上述のように第二グランドプレー
ン９０，９１がＬ字型やＴ字型に形成されていると、図
中で側方に突出した部分も開放端として作用する懸念が
ある。そこで、これが問題となる場合には、図１０に示
すように、第二グランドプレーン９０，９１の図中側方
に突出した部分にも抵抗接続手段９４，９５を配置する
ことが好適である。
ン９０，９１がＬ字型やＴ字型に形成されていると、図
中で側方に突出した部分も開放端として作用する懸念が
ある。そこで、これが問題となる場合には、図１０に示
すように、第二グランドプレーン９０，９１の図中側方
に突出した部分にも抵抗接続手段９４，９５を配置する
ことが好適である。
【００９３】ただし、このような場合でも、抵抗接続手
段９２〜９５は、各々が配置された縁部の長さ"ｗ"に対
して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれ
ば良いので、例えば、Ｌ字型の第二グランドプレーン９
０で抵抗接続手段９２，９４が位置する縁部の長さが"
ｗ１，ｗ２"として相違する場合、抵抗接続手段９２，
９４の抵抗値"Ｒ１，Ｒ２"も"Ｒ１＝１２０×π×ｈ／
ｗ１(Ω)，Ｒ２＝１２０×π×ｈ／ｗ２(Ω)"として相
違することになり、これはＴ字型の第二グランドプレー
ン９１でも同様である。
段９２〜９５は、各々が配置された縁部の長さ"ｗ"に対
して"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の抵抗値を満足すれ
ば良いので、例えば、Ｌ字型の第二グランドプレーン９
０で抵抗接続手段９２，９４が位置する縁部の長さが"
ｗ１，ｗ２"として相違する場合、抵抗接続手段９２，
９４の抵抗値"Ｒ１，Ｒ２"も"Ｒ１＝１２０×π×ｈ／
ｗ１(Ω)，Ｒ２＝１２０×π×ｈ／ｗ２(Ω)"として相
違することになり、これはＴ字型の第二グランドプレー
ン９１でも同様である。
【００９４】さらに、上記形態のデータ処理端末４０等
では、接続コネクタ１４が第二グランドプレーン１８の
縁部に位置することを例示したが、図１１に示すよう
に、接続コネクタ１４が第二グランドプレーン９６の中
央に位置することも可能である。
では、接続コネクタ１４が第二グランドプレーン１８の
縁部に位置することを例示したが、図１１に示すよう
に、接続コネクタ１４が第二グランドプレーン９６の中
央に位置することも可能である。
【００９５】この場合、接続コネクタ１４が縁部に位置
する一対の第二グランドプレーン１８を一体に接合した
構造と等価なので、接続コネクタ１４の両側に位置する
第二グランドプレーン９６の縁部の各々に二個の抵抗接
続手段４１を一個ずつ配置することが好適である。
する一対の第二グランドプレーン１８を一体に接合した
構造と等価なので、接続コネクタ１４の両側に位置する
第二グランドプレーン９６の縁部の各々に二個の抵抗接
続手段４１を一個ずつ配置することが好適である。
【００９６】また、上記形態のデータ処理端末４０等で
は、接続コネクタが上下方向に着脱自在な一対の接続コ
ネクタ１４からなることを例示したが、図１７に例示し
たデータ処理端末２０のように、接続コネクタが子基板
１５の一方の縁部が前後方向に着脱される接続コネクタ
２１からなることも可能である。
は、接続コネクタが上下方向に着脱自在な一対の接続コ
ネクタ１４からなることを例示したが、図１７に例示し
たデータ処理端末２０のように、接続コネクタが子基板
１５の一方の縁部が前後方向に着脱される接続コネクタ
２１からなることも可能である。
【００９７】さらに、上記形態のデータ処理端末４０，
８０，８２では、抵抗接続手段４１，８１，８３が管状
の金属柱およびビスからなることを想定し、データ処理
端末８４では、抵抗接続手段８５が細長形状の金属部材
からなることを例示したが、このような構造の抵抗接続
手段４１等で所定の抵抗値を実現することは容易ではな
い。
８０，８２では、抵抗接続手段４１，８１，８３が管状
の金属柱およびビスからなることを想定し、データ処理
端末８４では、抵抗接続手段８５が細長形状の金属部材
からなることを例示したが、このような構造の抵抗接続
手段４１等で所定の抵抗値を実現することは容易ではな
い。
【００９８】そこで、このような課題を解決したデータ
処理端末１００を本発明の実施の第二の形態として図１
２および図１３を参照して以下に説明する。まず、本形
態のデータ処理端末１００では、図１２に示すように、
親基板１１の上面に接続パッド１０１が形成されてお
り、この接続パッド１０１が第一グランドプレーン１７
に導通されている。
処理端末１００を本発明の実施の第二の形態として図１
２および図１３を参照して以下に説明する。まず、本形
態のデータ処理端末１００では、図１２に示すように、
親基板１１の上面に接続パッド１０１が形成されてお
り、この接続パッド１０１が第一グランドプレーン１７
に導通されている。
【００９９】子基板１５の下面にも接続パッド１０２が
形成されており、この子基板１５の接続パッド１０２は
親基板１１の接続パッド１０１に導体の金属柱３４およ
びビス３５で導通されている。ただし、図１３に示すよ
うに、子基板１５の下面には抵抗接続手段である抵抗体
１０３が実装されており、この抵抗体１０３を介して子
基板１５の接続パッド１０２と第二グランドプレーン１
８とが導通されている。
形成されており、この子基板１５の接続パッド１０２は
親基板１１の接続パッド１０１に導体の金属柱３４およ
びビス３５で導通されている。ただし、図１３に示すよ
うに、子基板１５の下面には抵抗接続手段である抵抗体
１０３が実装されており、この抵抗体１０３を介して子
基板１５の接続パッド１０２と第二グランドプレーン１
８とが導通されている。
【０１００】より具体的には、子基板１５の下面には一
対の実装パッド１０４，１０５が形成されており、その
一方の実装パッド１０４は接続パッド１０２と一体に形
成されている。他方の実装パッド１０５はヴィアホール
１０６により第二グランドプレーン１８と導通されてお
り、抵抗体１０３は両端が一対の実装パッド１０４，１
０５に接続されている。
対の実装パッド１０４，１０５が形成されており、その
一方の実装パッド１０４は接続パッド１０２と一体に形
成されている。他方の実装パッド１０５はヴィアホール
１０６により第二グランドプレーン１８と導通されてお
り、抵抗体１０３は両端が一対の実装パッド１０４，１
０５に接続されている。
【０１０１】このような構成において、本形態のデータ
処理端末１００では、抵抗接続手段である抵抗体１０３
が子基板１５のみに搭載されているので、親基板１１は
従来と同一の構造で良い。このため、親基板１１のみ搭
載されて子基板１５は搭載されていないデータ処理端末
１００を製品として販売し、このデータ処理端末１００
に顧客が所望によりオプションの子基板１５を追加する
ような場合、この追加により発生する課題を防止する抵
抗体１０３を子基板１５のみに搭載しておけば良いこと
になる。
処理端末１００では、抵抗接続手段である抵抗体１０３
が子基板１５のみに搭載されているので、親基板１１は
従来と同一の構造で良い。このため、親基板１１のみ搭
載されて子基板１５は搭載されていないデータ処理端末
１００を製品として販売し、このデータ処理端末１００
に顧客が所望によりオプションの子基板１５を追加する
ような場合、この追加により発生する課題を防止する抵
抗体１０３を子基板１５のみに搭載しておけば良いこと
になる。
【０１０２】従って、子基板１５が搭載されていない初
期状態のデータ処理端末１００に無用な対策を実施する
必要がなく、初期状態のデータ処理端末１００の構造を
簡略化して生産性を向上させることができる。また、デ
ータ処理装置１００に子基板１５が最初から搭載される
場合でも、例えば、子基板１５のサイズや形状が設計変
更されるときに親基板１５まで設計変更する必要がない
ので、量産するデータ処理端末１００の生産性が良好で
ある。
期状態のデータ処理端末１００に無用な対策を実施する
必要がなく、初期状態のデータ処理端末１００の構造を
簡略化して生産性を向上させることができる。また、デ
ータ処理装置１００に子基板１５が最初から搭載される
場合でも、例えば、子基板１５のサイズや形状が設計変
更されるときに親基板１５まで設計変更する必要がない
ので、量産するデータ処理端末１００の生産性が良好で
ある。
【０１０３】なお、本発明も上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では抵抗接続手段となる抵抗
体１０３が子基板１５のみに搭載されていることを例示
したが、抵抗体１０３が親基板１１のみに搭載されてい
ることも可能である。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では抵抗接続手段となる抵抗
体１０３が子基板１５のみに搭載されていることを例示
したが、抵抗体１０３が親基板１１のみに搭載されてい
ることも可能である。
【０１０４】この場合、子基板１５は従来と同一の構造
で良いので、例えば、複数種類の子基板１５を交換自在
としても、その各々に抵抗体１０３を搭載する必要がな
いので、複数種類の子基板１５の生産性が良好である。
また、二個の抵抗体を親基板１１と子基板１５とに一個
ずつ搭載することも可能であり、この場合は抵抗体の各
々の抵抗値を半分とすることができる。
で良いので、例えば、複数種類の子基板１５を交換自在
としても、その各々に抵抗体１０３を搭載する必要がな
いので、複数種類の子基板１５の生産性が良好である。
また、二個の抵抗体を親基板１１と子基板１５とに一個
ずつ搭載することも可能であり、この場合は抵抗体の各
々の抵抗値を半分とすることができる。
【０１０５】ここで、本発明者による実験結果を図１４
および図１５を参照して以下に説明する。
および図１５を参照して以下に説明する。
【０１０６】本発明者はＦＤＴＤ(Finite Differential
Time Domain)法に基づいた既存の電磁界シミュレーシ
ョンのアプリケーションソフトを一般的なパーソナルコ
ンピュータにインストールし、その電磁界シミュレーシ
ョンソフトにより、前述したデータ処理端末１０，３
０，４０，８２の遠方放射電界強度の周波数特性を算出
した。なお、遠方放射電界強度と端末近傍の電磁界によ
る電磁干渉とは同一ではないが、遠方放射電界強度が高
いほど近傍の電磁干渉も発生しやすいことは容易に想定
できる。
Time Domain)法に基づいた既存の電磁界シミュレーシ
ョンのアプリケーションソフトを一般的なパーソナルコ
ンピュータにインストールし、その電磁界シミュレーシ
ョンソフトにより、前述したデータ処理端末１０，３
０，４０，８２の遠方放射電界強度の周波数特性を算出
した。なお、遠方放射電界強度と端末近傍の電磁界によ
る電磁干渉とは同一ではないが、遠方放射電界強度が高
いほど近傍の電磁干渉も発生しやすいことは容易に想定
できる。
【０１０７】図１４に電磁界シミュレーションのモデル
を示す。第一グランドプレーン１７は、左右長が160(m
m)、前後幅が70(mm)、上下厚が無限小、の完全導体でモ
デル化し、第二グランドプレーン１８は、左右長が40(m
m)、前後幅が50(mm)、上下厚が無限小、の完全導体でモ
デル化した。さらに、接続コネクタ１４は、左右長が20
(mm)、前後幅が無限小、上下厚が４(mm)、の完全導体で
モデル化し、第二グランドプレーン１８の長辺に沿って
位置した。
を示す。第一グランドプレーン１７は、左右長が160(m
m)、前後幅が70(mm)、上下厚が無限小、の完全導体でモ
デル化し、第二グランドプレーン１８は、左右長が40(m
m)、前後幅が50(mm)、上下厚が無限小、の完全導体でモ
デル化した。さらに、接続コネクタ１４は、左右長が20
(mm)、前後幅が無限小、上下厚が４(mm)、の完全導体で
モデル化し、第二グランドプレーン１８の長辺に沿って
位置した。
【０１０８】データ処理回路１９は、信号配線と抵抗と
電圧源とで構成した。信号配線は、左右幅と上下厚が無
限小、前後長が５(mm)、の棒状の完全導体でモデル化
し、第一グランドプレーン１７から２(mm)の高さに配置
した。この信号配線の一端と第一グランドプレーン１７
との間には１(Ω)の抵抗を挿入し、信号配線の他端と第
一グランドプレーン１７との間には棒状の完全導体を挿
入した。電圧源は信号配線の中央に第一グランドプレー
ン１７と平行に配置した。電圧源の内部インピーダンス
は０(Ω)、電圧源の出力電圧は１(Ｖ)とした。
電圧源とで構成した。信号配線は、左右幅と上下厚が無
限小、前後長が５(mm)、の棒状の完全導体でモデル化
し、第一グランドプレーン１７から２(mm)の高さに配置
した。この信号配線の一端と第一グランドプレーン１７
との間には１(Ω)の抵抗を挿入し、信号配線の他端と第
一グランドプレーン１７との間には棒状の完全導体を挿
入した。電圧源は信号配線の中央に第一グランドプレー
ン１７と平行に配置した。電圧源の内部インピーダンス
は０(Ω)、電圧源の出力電圧は１(Ｖ)とした。
【０１０９】このデータ処理回路１９は、長手方向が接
続コネクタ１４と直交する方向で、第二グランドプレー
ン１８の中央付近の真下で第一グランドプレーン１７上
に位置するものとした。本来、データ処理回路１９は親
基板１１の全体に搭載されているものであるが、わずか
５(mm)の信号配線でも第二グランドプレーン１８が共振
することを示すため、このようなモデルとした。
続コネクタ１４と直交する方向で、第二グランドプレー
ン１８の中央付近の真下で第一グランドプレーン１７上
に位置するものとした。本来、データ処理回路１９は親
基板１１の全体に搭載されているものであるが、わずか
５(mm)の信号配線でも第二グランドプレーン１８が共振
することを示すため、このようなモデルとした。
【０１１０】本シミュレーションでは、従来例と本発明
とのデータ処理端末についてそれぞれ二つずつ検討し
た。従来例１は、第一グランドプレーン１７と第二グラ
ンドプレーン１８とが接続コネクタ１４と対向する縁部
で開放端になったデータ処理端末１０、従来例２は、第
二グランドプレーン１８の対角位置にあるＡ点とＤ点と
で両グランドプレーン１７，１８が完全導体でつながれ
たデータ処理端末３０、に相当する。
とのデータ処理端末についてそれぞれ二つずつ検討し
た。従来例１は、第一グランドプレーン１７と第二グラ
ンドプレーン１８とが接続コネクタ１４と対向する縁部
で開放端になったデータ処理端末１０、従来例２は、第
二グランドプレーン１８の対角位置にあるＡ点とＤ点と
で両グランドプレーン１７，１８が完全導体でつながれ
たデータ処理端末３０、に相当する。
【０１１１】本発明１は、両グランドプレーン１７，１
８間が縁部の中心Ｂ点で抵抗接続手段４１により接続さ
れたデータ処理端末４０、本発明２は、両グランドプレ
ーン１７，１８間が縁部の三点Ａ，Ｂ，Ｃで抵抗接続手
段８３により接続されたデータ処理端末８２、に相当す
る。
８間が縁部の中心Ｂ点で抵抗接続手段４１により接続さ
れたデータ処理端末４０、本発明２は、両グランドプレ
ーン１７，１８間が縁部の三点Ａ，Ｂ，Ｃで抵抗接続手
段８３により接続されたデータ処理端末８２、に相当す
る。
【０１１２】接続コネクタ１４と対向する第二グランド
プレーン１８の縁部では、両グランドプレーン１７，１
８の間隔ｈが４(mm)、縁部の長さｗが40(mm)であるか
ら、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の数式より、抵抗接
続手段の抵抗値Ｒは37.7(Ω)となる。そこで、本発明１
では抵抗接続手段４１の抵抗値を37.7(Ω)とし、本発明
２では抵抗接続手段８３の抵抗値をＲの三倍の値である
113(Ω)とした。
プレーン１８の縁部では、両グランドプレーン１７，１
８の間隔ｈが４(mm)、縁部の長さｗが40(mm)であるか
ら、"Ｒ＝１２０×π×ｈ／ｗ(Ω)"の数式より、抵抗接
続手段の抵抗値Ｒは37.7(Ω)となる。そこで、本発明１
では抵抗接続手段４１の抵抗値を37.7(Ω)とし、本発明
２では抵抗接続手段８３の抵抗値をＲの三倍の値である
113(Ω)とした。
【０１１３】ＦＤＴＤ法による電磁界シミュレーション
では、計算モデルを含む計算領域を用意し、その外周に
吸収境界領域を設ける。さらに、計算領域内をメッシュ
で分割する。本計算では、左右長が260(mm)、前後幅が1
70(mm)、上下幅が100(mm)の計算領域を設け、この中央
に計算モデルを配置した。吸収境界条件には、10層のＰ
ＭＬ(Perfectly Matched Layer)の吸収境界条件を用い
た。さらに、計算領域内は左右長と前後長とがともに5.
0(mm)、上下幅が2.0(mm)の均一メッシュで分割した。
では、計算モデルを含む計算領域を用意し、その外周に
吸収境界領域を設ける。さらに、計算領域内をメッシュ
で分割する。本計算では、左右長が260(mm)、前後幅が1
70(mm)、上下幅が100(mm)の計算領域を設け、この中央
に計算モデルを配置した。吸収境界条件には、10層のＰ
ＭＬ(Perfectly Matched Layer)の吸収境界条件を用い
た。さらに、計算領域内は左右長と前後長とがともに5.
0(mm)、上下幅が2.0(mm)の均一メッシュで分割した。
【０１１４】以上の条件のもと、1.0〜3.0(GHz)の遠方
放射電界強度を計算した。図１５に計算結果を示す。第
一グランドプレーン１７の中心に原点を設定し、x-y平
面、y-z平面、z-x平面での遠方放射電界強度の最大値を
プロットした。従来例１の計算モデルにおいて、第二グ
ランドプレーン１７と接続コネクタ１４とを取り去った
場合の遠方放射電界強度の最大値をもとに正規化した結
果である。
放射電界強度を計算した。図１５に計算結果を示す。第
一グランドプレーン１７の中心に原点を設定し、x-y平
面、y-z平面、z-x平面での遠方放射電界強度の最大値を
プロットした。従来例１の計算モデルにおいて、第二グ
ランドプレーン１７と接続コネクタ１４とを取り去った
場合の遠方放射電界強度の最大値をもとに正規化した結
果である。
【０１１５】従来１のデータ処理端末１０では、1.4(GH
z)付近にピークがある。第二グランドプレーン１８の接
続コネクタ１４の位置から他方の縁部までの距離は45(m
m)であり、この長さが１／４波長となる周波数は1.7(GH
z)である。第二グランドプレーン１８が幅広の導体板形
状をしているため、共振周波数が多少低くなることを想
定すると、このピークの原因は第一グランドプレーン１
７と第二グランドプレーン１８と両グランドプレーン１
７，１８をつなぐ接続コネクタ１４とで形成されるグラ
ンド構造の共振にあると推測できる。
z)付近にピークがある。第二グランドプレーン１８の接
続コネクタ１４の位置から他方の縁部までの距離は45(m
m)であり、この長さが１／４波長となる周波数は1.7(GH
z)である。第二グランドプレーン１８が幅広の導体板形
状をしているため、共振周波数が多少低くなることを想
定すると、このピークの原因は第一グランドプレーン１
７と第二グランドプレーン１８と両グランドプレーン１
７，１８をつなぐ接続コネクタ１４とで形成されるグラ
ンド構造の共振にあると推測できる。
【０１１６】従来２のデータ処理端末３０では、2.2(GH
z)付近にピークがある。第二グランドプレーン１８の接
続コネクタ１４の位置から他方の縁部までの距離が１／
２波長となる周波数は3.4(GHz)と、上述のピーク周波数
とは大きく異なる。しかし、両グランドプレーン１７，
１８を短絡するＡ点の位置が非対称であるのと、先と同
様に第二グランドプレーン１８が幅広の導体板形状をし
ているため、共振周波数が多少低くなることを想定する
と、このピークの原因も第一第二グランドプレーン１
７，１８と接続コネクタ１４とＡ，Ｄ点の補助接続手段
３３とで形成されるグランド構造の共振にあると推測で
きる。
z)付近にピークがある。第二グランドプレーン１８の接
続コネクタ１４の位置から他方の縁部までの距離が１／
２波長となる周波数は3.4(GHz)と、上述のピーク周波数
とは大きく異なる。しかし、両グランドプレーン１７，
１８を短絡するＡ点の位置が非対称であるのと、先と同
様に第二グランドプレーン１８が幅広の導体板形状をし
ているため、共振周波数が多少低くなることを想定する
と、このピークの原因も第一第二グランドプレーン１
７，１８と接続コネクタ１４とＡ，Ｄ点の補助接続手段
３３とで形成されるグランド構造の共振にあると推測で
きる。
【０１１７】この従来２のデータ処理端末３０では、従
来１のデータ処理端末１０に比べて共振周波数を高くす
ることができたが、依然として無線通信で利用される周
波数帯域で強い電磁波が発生している。例えば、ＰＨＳ
では約1.9(GHz)、携帯電話機では約2.0(GHz)、無線ＬＡ
Ｎやブルートゥースでは約2.4(GHz)を利用することか
ら、これらの無線通信が従来２のデータ処理端末３０で
は阻害されやすい。
来１のデータ処理端末１０に比べて共振周波数を高くす
ることができたが、依然として無線通信で利用される周
波数帯域で強い電磁波が発生している。例えば、ＰＨＳ
では約1.9(GHz)、携帯電話機では約2.0(GHz)、無線ＬＡ
Ｎやブルートゥースでは約2.4(GHz)を利用することか
ら、これらの無線通信が従来２のデータ処理端末３０で
は阻害されやすい。
【０１１８】一方、本発明１，２のデータ処理端末４
０，８２では、少なくとも1.0〜3.0(GHz)の広帯域で遠
方放射電界強度のピークは存在せず、基準とした第二グ
ランドプレーン１８と接続コネクタ１４とがない状態と
同等である。ともに基準に対する増加分が2.0(dB)と、
従来１，２に比べて非常に低い。
０，８２では、少なくとも1.0〜3.0(GHz)の広帯域で遠
方放射電界強度のピークは存在せず、基準とした第二グ
ランドプレーン１８と接続コネクタ１４とがない状態と
同等である。ともに基準に対する増加分が2.0(dB)と、
従来１，２に比べて非常に低い。
【０１１９】第一グランドプレーン１７と第二グランド
プレーン１８と接続コネクタ１４からなるグランド構造
において、第一第二グランドプレーン１７，１８によっ
て形成される伝送線路の特性インピーダンス値と同値の
抵抗体を、第二グランドプレーン１８の接続コネクタ１
４と対向する縁部につけることで、このグランド構造に
よる強い共振を広帯域で抑制することができる。
プレーン１８と接続コネクタ１４からなるグランド構造
において、第一第二グランドプレーン１７，１８によっ
て形成される伝送線路の特性インピーダンス値と同値の
抵抗体を、第二グランドプレーン１８の接続コネクタ１
４と対向する縁部につけることで、このグランド構造に
よる強い共振を広帯域で抑制することができる。
【０１２０】
【発明の効果】本発明の第一のデータ処理端末では、所
定の抵抗値を発生する抵抗接続手段が接続コネクタの位
置と対向する第二グランドプレーンの他方の縁部の近傍
の位置を第一グランドプレーンに接続していることによ
り、第一グランドプレーンと複数のグランド端子と第二
グランドプレーンからなるグランド構造の共振のＱを低
下させることができるので、データ処理回路の電磁界に
起因したグランド構造の共振を低減して無線通信を阻害
する強力な電磁界の発生を防止することができる。
定の抵抗値を発生する抵抗接続手段が接続コネクタの位
置と対向する第二グランドプレーンの他方の縁部の近傍
の位置を第一グランドプレーンに接続していることによ
り、第一グランドプレーンと複数のグランド端子と第二
グランドプレーンからなるグランド構造の共振のＱを低
下させることができるので、データ処理回路の電磁界に
起因したグランド構造の共振を低減して無線通信を阻害
する強力な電磁界の発生を防止することができる。
【０１２１】また、本発明の他の形態では、第一グラン
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の特性インピーダンスと抵抗接
続手段の抵抗値とが同等であることにより、グランド構
造の開放端を整合終端することができるので、データ処
理回路の電磁界に起因したグランド構造の共振を予防し
て無線通信を阻害する強力な電磁界の発生を確実に防止
することができる。
ドプレーンと複数のグランド端子と第二グランドプレー
ンからなるグランド構造の特性インピーダンスと抵抗接
続手段の抵抗値とが同等であることにより、グランド構
造の開放端を整合終端することができるので、データ処
理回路の電磁界に起因したグランド構造の共振を予防し
て無線通信を阻害する強力な電磁界の発生を確実に防止
することができる。
【０１２２】また、抵抗接続手段が近傍に位置する第二
グランドプレーンの縁部の長さを"ｗ"、第一グランドプ
レーンと第二グランドプレーンとの間隔を"ｈ"、とする
と、抵抗接続手段の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) (α１およびα２は"α１≦１＜α２"を満足する所定の
係数)を満足することにより、グランド構造の特性イン
ピーダンスと抵抗接続手段の抵抗値とを同等とすること
ができる。
グランドプレーンの縁部の長さを"ｗ"、第一グランドプ
レーンと第二グランドプレーンとの間隔を"ｈ"、とする
と、抵抗接続手段の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) (α１およびα２は"α１≦１＜α２"を満足する所定の
係数)を満足することにより、グランド構造の特性イン
ピーダンスと抵抗接続手段の抵抗値とを同等とすること
ができる。
【０１２３】また、抵抗接続手段の抵抗値"Ｒ"が、 Ｒ＝１２０×π×ｈ／ｗ(Ω) を満足することにより、グランド構造の特性インピーダ
ンスと抵抗接続手段の抵抗値とを同一とすることができ
る。
ンスと抵抗接続手段の抵抗値とを同一とすることができ
る。
【０１２４】また、抵抗接続手段が第一グランドプレー
ンと第二グランドプレーンとを並列に接続するｎ個から
なり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"
が、 Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω) を満足することにより、複数からなる抵抗接続手段の抵
抗値とグランド構造の特性インピーダンスとを同一とす
ることができ、抵抗接続手段が複数なので各々に直列に
存在する寄生インダクタンスを減少させてグランド構造
を広帯域で整合終端することができる。
ンと第二グランドプレーンとを並列に接続するｎ個から
なり、これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"
が、 Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω) を満足することにより、複数からなる抵抗接続手段の抵
抗値とグランド構造の特性インピーダンスとを同一とす
ることができ、抵抗接続手段が複数なので各々に直列に
存在する寄生インダクタンスを減少させてグランド構造
を広帯域で整合終端することができる。
【０１２５】また、一つの抵抗接続手段が第二グランド
プレーンの縁部の中央に近傍した位置を第一グランドプ
レーンに接続していることにより、また、二つの抵抗接
続手段が第二グランドプレーンの縁部の両端の近傍の位
置を第一グランドプレーンに個々に接続していることに
より、また、三つの抵抗接続手段が第二グランドプレー
ンの縁部の中央と両端との近傍の位置を第一グランドプ
レーンに個々に接続していることにより、第二グランド
プレーンを所定個数の抵抗接続手段により対称な状態で
第一グランドプレーンに接続することができる。
プレーンの縁部の中央に近傍した位置を第一グランドプ
レーンに接続していることにより、また、二つの抵抗接
続手段が第二グランドプレーンの縁部の両端の近傍の位
置を第一グランドプレーンに個々に接続していることに
より、また、三つの抵抗接続手段が第二グランドプレー
ンの縁部の中央と両端との近傍の位置を第一グランドプ
レーンに個々に接続していることにより、第二グランド
プレーンを所定個数の抵抗接続手段により対称な状態で
第一グランドプレーンに接続することができる。
【０１２６】また、抵抗接続手段が第二グランドプレー
ンの縁部と同等な全長の細長形状に形成されて略平行に
位置していることにより、第二グランドプレーンの縁部
の全体を一つの抵抗接続手段により第一グランドプレー
ンに接続することができる。
ンの縁部と同等な全長の細長形状に形成されて略平行に
位置していることにより、第二グランドプレーンの縁部
の全体を一つの抵抗接続手段により第一グランドプレー
ンに接続することができる。
【０１２７】また、抵抗接続手段は親基板に搭載されて
第一グランドプレーンに接続された抵抗体からなり、こ
の親基板の抵抗体と子基板の第二グランドプレーンとが
導体で接続されていることにより、抵抗接続手段に必要
な抵抗体が親基板に搭載されているので、子基板の構造
を従来と同一にすることができる。
第一グランドプレーンに接続された抵抗体からなり、こ
の親基板の抵抗体と子基板の第二グランドプレーンとが
導体で接続されていることにより、抵抗接続手段に必要
な抵抗体が親基板に搭載されているので、子基板の構造
を従来と同一にすることができる。
【０１２８】また、抵抗接続手段は子基板に搭載されて
第二グランドプレーンに接続された抵抗体からなり、こ
の子基板の抵抗体と親基板の第一グランドプレーンとが
導体で接続されていることにより、抵抗接続手段に必要
な抵抗体が子基板に搭載されているので、親基板の構造
を従来と同一にすることができる。
第二グランドプレーンに接続された抵抗体からなり、こ
の子基板の抵抗体と親基板の第一グランドプレーンとが
導体で接続されていることにより、抵抗接続手段に必要
な抵抗体が子基板に搭載されているので、親基板の構造
を従来と同一にすることができる。
【０１２９】また、抵抗接続手段は親基板と子基板とに
個々に搭載されて第一グランドプレーンと第二グランド
プレーンとに個々に接続された二つの抵抗体からなり、
これら親基板と子基板との抵抗体が導体で接続されてい
ることにより、抵抗接続手段が二つの抵抗体からなるの
で、その各々の抵抗値を半減することができる。
個々に搭載されて第一グランドプレーンと第二グランド
プレーンとに個々に接続された二つの抵抗体からなり、
これら親基板と子基板との抵抗体が導体で接続されてい
ることにより、抵抗接続手段が二つの抵抗体からなるの
で、その各々の抵抗値を半減することができる。
【０１３０】また、外部と無線通信する無線通信回路が
着脱自在に装着されており、無線通信回路とデータ処理
回路が有線通信することにより、また、外部と無線通信
する無線通信回路が一体に形成されており、無線通信回
路とデータ処理回路が有線通信することにより、無線通
信回路の無線通信を阻害する電磁界をグランド構造が共
振により発生することがないので、無線通信回路が良好
に無線通信することができる。
着脱自在に装着されており、無線通信回路とデータ処理
回路が有線通信することにより、また、外部と無線通信
する無線通信回路が一体に形成されており、無線通信回
路とデータ処理回路が有線通信することにより、無線通
信回路の無線通信を阻害する電磁界をグランド構造が共
振により発生することがないので、無線通信回路が良好
に無線通信することができる。
【０１３１】本発明の端末設計装置の端末設計方法で
は、データ処理端末の接続コネクタの位置と対向する第
二グランドプレーンの他方の縁部の近傍の位置を第一グ
ランドプレーンに接続する抵抗接続手段の抵抗値"Ｒ"を
抵抗算出手段が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として算
出することにより、データ処理端末のグランド構造の開
放端を整合終端する抵抗接続手段の抵抗値を算出するこ
とができる。
は、データ処理端末の接続コネクタの位置と対向する第
二グランドプレーンの他方の縁部の近傍の位置を第一グ
ランドプレーンに接続する抵抗接続手段の抵抗値"Ｒ"を
抵抗算出手段が"Ｒ＝１２０×π×ｈ／ｗ(Ω)"として算
出することにより、データ処理端末のグランド構造の開
放端を整合終端する抵抗接続手段の抵抗値を算出するこ
とができる。
【図１】本発明の実施の第一の形態のデータ処理端末の
内部構造を示す斜視図である。
内部構造を示す斜視図である。
【図２】第一グランドプレーンや第二グランドプレーン
などの電気的構造を示す模式図である。
などの電気的構造を示す模式図である。
【図３】本発明の実施の一形態の端末設計装置の物理構
造を示すブロック図である。
造を示すブロック図である。
【図４】端末設計装置の論理構造を示す模式図である。
【図５】端末設計装置による端末設計方法を示すフロー
チャートである。
チャートである。
【図６】第一の変形例のデータ処理端末の内部構造を示
す斜視図である。
す斜視図である。
【図７】第二の変形例のデータ処理端末の内部構造を示
す斜視図である。
す斜視図である。
【図８】第三の変形例のデータ処理端末の内部構造を示
す斜視図である。
す斜視図である。
【図９】第四第五の変形例のデータ処理端末の要部を示
す平面図である。
す平面図である。
【図１０】第六第七の変形例のデータ処理端末の要部を
示す平面図である。
示す平面図である。
【図１１】第八の変形例のデータ処理端末の要部を示す
平面図である。
平面図である。
【図１２】第二の形態のデータ処理端末の内部構造を示
す斜視図である。
す斜視図である。
【図１３】子基板の要部を示す底面図である。
【図１４】電磁界シミュレーションのモデルを示す模式
図である。
図である。
【図１５】遠方放射電界強度の周波数特性を示す特性図
である。
である。
【図１６】第一の従来例のデータ処理端末の内部構造を
示す斜視図である。
示す斜視図である。
【図１７】第二の従来例のデータ処理端末の内部構造を
示す斜視図である。
示す斜視図である。
【図１８】第三の従来例のデータ処理端末の内部構造を
示す斜視図である。
示す斜視図である。
【図１９】第一の従来例のデータ処理端末の第一グラン
ドプレーンや第二グランドプレーンなどの電気的構造を
示す模式図である。
ドプレーンや第二グランドプレーンなどの電気的構造を
示す模式図である。
【図２０】逆Ｌアンテナと逆Ｆアンテナとの構造を示す
模式図である。
模式図である。
１１ 親基板 １４ 接続コネクタ １５ 子基板 １７ 第一グランドプレーン １８，９０，９１，９６ 第二グランドプレーン １９ データ処理回路 ４０，８０，８２，８４，１００ データ処理端末 ４１，８１，８３，８５，９２〜９５，１０３ 抵抗
接続手段 ５０ 端末設計装置 ５１ コンピュータの主体であるＣＰＵ ５３ 情報記憶媒体であるＲＯＭ ５４ 情報記憶媒体であるＲＡＭ ５５ 情報記憶媒体であるＨＤＤ ５６ 情報記憶媒体であるＦＤ ５８ 情報記憶媒体であるＣＤ−ＲＯＭ ７１ 長さ入力手段 ７２ 長さ記憶手段 ７３ 間隔入力手段 ７４ 間隔記憶手段 ７５ 抵抗算出手段
接続手段 ５０ 端末設計装置 ５１ コンピュータの主体であるＣＰＵ ５３ 情報記憶媒体であるＲＯＭ ５４ 情報記憶媒体であるＲＡＭ ５５ 情報記憶媒体であるＨＤＤ ５６ 情報記憶媒体であるＦＤ ５８ 情報記憶媒体であるＣＤ−ＲＯＭ ７１ 長さ入力手段 ７２ 長さ記憶手段 ７３ 間隔入力手段 ７４ 間隔記憶手段 ７５ 抵抗算出手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 9/00 Ｈ０５Ｋ 9/00 Ｒ Ｆターム(参考） 5E321 AA31 AA32 GG09 5E338 CC05 CC06 CD12 EE11 EE13 5E344 AA01 AA28 BB02 BB06 CD12 CD18 CD21 DD08 EE07 EE08 5K052 AA02 AA11 BB16 DD15 DD21 FF38 GG32
Claims (20)
- 【請求項１】 電位基準を決定する所定形状の導体から
なる第一グランドプレーンと、 少なくとも複数の縁部を具備する所定形状の導体からな
り前記第一グランドプレーンと略平行に位置する第二グ
ランドプレーンと、 前記第一グランドプレーンと前記第二グランドプレーン
との少なくとも一方に接続されているデータ処理回路
と、 前記第二グランドプレーンの一方の縁部の近傍の位置を
前記第一グランドプレーンに複数のグランド端子で接続
している接続コネクタと、 この接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の近傍の位置を所定の抵抗値で前記
第一グランドプレーンに接続している抵抗接続手段と、
具備しているデータ処理端末。 - 【請求項２】 前記第一グランドプレーンと複数の前記
グランド端子と前記第二グランドプレーンからなるグラ
ンド構造の特性インピーダンスと前記抵抗接続手段の抵
抗値とが同等である請求項１に記載のデータ処理端末。 - 【請求項３】 前記抵抗接続手段が近傍に位置する前記
第二グランドプレーンの縁部の長さを"ｗ"、前記第一グ
ランドプレーンと前記第二グランドプレーンとの間隔
を"ｈ"、とすると、前記抵抗接続手段の抵抗値"Ｒ"が、 [α１×１２０×π×ｈ／ｗ]≦Ｒ＜[α２×１２０×π
×ｈ／ｗ](Ω) (α１およびα２は"α１≦１＜α２"を満足する所定の
係数)を満足する請求項２に記載のデータ処理端末。 - 【請求項４】 前記抵抗接続手段の抵抗値"Ｒ"が、 Ｒ＝１２０×π×ｈ／ｗ(Ω) を満足する請求項３に記載のデータ処理端末。
- 【請求項５】 前記抵抗接続手段が前記第一グランドプ
レーンと前記第二グランドプレーンとを並列に接続する
ｎ個からなり、 これらｎ個の抵抗接続手段の各々の抵抗値"Ｒｎ"が、 Ｒｎ＝１２０×ｎ×π×ｈ／ｗ(Ω) を満足する請求項４に記載のデータ処理端末。 - 【請求項６】 一つの前記抵抗接続手段が前記第二グラ
ンドプレーンの縁部の中央に近傍した位置を前記第一グ
ランドプレーンに接続している請求項１ないし４の何れ
か一項に記載のデータ処理端末。 - 【請求項７】 二つの前記抵抗接続手段が前記第二グラ
ンドプレーンの縁部の両端の近傍の位置を前記第一グラ
ンドプレーンに個々に接続している請求項１ないし５の
何れか一項に記載のデータ処理端末。 - 【請求項８】 三つの前記抵抗接続手段が前記第二グラ
ンドプレーンの縁部の中央と両端との近傍の位置を前記
第一グランドプレーンに個々に接続している請求項１な
いし５の何れか一項に記載のデータ処理端末。 - 【請求項９】 前記抵抗接続手段が前記第二グランドプ
レーンの縁部と同等な全長の細長形状に形成されてお
り、 前記抵抗接続手段が前記第二グランドプレーンの縁部と
略平行に位置している請求項６に記載のデータ処理端
末。 - 【請求項１０】 前記第一グランドプレーンは前記デー
タ処理回路が搭載された親基板に形成されており、 前記第二グランドプレーンは前記データ処理回路の処理
データを一時記憶するメモリ回路が搭載された子基板に
形成されており、 前記抵抗接続手段は前記親基板に搭載されて前記第一グ
ランドプレーンに接続された抵抗体からなり、 この親基板の抵抗体と前記子基板の第二グランドプレー
ンとが導体で接続されている請求項１ないし９の何れか
一項に記載のデータ処理端末。 - 【請求項１１】 前記第一グランドプレーンは前記デー
タ処理回路が搭載された親基板に形成されており、 前記第二グランドプレーンは前記データ処理回路の処理
データを一時記憶するメモリ回路が搭載された子基板に
形成されており、 前記抵抗接続手段は前記子基板に搭載されて前記第二グ
ランドプレーンに接続された抵抗体からなり、 この子基板の抵抗体と前記親基板の第一グランドプレー
ンとが導体で接続されている請求項１ないし９の何れか
一項に記載のデータ処理端末。 - 【請求項１２】 前記第一グランドプレーンは前記デー
タ処理回路が搭載された親基板に形成されており、 前記第二グランドプレーンは前記データ処理回路の処理
データを一時記憶するメモリ回路が搭載された子基板に
形成されており、 前記抵抗接続手段は前記親基板と前記子基板とに個々に
搭載されて前記第一グランドプレーンと前記第二グラン
ドプレーンとに個々に接続された二つの抵抗体からな
り、 これら親基板と子基板との前記抵抗体が導体で接続され
ている請求項１ないし９の何れか一項に記載のデータ処
理端末。 - 【請求項１３】 外部と無線通信する無線通信回路が着
脱自在に装着されており、 前記無線通信回路と前記データ処理回路が有線通信する
請求項１ないし１２の何れか一項に記載のデータ処理端
末。 - 【請求項１４】 外部と無線通信する無線通信回路が一
体に形成されており、 前記無線通信回路と前記データ処理回路が有線通信する
請求項１ないし１２の何れか一項に記載のデータ処理端
末。 - 【請求項１５】 請求項１０に記載のデータ処理端末の
親基板であって、 前記第一グランドプレーンが形成されており、 前記第一グランドプレーンに接続されて前記抵抗接続手
段となる前記抵抗体が搭載されている親基板。 - 【請求項１６】 請求項１１に記載のデータ処理端末の
子基板であって、 前記第二グランドプレーンが形成されており、 前記第二グランドプレーンに接続されて前記抵抗接続手
段となる前記抵抗体が搭載されている子基板。 - 【請求項１７】 電位基準を決定する所定形状の導体か
らなる第一グランドプレーンと、少なくとも複数の縁部
を具備する所定形状の導体からなり前記第一グランドプ
レーンと略平行に位置する第二グランドプレーンと、前
記第一グランドプレーンと前記第二グランドプレーンと
の少なくとも一方に接続されているデータ処理回路と、
前記第二グランドプレーンの一方の縁部の近傍の位置を
前記第一グランドプレーンに複数のグランド端子で接続
している接続コネクタと、を具備しているデータ処理端
末の設計に利用される端末設計装置であって、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の長さ"ｗ"がデータ入力される長さ
入力手段と、 この長さ入力手段にデータ入力された長さ"ｗ"をデータ
記憶する長さ記憶手段と、 前記第一グランドプレーンと前記第二グランドプレーン
との間隔"ｈ"がデータ入力される間隔入力手段と、 この間隔入力手段にデータ入力された間隔"ｈ"をデータ
記憶する間隔記憶手段と、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の近傍の位置を前記第一グランドプ
レーンに接続する抵抗接続手段の抵抗値"Ｒ"を"Ｒ＝１
２０×π×ｈ／ｗ(Ω)"として算出する抵抗算出手段
と、を具備している端末設計装置。 - 【請求項１８】 電位基準を決定する所定形状の導体か
らなる第一グランドプレーンと、少なくとも複数の縁部
を具備する所定形状の導体からなり前記第一グランドプ
レーンと略平行に位置する第二グランドプレーンと、前
記第一グランドプレーンと前記第二グランドプレーンと
の少なくとも一方に接続されているデータ処理回路と、
前記第二グランドプレーンの一方の縁部の近傍の位置を
前記第一グランドプレーンに複数のグランド端子で接続
している接続コネクタと、を具備しているデータ処理端
末を設計する端末設計方法であって、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の長さ"ｗ"のデータ入力を受け付け
る長さ入力工程と、 この長さ入力工程でデータ入力された長さ"ｗ"をデータ
記憶する長さ記憶工程と、 前記第一グランドプレーンと前記第二グランドプレーン
との間隔"ｈ"のデータ入力を受け付ける間隔入力工程
と、 この間隔入力工程でデータ入力された間隔"ｈ"をデータ
記憶する間隔記憶工程と、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の近傍の位置を前記第一グランドプ
レーンに接続する抵抗接続手段の抵抗値"Ｒ"を"Ｒ＝１
２０×π×ｈ／ｗ(Ω)"として算出する抵抗算出工程
と、を具備している端末設計方法。 - 【請求項１９】 請求項１６に記載の端末設計装置のた
めのコンピュータプログラムであって、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の長さ"ｗ"のデータ入力を受け付け
る長さ入力処理と、 この長さ入力処理でデータ入力された長さ"ｗ"をデータ
記憶する長さ記憶処理と、 前記第一グランドプレーンと前記第二グランドプレーン
との間隔"ｈ"のデータ入力を受け付ける間隔入力処理
と、 この間隔入力処理でデータ入力された間隔"ｈ"をデータ
記憶する間隔記憶処理と、 前記接続コネクタの位置と対向する前記第二グランドプ
レーンの他方の縁部の近傍の位置を前記第一グランドプ
レーンに接続する抵抗接続手段の抵抗値"Ｒ"を"Ｒ＝１
２０×π×ｈ／ｗ(Ω)"として算出する抵抗算出処理
と、を前記端末設計装置に実行させるためのコンピュー
タプログラム。 - 【請求項２０】 端末設計装置のためのコンピュータプ
ログラムが格納されている情報記憶媒体であって、 請求項１９に記載のコンピュータプログラムが格納され
ている情報記憶媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153768A JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| PCT/JP2002/002230 WO2002095992A1 (fr) | 2001-05-23 | 2002-03-11 | Terminal de traitement de donnees, substrat parent, substrat enfant, appareil et procede de conception de terminal, programme informatique et support de stockage d'informations |
| US10/478,509 US7268739B2 (en) | 2001-05-23 | 2002-03-11 | Data processing terminal, parent substrate, child substrate, terminal design apparatus and method, computer program, and information storage medium |
| US11/778,108 US7430125B2 (en) | 2001-05-23 | 2007-07-16 | Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153768A JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353904A true JP2002353904A (ja) | 2002-12-06 |
| JP3707541B2 JP3707541B2 (ja) | 2005-10-19 |
Family
ID=18998232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153768A Expired - Fee Related JP3707541B2 (ja) | 2001-05-23 | 2001-05-23 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7268739B2 (ja) |
| JP (1) | JP3707541B2 (ja) |
| WO (1) | WO2002095992A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003772A (ja) * | 2009-06-19 | 2011-01-06 | Mitsubishi Electric Corp | コネクタ基板 |
| JP2013222776A (ja) * | 2012-04-13 | 2013-10-28 | Sony Computer Entertainment Inc | 電子機器 |
| WO2017006553A1 (ja) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | プリント配線基板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908477B2 (ja) * | 2001-04-11 | 2007-04-25 | 日本電気株式会社 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| US7911387B2 (en) * | 2007-06-21 | 2011-03-22 | Apple Inc. | Handheld electronic device antennas |
| EP2953434A1 (en) | 2014-06-05 | 2015-12-09 | Home Control Singapore Pte. Ltd. | Electronic circuit board assembly |
| EP2991163B1 (en) * | 2014-08-25 | 2020-12-02 | TE Connectivity Nederland B.V. | Decoupled antennas for wireless communication |
| JP6528753B2 (ja) * | 2016-10-17 | 2019-06-12 | トヨタ自動車株式会社 | 電子制御ユニット |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0798621A (ja) | 1993-09-29 | 1995-04-11 | Hitachi Ltd | 情報処理装置 |
| GB9410274D0 (en) * | 1994-05-20 | 1994-07-13 | Secr Defence | Ultrawideband antenna |
| JPH08222940A (ja) * | 1995-02-14 | 1996-08-30 | Mitsubishi Electric Corp | アンテナ装置 |
| JP4190040B2 (ja) | 1997-08-04 | 2008-12-03 | 富士ゼロックス株式会社 | 回路基板装置及び電子機器 |
| US6184833B1 (en) * | 1998-02-23 | 2001-02-06 | Qualcomm, Inc. | Dual strip antenna |
| JP3055136B2 (ja) * | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
| JP3651553B2 (ja) | 1998-04-10 | 2005-05-25 | 富士通株式会社 | モバイル型情報処理装置 |
| US6411522B1 (en) * | 1999-04-01 | 2002-06-25 | Western Digital Ventures, Inc. | Integrated computer module with EMI shielding plate |
| JP2001102949A (ja) | 1999-09-28 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 無線通信端末装置 |
| JP2001332825A (ja) * | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
| US6573804B2 (en) * | 2000-03-14 | 2003-06-03 | Canon Kabushiki Kaisha | Electronic apparatus having a printed circuit board with multi-point grounding |
| JP3654136B2 (ja) * | 2000-05-17 | 2005-06-02 | 日本電気株式会社 | 擬似大地化の方法及び装置 |
| FI114255B (fi) * | 2000-06-30 | 2004-09-15 | Nokia Corp | Antennipiirijärjestely ja testausmenetelmä |
| JP2002252506A (ja) * | 2000-12-22 | 2002-09-06 | Canon Inc | ケーブル接続構造及び該ケーブル接続構造を有する電子機器 |
| JP3908477B2 (ja) * | 2001-04-11 | 2007-04-25 | 日本電気株式会社 | データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体 |
| US6853350B2 (en) * | 2001-08-23 | 2005-02-08 | Broadcom Corporation | Antenna with a magnetic interface |
| FI118404B (fi) * | 2001-11-27 | 2007-10-31 | Pulse Finland Oy | Kaksoisantenni ja radiolaite |
| JP2004363392A (ja) * | 2003-06-05 | 2004-12-24 | Hitachi Ltd | プリント配線基板および無線通信装置 |
-
2001
- 2001-05-23 JP JP2001153768A patent/JP3707541B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/478,509 patent/US7268739B2/en not_active Expired - Fee Related
- 2002-03-11 WO PCT/JP2002/002230 patent/WO2002095992A1/ja active Application Filing
-
2007
- 2007-07-16 US US11/778,108 patent/US7430125B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003772A (ja) * | 2009-06-19 | 2011-01-06 | Mitsubishi Electric Corp | コネクタ基板 |
| JP2013222776A (ja) * | 2012-04-13 | 2013-10-28 | Sony Computer Entertainment Inc | 電子機器 |
| WO2017006553A1 (ja) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | プリント配線基板 |
| JPWO2017006553A1 (ja) * | 2015-07-08 | 2018-04-05 | 日本電気株式会社 | プリント配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002095992A1 (fr) | 2002-11-28 |
| JP3707541B2 (ja) | 2005-10-19 |
| US20070258222A1 (en) | 2007-11-08 |
| US7268739B2 (en) | 2007-09-11 |
| US7430125B2 (en) | 2008-09-30 |
| US20050017918A1 (en) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2761388B1 (en) | Antennas for computers with conductive chassis | |
| JP3501674B2 (ja) | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 | |
| KR101393984B1 (ko) | 근접도 기반 무선 주파수 전력 제어를 위한 정전용량형 근접 센서들을 갖는 전자 장치 | |
| US7876270B2 (en) | Modem card with balanced antenna | |
| US9318793B2 (en) | Corner bracket slot antennas | |
| US7430125B2 (en) | Data processing terminal, parent board, child board, terminal designing apparatus and method, computer program, and information storage medium | |
| Radu et al. | An investigation of PCB radiated emissions from simultaneous switching noise | |
| US20140370821A1 (en) | Methods and Apparatus for Testing Electronic Devices with Antenna Arrays | |
| JP7190636B2 (ja) | 電子機器 | |
| JP2001318961A (ja) | 設計支援ツール及び設計支援方法 | |
| US11152708B2 (en) | Electronic device handle antennas | |
| Hockanson et al. | FDTD and experimental investigation of EMI from stacked-card PCB configurations | |
| US6985111B2 (en) | Printed circuit board and wireless communication apparatus | |
| EP3625852B1 (en) | Patch antenna for millimeter wave communications | |
| JP3840883B2 (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| US20170170548A1 (en) | Antenna for full-metal back cover and mobile terminal | |
| US7002529B2 (en) | Data processing terminal, terminal designing apparatus and method, computer program, and information storing medium | |
| WO2022218005A1 (zh) | 天线装置及电子设备 | |
| JP2004335155A (ja) | アンテナ装置 | |
| JP2004037219A (ja) | インピーダンス測定方法及び配線板 | |
| Hockanson et al. | FDTD and experimental investigation of EMI from stacked-card PCB configurations | |
| JP3690305B2 (ja) | プリント回路基板特性評価方法、及び記憶媒体 | |
| JP2006313555A (ja) | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 | |
| Taguchi et al. | Shorted rectangular microstrip antenna on dielectric chip for 5.2 GHz wireless LAN | |
| JP2006025015A (ja) | 携帯通信端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040921 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |