JP4190040B2 - 回路基板装置及び電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、情報機器をはじめとする電子機器に用いる回路基板装置、特に、電源面及びグランド面が多層に形成された回路基板における電磁放射を抑制するための回路基板装置の構造に関する。また、この回路基板装置を使用した情報機器などの電子機器に関する。
【０００２】
【従来の技術】
近年、様々な情報機器において、電磁波の不要輻射が問題となっている。そして、その電磁放射の主要なものが、回路基板上のクロックの高調波に相当する周波数スペクトルを有するため、これまで、その電磁放射は、主としてクロック信号やこれに同期したデジタル信号の信号線に起因するものと考えられ、そのため、回路基板上のプリント配線による信号線やこれと接続されたワイヤーハーネスなどに対して、様々な電磁放射防止対策がとられてきた。
【０００３】
具体的には、▲１▼クロック信号やデジタル信号などの信号に対して低域通過フィルタリング処理を行って必要な帯域のみを通過させる、▲２▼信号出力ラインにダンピング抵抗を付加して信号の立ち上がりおよび立ち下がりをなまらせる、▲３▼信号線の近傍にグランド電位のガードパターンを配置して帰還電流ループを小さくする、などが提案されている。
【０００４】
しかしながら、実際に回路基板で観測される電磁波は、信号線上の電流分布から予測されるものとは周波数分布が異なり、しかも信号線の性質と無関係に特定の周波数で鋭いピークを示すなどの特徴を有することが知られてきた。
その結果、回路基板からの電磁放射の主たる要因が、信号線ではなく電源系にあること、すなわち回路基板の電源面およびグランド面の電気的共振に起因することが近年明らかになってきている。
そして、従来の上述した回路基板上の信号線やこれと接続されたワイヤーハーネスなどに対する放射防止対策では、回路基板の電源系に起因する電磁放射に対して効果が発揮されないことは明らかである。
【０００５】
そこで、電源系に起因する電磁放射の抑制対策としては、回路基板の基板端でマッチングを取る構造などが提案されている（第１０回 回路実装学術講演大会講演論文集第１７５頁「低ＥＭＩ多層回路基板」参照）。
この構造は、回路基板におけるグランド面を二層化して基板端で抵抗体により終端させるものであり、図１３に示すように、電源面１０１の両面側において２層のグランド面１０２，１０３を形成し、そのグランド面１０２，１０３の端部においてグランド面間に抵抗体１０４を接続するとともに、電源面１０１とグランド面１０２，１０３との間の誘電体１０５，１０６の誘電率を変化させてマッチングを取ることにより、回路基板１００の電源面１０１およびグランド面１０２，１０３の電気的共振を抑制しようとするものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１３に示した構造によると、二層のグランド面１０２，１０３を形成して両者間に抵抗体１０４を接続し、電源面１０１とグランド面１０２，１０３との間の誘電体１０５，１０６の誘電率を変化させるなど、回路基板自体の構造を一般的なものに対して大幅に変更しなければならないという問題点があった。
また、回路基板の大きさや形状の違いなどに応じて、個々の回路基板ごとに電磁放射を抑制するマッチング条件を設定しなければならないため、実際上の製品への適用は困難であり、適用できるとしても製造コストが著しく高くなるという問題点があった。
【０００７】
本発明は上記実情に鑑みてなされたもので、情報機器などの電子機器に用いられる回路基板において、回路基板の構造を一般的なものに対して変更することなく、且つ、回路基板の大きさや形状の違いなどに応じて個々の回路基板ごとに条件を設定する必要のない汎用性のある低コストな構造により、従来なされている放射防止対策では抑制できない回路基板の電源系に起因する電磁放射を安定して低減させることができる回路基板装置及びこの回路基板装置を使用した電子機器を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため本発明（請求項１）は、電源面およびグランド面を有する回路基板装置において、次の構成を含むことを特徴としている。
前記電源面と前記グランド面とが対向する基板部分の周辺部に沿って、前記電源面と前記グランド面とを結合する複数の負荷を間隔をおいて備える一方、
前記電源面及びグランド面間の距離をｈ、
前記電源面及びグランド面間に存在する誘電体の比誘電率をε、
前記電源面及びグランド面を平行平板の伝送線路と考えた場合の基板の実効的な幅Ｗ eff を２０〜２５ｍｍとし、
前記複数の負荷は個々のインピーダンスＺeが、
前記電源面およびグランド面によって定まる実効的な特性インピーダンスＺeffの値である（３７７／√ε）・（ｈ／Ｗeff）より小さい短絡端として作用するものであり、
基板の周辺部に短絡端および開放端が交互に複数混在して存在するように前記負荷を４０〜５０ｍｍの間隔をもって配置している。
【０００９】
請求項２の発明は、請求項１に記載の回路基板装置において、前記負荷がコンデンサであり、このコンデンサの容量が１ナノファラッド以上であることを特徴としている。これは、回路基板装置での優れた電磁放射の抑制効果を発揮させるためには、コンデンサの容量が１ナノファラッド以上であることが適しているからである。
【００１０】
請求項３の発明は、更なる電磁放射の抑制効果を図るため、請求項２に記載の回路基板装置において、前記コンデンサの有するインダクタンスおよび前記コンデンサと前記電源面およびグランド面との接合で発生するインダクタンスとの合計が５ナノヘンリー以下であることを特徴としている。
【００１１】
また、請求項４の発明は、回路基板装置を使用した電子機器において、前記回路基板装置が請求項１に記載した回路基板装置であることを特徴としている。
【００１２】
請求項１における基板部分の周辺部に備えられる負荷とは、使用する素子自体のインピーダンスに加え、素子を電源面およびグランド面に接続する際に生ずるインピーダンスをも含めたものを意味している。
また、一般に負荷のインピーダンスは周波数の関数となるが、本発明の負荷のインピーダンスＺeは、電磁ノイズ放射、特に電源面およびグランド面からの放射が発生する周波数におけるインピーダンスを意味している。
【００１３】
一方、請求項１における電源面及びグランド面の実効的な特性インピーダンスは、次のように定義される。
電源面およびグランド面を流れるノイズ電流は、電源面およびグランド面があたかも伝送線路となっているかのように振る舞うと考えられる。このとき、電源面およびグランド面を伝送線路と見立てた時の実効的な特性インピーダンスを本発明における「実効的な特性インピーダンスＺeff」と定義する。
具体的には、電源面及びグランド面が実効的な幅Ｗeffを有する平行平板からなる伝送線路と等価であると考えられるとき、平行平板伝送路の特性インピーダンスを算出する式１で表わされる量を実効特性インピーダンスＺeffとして取り扱う。
【００１４】
【式１】
Ｚeff＝（３７７／√ε）・（ｈ／Ｗeff）
【００１５】
式中、ｈは電源面及びグランド面間の距離、εは電源面及びグランド面間に存在する誘電体の比誘電率である。また、Ｗeffは平行平板の伝送線路と考えた場合の基板の実効的な幅であり、回路基板装置における基板の大きさや接続する負荷の種類によって異なる値となる。
【００１６】
【発明の実施の形態】
本発明の回路基板装置の実施の形態の一例について、図１及び図２を参照しながら説明する。図１は回路基板装置の概略構成を示すものであり、図２は回路基板装置において、電源面およびグランド面上での電流の反射を模式的に説明するためのものである。
【００１７】
回路基板装置１０は、図１に示すように、一定間隔を存しさせて対面するように配置された電源面１１およびグランド面１２を有し、電源面１１とグランド面１２間には誘電体が配置されている。
この回路基板装置において、電源面１１とグランド面１２が対向する周辺部に沿って、電源面１１とグランド面１２との間に負荷１が複数個配置されている。これらの負荷１は、対向する周辺部に配置された負荷同士がそれぞれ相対向するように位置している。そして、負荷の有するインピーダンスＺeが、電源面及びグランド面により定まる実効的な特性インピーダンスＺeffに対して、Ｚe＜Ｚeffなる関係を満足している。
【００１８】
負荷のインピーダンスＺeは、使用する負荷素子自体のインピーダンスに加え、素子を電源面およびグランド面に接続する際に生ずるインピーダンスをも含めたものである。
また、実効的な特性インピーダンスＺeffは、前述した式１により算出されるものである。
【００１９】
次に、Ｚe＜Ｚeffなる関係を満足するインピーダンスＺeの負荷が電源面及びグランド面の対向する基板周辺部に複数個配置されることによる作用について説明する。
前述したように、電源面およびグランド面は、ノイズ電流に対して実効的な特性インピーダンスＺeff（実効特性インピーダンスＺeff）を有する伝送線路のように作用する。一方、有限長の伝送線路で、線路の特性インピーダンスより終端負荷のインピーダンスが小さいときは、負荷をインピーダンスの値に対応した長さの線路に置き換え、終端を短絡した線路に置き換えて考えることができる（「分布定数回路論」（コロナ社）２９頁参照）。
【００２０】
このことから、実効特性インピーダンスＺeffの伝送路と見なせる電源面およびグランド面にＺe（Ｚe＜Ｚeff）なる負荷を接続したとき、負荷部は短絡端として作用する。これに対し負荷の無い部分はインピーダンスが大きいため開放端として作用する。従って、負荷が間隔をおいて複数個存在すると基板周辺において短絡端および開放端が複数混在して存在することになり（図２）、端部における反射条件が乱れて均一な共振電流の発生が抑制され、電磁放射強度が減少する。
【００２１】
なお、放射が問題となる周波数において、負荷のインピーダンスＺeが実効特性インピーダンスＺeffより小さいことが本発明の条件であるが、実際には、更に、電源面として機能するための条件は当然満足しなければならない。すなわち、電源電位を確保し、かつ、漏洩電流を少なくするために、通常は、周波数ゼロ（直流）における負荷のインピーダンスは十分大きくなければならない。
【００２２】
このような条件を満足する負荷として、コンデンサを用いることが最も簡単である。しかし、コンデンサも容量成分の他にインダクタンス成分を有し、また、コンデンサから電源面及びグランド面までの配線やビアホール（コンタクト孔）にはインダクタンス成分があり、また、厳密には抵抗成分があるため、これらを含めて条件を満足させることが必要である。
【００２３】
負荷にコンデンサを用いた場合、次のような理由で本発明の効果は更に増大する。
すなわち、基板周辺にコンデンサを配置すると、コンデンサによる位相条件の変化で放射ノイズのピーク周波数が高周波側にシフトする。放射ノイズの元となる電圧ノイズスペクトルは一般に高周波ほど強度が小さいため、ピーク周波数が高周波側にシフトすると放射強度が減少する。
【００２４】
通常の基板構成における代表的な値として、コンデンサの容量が１０００ｐＦ（ピコファラット）（＝１ｎＦ（ナノファラッド））以上であることが望ましく、回路基板装置での優れた電磁放射の抑制効果を発揮させることができる。
【００２５】
また、電磁放射の抑制に適するため、前記コンデンサの有するインダクタンスおよび前記コンデンサと電源面およびグランド面との接合で発生するインダクタンスとの合計（全インダクタンス）が５ｎＨ（ナノヘンリー）以下であることが望ましい。
【００２６】
また当然のことながら本発明の効果を得るには、上記のような周波数的に非線型な条件を満足すれば良いのであって、負荷はコンデンサに限定されるものではない。
また、本発明はＺe＜Ｚeffなる不等号を周辺部の一部（複数の特定部）で満足すればよいのに対し、従来技術によるマッチングを取る方法ではＺe＝Ｚeffなる等号を周辺部全てで満足する必要がある。従って、本発明は、従来技術に比較して、設計の自由度、効果の安定性、製造のコストの点で優れている。
【００２７】
本発明の回路基板装置の更に具体的な例として、基板端部の負荷としてコンデンサを使用した構造について、図３及び図４を参照しながら説明する。図３は回路基板装置の概略構成を示すものであり、図４は回路基板装置のコンデンサ接続部分における断面説明図である。
【００２８】
回路基板装置１０は、例えば図４に示すように４層配線基板で構成され、平面状をなす電源面１１およびグランド面１２、配線パターンが形成されているパターン層１３及びパターン層１４を有している。電源面１１とグランド面１２の間等の各層間には、誘電体層１５が配置されている。
この回路基板装置において、図３に示すように、平面状の電源面１１とグランド面１２が対向している基板部分の周辺部に沿って、電源面１１とグランド面１２とを接続するためのコンデンサ１６が複数個配置されている。
これら各コンデンサ１６は基板上の周囲に間隔をあけて配置され、各コンデンサ１６の両端部は、図４に示すように、基板上に形成された接続用配線１７及び基板を穿孔するビアホール１８により電源面１１に接続し、接続用配線１９及びビアホール２０によりグランド面１２にそれぞれ接続されている。
【００２９】
なお、図４では模式的に接続用配線１７，１９を設けているが、後述するインダクタンス条件を満足させるには、接続用配線はできるだけ短くし、理想的にはこの配線を無くしてビアホール上に直接コンデンサを配置するなどの構造により、インダクタンスを小さくするのが好ましい。
【００３０】
そして、各コンデンサ１６を接続したことにより生じる負荷のインピーダンスＺe（コンデンサ１６自体のインピーダンスに加え、コンデンサ１６を電源面１１およびグランド面１２に接続する際に生ずるインピーダンスをも含めたもの）と、電源面１１及びグランド面１２により定まる実効的な特性インピーダンスＺeffとの間には、Ｚe＜Ｚeffなる関係が成立している。電源面１１及びグランド面１２により定まる実効的な特性インピーダンスＺeffは、前記した式１で定義されるものである。
【００３１】
次に、基板端部の負荷として接続するコンデンサ１６の容量値について、実験により検討する。
回路基板装置１０における電源面１１とグランド面１２との距離が ０．８ｍｍの正方形基板（基板サイズ４１４ｍｍ×４１４ｍｍ）において、ノイズ電流が一方向のみに発生する条件において、ノイズ電流が反射する基板辺に９個のコンデンサ１６を接続したときの放射強度の変化を測定した。
コンデンサが無いとき、電源面１１およびグランド面１２に起因する周波数１７０ＭＨｚをピークとする放射が観測された。放射の最大強度をプロットすると図５のようになり、コンデンサ容量が１００[ｐＦ]では放射は減少しないが、容量１０００［ｐＦ］（１［ｎＦ］）以上では放射強度が大きく減少した。
【００３２】
ここで、実験で使用した回路基板装置１０の実効特性インピーダンスＺeffを上述した式１を使って求める。基板の実効的な幅Ｗeffは基板の大きさや接続する負荷の種類によって異なるが、上述の実験に使用した回路基板装置１０においては、基板の実効的な幅Ｗeff＝２５[ｍｍ](基板の実効的な幅Ｗeffの算出方法については後述する)、面間距離ｈ＝０．８[ｍｍ]、電源面及びグランド面間の誘電体の比誘導率εが４．７であるので基板の実効特性インピーダンスは５．６[Ω]となる。一方、周波数１７０ＭＨｚにおけるコンデンサ１６のインピーダンスＺeは、容量１００ｐＦにおいて９Ω、容量１０００ｐＦにおいて０．９Ωとなる。 従って、図５の結果はＺe＞Ｚeffでは放射は減少しないが、Ｚe＜Ｚeffでは放射が減少するということを示している。（なお、容量１０００ｐＦ以上では放射ピークは１７０ＭＨｚより高周波側にシフトしているが、シフト量はコンデンサの数によって変化して一義的に決まらないため、一義的に決まる値であるコンデンサが無いときのピーク周波数１７０ＭＨｚで比較した。）
【００３３】
次に、負荷の全インダクタンスＬ（コンデンサ１６の有するインダクタンスおよびコンデンサ１６と電源面１１およびグランド面１２との接合で発生するインダクタンスとの合計）の値について検討する。
電源面１１とグランド面１２との間には、コンデンサ１６の有するインダクタンス（Ｌint）の他に、ビアホール１８，２０で発生するインダクタンス（Ｌvia）、接続用配線１７，１９で発生するインダクタンス（Ｌpat）が存在する。すなわち、回路基板装置１０の電源面１１とグランド面１２との間にコンデンサ１６を取り付けた場合、図６のように、コンデンサ１６の容量Ｃのみではなく、付随したインダクタンスの和Ｌ（全インダクタンスＬ＝Ｌint＋Ｌvia＋Ｌpat）がコンデンサ１６の容量Ｃに直列に存在している。
【００３４】
負荷として接続するコンデンサ１６の容量が０．１［μＦ］（マイクロファラッド）である場合に、負荷の全インダクタンスＬ（コンデンサの有するインダクタンスおよびコンデンサと電源面およびグランド面との接合で発生するインダクタンスとの合計）を変化させた場合の放射の変化を検討する。インダクタンスの微妙な変化を実験することは難しいので、計算によって放射強度を求めた。
計算結果は図７のようになり、全インダクタンスＬが５［ｎＨ］以下になると電磁放射強度Ｅが減少した。
【００３５】
また、基板の共振周波数である１７０［ＭＨｚ］における負荷のインピーダンスＺeを求めると、コンデンサ容量０．１［ｕＦ］、全インダクタンスＬ＝５［ｎＨ］のときＺeは５．３［Ω］となる。基板の実効特性インピーダンスＺeffは５．６［Ω］であるので、図７においても、Ｚe＜Ｚeffで電磁放射が減少するということを示している。
【００３６】
次に、基板の実効的な幅Ｗeffの算出方法について説明する。
図８は、回路基板装置１０の基板の一辺の前記コンデンサ密度と電磁放射の抑圧効果との関係の測定結果を示したものである。図８から明らかなように基板の一辺につき、コンデンサを４００ｍｍ当り８個以上、すなわちコンデンサ５０ｍｍ間隔以下で配置すれば電磁放射の抑制効果が得られる。
上記回路基板装置の構造による電磁放射の抑制効果は、高周波における短絡端と開放端が交互に存在してはじめて達成されるため、効果が現れた５０ｍｍの２分の１である２５ｍｍが負荷から見た基板の実効的な幅Ｗeffであるとした。
【００３７】
また、実効的な幅Ｗeffの求め方の他例として、伝送線路の実効特性インピーダンスを線路幅に対してプロットしたとき、インピーダンスの減少がほぼ飽和したと見なせるときの線路幅を実効的な幅Ｗeffと考えることができる。この考え方を採用すると、上記した例の場合、実効的な幅Ｗeffは２０ｍｍ前後である。
【００３８】
次に、上記回路基板装置の構造により達成される電磁放射の抑制効果について説明する。
先ず、電源面１１とグランド面１２とが対向する基板部分の端部に負荷を配置していない場合に、電源面およびグランド面上に共振電流が発生することについて説明する。回路基板装置１０に、意図的にまたは意図せずに存在してしまう高周波電流源（例えば、ディシタルＩＣなどの能動素子など）により生ずる電流が、電源面１１とグランド面１２が対向する基板部分の端部で開放端反射することにより、電源面１１上およびグランド面１２上の対向する基板部分に電流の定在波が発生する。
【００３９】
発生した電流の定在波は、図９に示すように、電源面１１とグランド面１２が対向する基板部分の、電気的共振電流の方向であるＸ軸方向またはＹ軸方向における幅Ｗを波長λの１／２とし、周波数がｆ＝ｃ／（２Ｗ√ε）の基本波Ｓ１に対して（ただし、ｃは光速、εは基板材料（誘電体１５）の比誘電率である。）、２次高調波Ｓ２、３次高調波Ｓ３などの整数次高調波が合成されたもので、回路基板に固有の共振条件によって、Ｘ軸方向もしくはＹ軸方向の定在波、またはその両方が発生する。また、この定在波は固定端反射をして生ずるので、端部で電流の節を持つ定在波になっている。
【００４０】
上記構造の回路基板装置１０によれば、上述した作用で説明したように、実効特性インピーダンスＺeffの伝送路と見なせる電源面１１およびグランド面１２にＺe＜Ｚeffなる負荷（インピーダンスＺeは、負荷素子自体のインピーダンスに加え、負荷素子を電源面１１およびグランド面１２に接続する際に生ずるインピーダンスをも含めたもの）を接続したとき、負荷部は短絡端として作用する。その一方、負荷の無い部分はインピーダンスが大きいため開放端として作用する。 したがって、負荷が複数個存在すると基板周辺において短絡端及び開放端が複数混在して存在することになり（図２）、端部における反射条件が乱れて均一な共振電流の発生が抑制され、電磁放射強度が減少することになる。
【００４１】
上述したように、電源面１１とグランド面１２が対向する回路基板１０部分の端部に負荷素子としてコンデンサ１６を配置すると、電磁放射強度が低下することが示されたが、コンデンサ１６に付随する全インダクタンスＬが増加し、電源面１１とグランド面１２が対向する基板部分の端部のインピーダンスが増加すると、電磁放射強度が十分に低下しなくなる。
【００４２】
すなわち、全インダクタンスＬが増加しＺe＞Ｚeffとなると、電源面とグランド面が対向する基板部分の端部のインピーダンスが増加するので、対向部端部間のコンデンサによる短絡効果が弱くなり、電源面およびグランド面上の電流の共振が弱まらず、電磁放射強度も低下しなくなる。
【００４３】
また、全インダクタンスＬが増加すると、共振ピーク周波数がノイズ電圧の高い低周波側にシフトしてしまう。図１０は、全インダクタンスＬとピーク周波数の関係をシミュレーションにより明らかにしたものである（辺長４１４ｍｍ角、層間距離０．８ｍｍ、容量０．１マイクロファラッドのコンデンサを１８個取り付けた例）。
図１０から明らかなように、コンデンサに付随する全インダクタンスＬが増加すると、電磁放射ピーク周波数が低下していく。一方、デジタルＩＣのスイッチングノイズ電圧は一般に低周波ほど大きくなるため、ピーク周波数の低下は電源面およびグランド面上のノイズ電圧の増加を生じさせ、従って、電磁ノイズ放射強度の増加を招く結果となる。
【００４４】
以上のことから、コンデンサ１６に付随する全インダクタンス成分を減少させて、実効特性インピーダンスＺeffに対して負荷インピーダンスＺeを小さくする（Ｚe＜Ｚeffを成立させる）ことが必要であり、この条件が電磁放射強度の低下を図るための要件となる。
【００４５】
次に、回路基板装置１０において、電源面１１とグランド面１２の大きさが異なる場合について、本発明を適用する場合を説明する。
このような場合、図１１に示すように、グランド面１２に対して電源面１１の面積が小さく対向していない部分が発生している場合にも、電源面１１とグランド面１２の対向している部分の周辺部（電源面１１の周辺部）に負荷１を配置することにより電源面１１とグランド面１２との接続を行なう。
この場合においても、各負荷のインピーダンスＺeと、電源面１１およびグランド面１２の実効特性インピーダンスＺeffとは、Ｚe＜Ｚeffが成立するように設定されている。
【００４６】
回路基板装置１０の電源面が複数部分に分割されている場合、すべての電源面とグランド面の対向する部分の周辺部に負荷を配置して、電源面とグランド面との接続を行なう。すなわち、図１２に示すように、二つの電源面１１ａ，１１ｂの周辺部に各負荷１を配置してグランド面１１と接続するようにする。
この場合においても、各負荷のインピーダンスＺeと、各電源面１１ａ，１１ｂおよびグランド面１２の各実効特性インピーダンスＺeffとが、Ｚe＜Ｚeffの関係を成立させるように設定されている。
【００４７】
上述した各例においては、電源面とグランド面とを結合する負荷は、電源面とグランド面とが対向する部分の周辺部の全てに配置しているが、周辺部の特定位置のみに配置する構造であってもよい。例えば、面形状やデジタルＩＣの位置から特定方向のノイズ電流の発生が明らかな場合には、この電流に直交する周辺のみに負荷を配置しても上述した電磁放射の抑制効果を発揮させることができる。
【００４８】
また、上述した各例においては、電源面とグランド面が対向する面の周辺部において、一辺当り複数個の負荷を間隔をおいて配置することにより、基板周囲に短絡端と開放端とを混在させるように構成したが、基板の一辺の長さが２Ｗeff程度と短い場合には、一辺当り一個の負荷でも短絡端と開放端とを混在させることができ、上述した電磁放射の抑制効果を発揮させることができる。
【００４９】
上記構造の回路基板装置によれば、電源面１１およびグランド面１２の周囲に負荷１（コンデンサ１６）を間隔をおいて配置することにより電磁放射を抑制できるので、基板の大きさや形状の違いなどに応じて個々の条件を設定する必要がなく、汎用性のある低コストな構造で効果を発揮させることができる。
【００５０】
また、上述したような構造の回路基板装置を情報機器等の電子機器に使用するようにすれば、電子機器における電磁放射の抑制を図ることができる。
【００５１】
【発明の効果】
本発明によれば、回路基板装置において、実効特性インピーダンスＺeffの伝送路と見なせる電源面およびグランド面にＺe＜Ｚeffなる負荷を接続することにより、この部分が短絡端として作用し、負荷の無い部分はインピーダンスが大きいため開放端として作用するので、基板周辺において短絡端及び開放端が複数混在して存在させることができ、端部における反射条件が乱れて均一な共振電流の発生が抑制され、電磁放射強度を減少させることができる。
【００５２】
従って、回路基板の構造を一般的なものに対して変更する必要がなく、しかも基板の大きさや形状の違いなどに応じて個々の条件を設定する必要がない、汎用性のある低コストな構造により、回路基板装置における電源面およびグランド面に起因する電磁放射を容易に且つ大幅に抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る回路基板装置の概略構成を示す構成説明図である。
【図２】回路基板装置において、電源面およびグランド面上での電流の反射を模式的に説明するための構成説明図である。
【図３】本発明の回路基板装置において、負荷としてコンデンサを接続した例の概略構成を示す構成説明図である。
【図４】図３の回路基板装置のコンデンサ接続部分の構造を示す断面説明図である。
【図５】回路基板装置において、コンデンサ容量と電磁放射ピーク強度との関係を示すグラフ図である。
【図６】回路基板装置において、コンデンサを取り付ける際に生じるインダクタンス成分を表す回路図である。
【図７】回路基板装置において、コンデンサの全インダクタンス成分と電磁放射ピーク強度との関係を示すグラフ図である。
【図８】回路基板装置において、基板端コンデンサ密度と電磁放射ピーク強度との関係を示すグラフ図である。
【図９】回路基板装置において、電源面およびグランド面上に生じる定在波を説明するための模式図である。
【図１０】コンデンサの全インダクタンス成分と電磁放射ピーク周波数との関係を示すグラフ図である。
【図１１】本発明の実施の形態の他の例を示す平面説明図である。
【図１２】本発明の実施の形態の他の例を示す平面説明図である。
【図１３】従来の回路基板装置の構造を示す断面説明図である。
【符号の説明】
１…負荷、 １０…回路基板装置、 １１…電源面、 １２…グランド面、 １３，１４…配線パターン層、 １５…誘電体、 １６…コンデンサ、 １７，１９…接続用配線、 １８，２０…ビアホール

Claims (4)

1. 電源面およびグランド面を有する回路基板装置において、
   前記電源面と前記グランド面とが対向する基板部分の周辺部に沿って、前記電源面と前記グランド面とを結合する複数の負荷を間隔をおいて備える一方、
   前記電源面及びグランド面間の距離をｈ、
   前記電源面及びグランド面間に存在する誘電体の比誘電率をε、
   前記電源面及びグランド面を平行平板の伝送線路と考えた場合の基板の実効的な幅Ｗ eff を２０〜２５ｍｍとし、
   前記複数の負荷は個々のインピーダンスＺeが、
   前記電源面およびグランド面によって定まる実効的な特性インピーダンスＺeffの値である（３７７／√ε）・（ｈ／Ｗeff）より小さい短絡端として作用するものであり、
   基板の周辺部に短絡端および開放端が交互に複数混在して存在するように前記負荷を４０〜５０ｍｍの間隔をもって配置して成る
   ことを特徴とする回路基板装置。
2. 前記負荷がコンデンサであり、このコンデンサの容量が１ナノファラッド以上である請求項１に記載の回路基板装置。
3. 前記コンデンサの有するインダクタンスおよび前記コンデンサと前記電源面およびグランド面との接合で発生するインダクタンスとの合計が５ナノヘンリー以下である請求項２に記載の回路基板装置。
4. 回路基板装置を使用した電子機器において、前記回路基板装置が請求項１に記載した回路基板装置であることを特徴とする電子機器。

Images