JPH1140905A - 回路基板及び電子機器 - Google Patents

回路基板及び電子機器

Info

Publication number
JPH1140905A
JPH1140905A JP19607297A JP19607297A JPH1140905A JP H1140905 A JPH1140905 A JP H1140905A JP 19607297 A JP19607297 A JP 19607297A JP 19607297 A JP19607297 A JP 19607297A JP H1140905 A JPH1140905 A JP H1140905A
Authority
JP
Japan
Prior art keywords
layer
circuit board
dielectric
power supply
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19607297A
Other languages
English (en)
Inventor
Daisuke Iguchi
大介 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP19607297A priority Critical patent/JPH1140905A/ja
Publication of JPH1140905A publication Critical patent/JPH1140905A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】情報機器などの電子機器に用いられる回路基板
において、汎用性があり且つ低コストな構造により、電
源系からの電磁波放射を安定して低減させる。 【解決手段】電源層11およびグランド層12を有し、
前記電源層とグランド層の間に誘電体層13を配置する
回路基板10において、前記誘電体層13は、誘電率の
異なる二つの誘電体13a,13bを配置させることに
より、前記電源層およびグランド層に沿った平面で、そ
の誘電率に分布を持たせるように構成し、各部位につい
て異なる共振条件として広く周波数軸上に分布した弱い
共振とし、特定の周波数に発生させていた強い電磁波放
射を低減させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報機器などの電
子機器に用いる回路基板に関し、特に、電源層,グラン
ド層,伝送線路等が多層に形成された回路基板における
電磁波放射を抑制する基板構造に関する。また、この回
路基板を使用した情報機器などの電子機器に関する。
【0002】
【従来の技術】近年、様々な情報機器において、電磁波
の不要輻射が問題となっている。そして、その電磁放射
の主要なものが、回路基板上のクロックの高調波に相当
する周波数スペクトルを有するため、これまで、その電
磁放射は、主としてクロック信号やこれに同期したデジ
タル信号の信号線に起因するものと考えられ、そのた
め、回路基板上のプリント配線による信号線やこれと接
続されたワイヤーハーネスなどに対して、様々な電磁放
射防止対策がとられてきた。
【0003】信号線に対する具体的な電磁放射防止対策
としては、クロック信号やデジタル信号などの信号に
対して低域通過フィルタリング処理を行って必要な帯域
のみを通過させる、信号出力ラインにダンピング抵抗
を付加して信号の立ち上がりおよび立ち下がりをなまら
せる、信号線の近傍にグランド電位のガードパターン
を配置して帰還電流ループを小さくする、などが提案さ
れている。
【0004】その一方、実際に回路基板で観測される電
磁波は、信号線上の電流分布から予測されるものとは周
波数分布が異なり、しかも信号線の性質と無関係に特定
の周波数で鋭いピークを示すなどの特徴を有することが
知られてきた。その結果、回路基板からの電磁放射の要
因が、回路基板上の信号線に起因するものの他に、回路
基板の電源系である電源層及びグランド層の電気的共振
に起因することが近年明らかになってきている。
【0005】この電源系に起因する電磁放射の抑制対策
としては、回路基板の基板端でマッチングを取る構造な
どが提案されている(第10回 回路実装学術講演大会
講演論文集第175頁「低EMI多層回路基板」参
照)。この構造は、多層回路基板におけるグランド層を
2層化して基板端で抵抗体により終端させるものであ
り、図10に示すように、電源層101の両面側におい
て2層のグランド層102,103を形成し、そのグラ
ンド層102,103の端部においてグランド層間に抵
抗体104を接続するとともに、電源層101とグラン
ド層102,103との間の誘電体105,106の誘
電率を変化させてマッチングを取ることにより、多層回
路基板100の電源層101およびグランド層102,
103の電気的共振を抑制しようとするものである。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た信号線に対するからの各種の電磁放射防止対策で
は、1本の信号線に対する効果はある程度期待できる
が、バスラインのように同じクロック信号を基にした複
数の信号を多数の並列な線路上に流すような回路の場
合、各線路からの放射が重畳されてしまうため、放射の
抑制を行うことが難しいという問題点があった。
【0007】また、上述した基板の電源系に対して基板
端でマッチングを取る構造(図10)では、基板の層数
を増加させなければならないこと、基板端に抵抗素子を
多数配置する必要のあることから、製造コストが高くな
るという問題点があった。更に、基板端でマッチングを
取るためには微妙な設計が要求され、電源層やグランド
層に形成されるビア穴の影響でマッチング条件が変化す
ると十分な放射抑制効果が得られないので、個々の基板
ごとに電磁放射を抑制するマッチング条件を設定しなけ
ればならないという問題点を有していた。
【0008】本発明は上記実情に鑑みてなされたもの
で、情報機器などの電子機器に用いられる回路基板にお
いて、複数の線が同時に駆動される信号線群や電源系か
らの電磁放射を安定して低減させることができ、しかも
回路基板の大きさや形状の違いなどに応じて個々の回路
基板ごとに条件を設定する必要のない汎用性のある低コ
ストな構造により、電磁放射を抑制することができる回
路基板及びこの回路基板を使用した電子機器を提供する
ことを目的とする。
【0009】
【課題を解決するための手段】上記目的のうち電源系か
らの電磁放射を抑制するための本発明(請求項1)の構
成は、電源層およびグランド層を有し、前記電源層とグ
ランド層の間に誘電体層を配置する回路基板において、
次の構成を含むことを特徴としている。前記誘電体層
は、前記電源層およびグランド層に沿った平面で、その
誘電率に分布を持たせるように構成する。
【0010】誘電率の分布とは、電源層およびグランド
層の間の誘電体を平面とみた場合、この平面上で誘電率
が連続的に変化するか、もしくはこの平面上の部位によ
って異なる誘電率を持つ誘電体が配置されていることを
指す。具体的に誘電体層の誘電率に分布を持たせるに
は、誘電率の値が連続的に分布するような構成とした
り、電源層およびグランド層に対して直交する面におい
て分割された複数の誘電体で誘電体層を形成する。
【0011】この場合、誘電体の誘電率を連続に変化さ
せるよりも、異なる誘電率を持つ誘電体を平面に分割し
て配置する方が、各々の共振電流が感じる平均の誘電率
の制御が容易となる。
【0012】また、信号線群からの電磁放射を抑制する
ための本発明(請求項3)の構成は、電源層またはグラ
ンド層を有し、前記電源層またはグランド層上に誘電体
層を形成し、この誘電体層上に近接して配置された複数
の平行な伝送線路を形成した回路基板において、次の構
成を含むことを特徴としている。前記誘電体層は、前記
伝送線路と前記電源層またはグランド層との間の実効誘
電率が各伝送線路で異なるように、前記電源層またはグ
ランド層に沿った平面で、前記誘電体層の誘電率に分布
を持たせるように構成する。
【0013】この構成により、バスラインなど複数の平
行な伝送線路と隣接する電源層またはグランド層の間の
実効誘電率が個々の伝送線路で異なるように設定でき
る。誘電体層の誘電率に分布を持たせるには、請求項1
の発明と同様に、誘電率の値が連続的に分布するような
構成としたり、電源層またはグランド層に対して直交す
る面において分割された複数の誘電体で誘電体層を形成
する。
【0014】この場合、電源層もしくはグランド層上で
誘電体の誘電率を連続に変化させるよりも、異なる誘電
率を持つ誘電体を平面に分割して配置する方が、各々の
伝送線路の電流が感じる平均の誘電率の制御が容易にな
る。
【0015】また、回路基板を使用した電子機器におい
て、前記回路基板が請求項1又は請求項3に記載した回
路基板であることを特徴としている。
【0016】次に、本発明による作用について説明す
る。回路基板においては、基板端を開放端とする電源層
上およびグランド層上に定在波が発生し、その定在波に
より回路基板から電磁放射が生じることが判明してい
る。電源層上およびグランド層上に生じる定在波は、電
源層とグランド層が対向する基板部分の電気的共振電流
の方向における幅wを波長λの1/2とし、周波数がf
=c/{2w√εr}(cは光速、εrは基板材料の比誘
電率)の基本波に対して、2次高調波、3次高調波等の
整数次高調波が合成されたものを基板辺(基板が長方形
である場合、長辺及び短辺)の両方向にそれぞれ有して
いる。図5に、その一方向のみを成分とする電流分布
を、基本波S1、2次高調波S2、3次高調波S3につ
いて示したが、支配的な電流はこのように長辺もしくは
短辺と平行に一様に流れる。
【0017】一方、本発明の回路基板においては、基板
材料の比誘電率εrの値に分布を有するため、共振周波
数も場所によって異なる値となる。すなわち請求項1に
記載した発明によれば、電源層およびグランド層に沿っ
た平面について誘電体層の誘電率に分布を持たせること
で、特定の周波数に鋭い共振が発生していたものを、基
板の部位で異なる共振条件とすることで、広く周波数軸
上に分布した弱い共振となる。これにより、基板面全体
の共振の鋭さを表すQ値を下げることができ、強い電磁
波放射を抑制するものである。
【0018】一方、伝送線における主要な放射ノイズ電
流は配線上にλ/4付近の定在波電流およびこの高調波
によるものであることが判明している。このピーク周波
数も基板材料の比誘電率εrに依存するものであるた
め、請求項3に記載した発明のように、複数の伝送線路
の下で誘電体層の誘電率に分布を持たせることで、伝送
線路毎に異なる共振条件とすることで、広く周波数軸上
に分布した弱い共振となる。これにより、基板面全体の
共振の鋭さを表すQ値を下げることができ、強い電磁波
放射を抑制するものである。
【0019】
【発明の実施の形態】本発明の実施の形態の一例につい
て、図1ないし図4を参照しながら説明する。図1は回
路基板の概略構成を示す構成説明図、図2は回路基板の
断面構造を示す断面説明図である。電源系からの電磁放
射を抑制する構造を有する回路基板(多層回路基板)1
0は、図2に示すように、電源層11と、グラント層1
2と、電源層11とグラント層12とが対向する位置に
設けられた誘電体層13とを有しており、電源層11の
上方には上部誘電体層14を介して配線パターン層15
が、グランド層12の下方には下部誘電体層16を介し
てパターン層17が必要に応じて形成された多層回路構
造を構成している。
【0020】誘電体層13は、図1に示すように、回路
基板10の水平面の対角線で分割されるように誘電率の
異なる2種類の誘電体13a,13bが配置され、前記
電源層11およびグランド層12に沿った平面について
誘電体層13の誘電率が分布を持つように構成されてい
る。すなわち、回路基板10の前記平面の長辺側を含む
位置に低誘電率の誘電体13aを、平面の短辺側を含む
位置に高誘電率の誘電体13bが配置されている。
【0021】回路基板10上には、ディジタルIC2
0,30を含む複数の能動素子が実装され、ディジタル
信号の授受が行われる。ディジタルIC20,30の電
源ピン21,31は回路基板10に設けられたビアホー
ル(図示せず)を介して電源層11にそれぞれ接続さ
れ、ディジタルIC20,30のグランドピン22,3
2はビアホール(図示せず)を介してグランド層12に
それぞれ接続されている。
【0022】この回路基板10において、例えば、ディ
ジタルIC20がスイッチング動作を行うとき、図3に
示すように、過渡的なスイッチング電流23を引き込
み、電源層11とグランド層12間に動作周波数の高調
波の変位電流24が発生する。この変位電流24は基板
端で開放端反射25し、回路基板10の固有の共振条件
により定在波が生じる。この定在波による電磁波放射ス
ペクトルは、もし電源層11とグランド層12間の誘電
体13の誘電率が単一の値であれば、図4(a)に示す
ように特定の共振周波数に鋭いピークをもつ。なお、図
4(a)には回路基板10の最低次の共振による電磁波
放射のみを示したが、一般に、高次の電磁波放射をこの
整数倍の周波数に有している。
【0023】電源層11とグランド層12間の誘電体層
13を、図1に示すように、高誘電率の誘電体13bお
よび低誘電率の誘電体13aのように分割した場合、回
路基板10の電源層11とグランド層12の平面上を基
板辺方向に平行に流れる電流は、基板中央を流れるもの
と基板の端を流れる電流で、おのおのの電流路で感じる
平均の誘電率が誘電体13aの誘電率および誘電体13
bの誘電率の間に分布した値となる。そのため、既に説
明した作用により、図4(b)のように共振ピーク周波
数軸上に広く分布し、放射強度を著しく低減させること
が可能となる。このような構造の回路基板を得るには、
予め二つの誘電体を貼り合わせた誘電体層を用意してお
き、これに対してグランド層や電源層等を積層するよう
にして作製すればよい。
【0024】誘電体層13について、電源層およびグラ
ンド層に沿った平面での誘電率に分布を持たせたバリエ
ーション例を図6(a)〜(h)に示す。図6(a)
は、図1の例に対応する誘電体層の分布例を示したもの
で、誘電率ε1および誘電率ε2の2つの誘電体の配置
を、電源層及びグランド層に平行な平面の対角線で分割
したものである。この構成により、電源層とグランド層
上の共振電流が感じる誘電率がε1とε2の間に分布する
ようにしている。
【0025】これと同様の効果を得る誘電率分布として
は、図6(b)のように平面の斜線で分割する、図6
(c)のように平面の各辺の中点を結ぶ線で分割する等
により実現することができる。また、分割する線は直線
のみによってなされるものに限らず、図6(d)に示す
ように平面の対角斜線に沿って階段状となる線での分
割、図6(e)のように平面中央の楕円内領域とそれ以
外の領域で分割する等の曲線を用いた分割によっても実
現できる。
【0026】また、誘電率の分布が連続的なものでもよ
く、例えば、図6(f)に示した平面に対する平面の対
角斜線に沿った等高線で誘電率εの大小が表わされる連
続的な誘電率の分布であってもよい。連続的な誘電率の
分布としては、図6(g)に示すように、基板の長辺も
しくは短辺に沿った等高線で誘電率の大小が分布するこ
とにより、いずれか一方向の共振電流に効果のあるもの
や、図6(h)に示すように誘電率の大小の等高線が曲
線で表わされるものであってもよい。誘電率が連続的に
分布する誘電体層を有する回路基板を得るには、誘電体
層を作製する段階で誘電率が連続的に変化するような処
理を施し、その誘電体層に対してグランド層や電源層等
を積層するようにして作製すればよい。
【0027】信号線群からの電磁放射を抑制するための
構造を有する回路基板10は、図7及び図8に示すよう
に、グラント層12(または電源層)と、グラント層1
2上に設けられた誘電体層13と、この誘電体層13上
に配設されるバスライン等の複数の平行な伝送線路17
を有している。回路基板10上には、図7に示すよう
に、ドライバとなるディジタルIC20と、レシーバと
なるディジタルIC30が配置され、各伝送線路17が
ディジタルIC20とディジタルIC30との各ピン間
を接続している。そして、ディジタルIC20が複数の
平行な伝送線路17からなるバスラインを駆動し、ディ
ジタルIC30にディジタル信号を伝送している。この
例では回路基板10においてグランド層12を有する構
成としたが、グランド層に代えて電源層が形成される構
成であってもよい。
【0028】誘電体層13は、図7に示すように、複数
の伝送線路17の下方におけるくさび形領域部分の誘電
体13bが他の部分の誘電体13aより誘電率が高い材
料により構成され、グランド層12に沿った平面につい
て誘電体13の誘電率が分布を持つようになっている。
この構成により、実効誘電率が個々の伝送線路17で異
なるよう設定されている。
【0029】回路基板10において、バスラインとなる
伝送線路17とグランド層12の間の誘電体層13の誘
電率が一様であれば、バスラインの各々の伝送線路17
は同じ共振特性をもつ。通常バスラインは単一のクロッ
クに基づいて駆動されるため、これらの伝送線路17か
らの電磁波放射は同一の共振周波数に重畳し、上述した
図4(a)に示すように特定の共振周波数に鋭いピーク
をもつ。なお、図4(a)には伝送線路の最低次の共振
による電磁波放射のみを示したが、一般に、高次の電磁
波放射をこの整数倍の周波数にもつ。
【0030】図7に示すように誘電体層13を異なる誘
電率の誘電体13a(誘電率小),13b(誘電率大)
で分割した場合、各々の伝送線路17とグランド層12
との間の実効誘電率は、誘電体13aの誘電率から決ま
る実効誘電率と、誘電体13bから決まる実効誘電率の
間に分布した値となる。したがって、図4(b)に示し
たように、バスラインの各々の伝送線路17とグランド
層12間の実効誘電率で決まる共振ピークが広く周波数
軸上に広く分布した弱い共振となり、放射強度を著しく
低減させることが可能となる。
【0031】図9(a)〜(d)は、複数の平行な伝送
線路と、それに隣接する電源層又はグランド層の間の誘
電体層の実効誘電率が個々の伝送線路で異なるように構
成した誘電率分布のバリエーション例を示すものであ
る。図中、図7と同一構成を取る部分には同一符号を付
している。各例において、各伝送線路17に対する誘電
体層13の誘電率は、誘電体13aの誘電率ε1から決
まる実効誘電率と、誘電体13bの誘電率ε2から決ま
る実効誘電率の間に分布した値となる。また、誘電率が
異なる誘電体の境界は、直線によって分割されるものに
限らず、図9(b)に示す階段状の分割や、図9(c)
に示す曲線を用いた分割によっても実現できる。また、
図9(d)に示すように、複数の平行な伝送線路17の
下方領域において、伝送線路17に対して垂直方向に誘
電率εの大小が連続的に変化するような誘電体13cを
配置する構造であってもよい。
【0032】上記構造の回路基板によれば、誘電体層の
誘電率に分布を持たせることで電磁波放射を抑制できる
ので、回路基板の大きさや形状の違いなどに応じて個々
の回路基板ごとに条件を設定する必要がなく、汎用性の
ある低コストな構造で効果を発揮させることができる。
【0033】また、上述したような構造の回路基板10
を情報機器等の電子機器に使用するようにすれば、電子
機器における電磁波放射の抑制を図ることができる。
【0034】
【発明の効果】本発明によれば、電源層とグランド層の
間に誘電体層を有する回路基板において、電源層および
グランド層に沿った平面について誘電体層の誘電率に分
布を持たせることにより、各部位について異なる共振条
件として広く周波数軸上に分布した弱い共振とし、特定
の周波数に発生させていた強い電磁波放射(ノイズ放
射)を低減させることができる。
【0035】また、電源層またはグランド層上に誘電体
層を介して、近接して配置される複数の平行な伝送線路
を有する回路基板において、電源層またはグランド層に
沿った平面について誘電体層の誘電率に分布を持たせる
ことにより、各伝送線路について異なる共振条件として
広く周波数軸上に分布した弱い共振とし、特定の周波数
に発生させていた強い電磁波放射(ノイズ放射)を低減
させることができる。
【図面の簡単な説明】
【図1】本発明に係る回路基板の実施の形態の一例を示
す概略構成説明図である。
【図2】回路基板の構造を示す断面説明図である。
【図3】回路基板の基板共振現象を説明するための模式
図である。
【図4】(a)は従来例による電磁波放射の周波数特性
図、(b)は本発明による電磁波放射の抑制効果を説明
するための周波数特性図である。
【図5】回路基板に生じる共振電流を説明するための模
式図である。
【図6】(a)〜(h)は、回路基板における誘電体層
の誘電率の分布のバリエーション例を示す平面説明図で
ある。
【図7】回路基板の実施の形態の他の例を示す平面説明
図である。
【図8】回路基板の構造を示す断面説明図である。
【図9】(a)〜(d)は、回路基板における誘電率の
分布のバリエーション例の概略構成を示す平面説明図で
ある。
【図10】従来の多層回路基板の構造を示す断面説明図
である。
【符号の説明】
10…回路基板、 11…電源層、 12…グランド
層、 13…誘電体層、13a,13b,13c…誘電
体、 17…伝送線路、 20,30…ディジタルIC

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】電源層およびグランド層を有し、前記電源
    層とグランド層の間に誘電体層を配置する回路基板にお
    いて、 前記誘電体層は、前記電源層およびグランド層に沿った
    平面で、その誘電率に分布を持たせるように構成したこ
    とを特徴とする回路基板。
  2. 【請求項2】誘電体層は、前記電源層およびグランド層
    に対して直交する面において分割された複数の誘電体で
    構成した請求項1記載の回路基板。
  3. 【請求項3】電源層またはグランド層を有し、前記電源
    層またはグランド層上に誘電体層を形成し、この誘電体
    層上に近接して配置された複数の平行な伝送線路を形成
    した回路基板において、 前記誘電体層は、前記伝送線路と前記電源層またはグラ
    ンド層との間の実効誘電率が各伝送線路で異なるよう
    に、前記電源層またはグランド層に沿った平面で、前記
    誘電体層の誘電率に分布を持たせるように構成したこと
    を特徴とする回路基板。
  4. 【請求項4】誘電体層は、前記電源層およびグランド層
    に対して直交する面において分割された複数の誘電体で
    構成した請求項3記載の回路基板。
  5. 【請求項5】回路基板を使用した電子機器において、 前記回路基板が請求項1又は請求項3に記載した回路基
    板であることを特徴とする電子機器。
JP19607297A 1997-07-22 1997-07-22 回路基板及び電子機器 Pending JPH1140905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19607297A JPH1140905A (ja) 1997-07-22 1997-07-22 回路基板及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19607297A JPH1140905A (ja) 1997-07-22 1997-07-22 回路基板及び電子機器

Publications (1)

Publication Number Publication Date
JPH1140905A true JPH1140905A (ja) 1999-02-12

Family

ID=16351743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19607297A Pending JPH1140905A (ja) 1997-07-22 1997-07-22 回路基板及び電子機器

Country Status (1)

Country Link
JP (1) JPH1140905A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6557154B1 (en) 1999-11-24 2003-04-29 Nec Corporation Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
KR100737448B1 (ko) * 2005-09-12 2007-07-10 삼성전자주식회사 공기조화기
JP2008130747A (ja) * 2006-11-20 2008-06-05 Nec Corp プリント配線板
CN114365335A (zh) * 2019-09-04 2022-04-15 日本汽车能源株式会社 电池模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6557154B1 (en) 1999-11-24 2003-04-29 Nec Corporation Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same
KR100737448B1 (ko) * 2005-09-12 2007-07-10 삼성전자주식회사 공기조화기
JP2008130747A (ja) * 2006-11-20 2008-06-05 Nec Corp プリント配線板
CN114365335A (zh) * 2019-09-04 2022-04-15 日本汽车能源株式会社 电池模块

Similar Documents

Publication Publication Date Title
KR100494821B1 (ko) 인쇄배선기판장치
US7449982B2 (en) Systems and methods for blocking microwave propagation in parallel plate structures
US6198362B1 (en) Printed circuit board with capacitors connected between ground layer and power layer patterns
US6937480B2 (en) Printed wiring board
US7479857B2 (en) Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
KR101176800B1 (ko) 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
JP2970660B1 (ja) プリント基板
US20060254814A1 (en) Ground shield structure
WO2002091515A1 (en) Transmission line type components
US8558120B2 (en) Multilayer board for suppressing unwanted electromagnetic waves and noise
US5912597A (en) Printed circuit board
JP2001127387A (ja) プリント配線基板
US6215076B1 (en) Printed circuit board with noise suppression
JPH1140905A (ja) 回路基板及び電子機器
JP4027802B2 (ja) 配線構造
JP2008198761A (ja) 半導体装置
JPH09181400A (ja) プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置
JP3847578B2 (ja) プリント配線板
JP4190040B2 (ja) 回路基板装置及び電子機器
JP2000223800A (ja) 配線基板及びその製造方法
JPH07235770A (ja) 多層プリント配線基板
JP2005294777A (ja) プリント基板
JP2000156549A (ja) プリント配線基板及びそれを搭載したゲーム装置
JPH04361404A (ja) 高周波用整合回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040309

Free format text: JAPANESE INTERMEDIATE CODE: A02