JP2005294777A - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP2005294777A JP2005294777A JP2004111758A JP2004111758A JP2005294777A JP 2005294777 A JP2005294777 A JP 2005294777A JP 2004111758 A JP2004111758 A JP 2004111758A JP 2004111758 A JP2004111758 A JP 2004111758A JP 2005294777 A JP2005294777 A JP 2005294777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground
- line
- signal line
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 電源ラインのノイズ低減、および信号ラインの伝播速度の向上を両立させるプリント基板の層構成。
【解決手段】 導体層間の絶縁層を、同一層内で誘電率の異なる材料を用いて構成する。
【選択図】 図1
【解決手段】 導体層間の絶縁層を、同一層内で誘電率の異なる材料を用いて構成する。
【選択図】 図1
Description
本発明は、プリント基板に関するものである。
デジタル回路は、情報機器をはじめ広い分野で利用されている。
デジタル回路で用いる信号には高次の周波数成分を含んでおり、この高調波成分によるノイズ問題、とりわけ、これらの信号がプリント基板の導体中を通過した際に発生する、電磁放射ノイズが深刻化している。この電磁放射ノイズには、差動モードによるノイズと同相モードによるノイズに大別される。
差動モードを図1(a)を用いて説明する。
1は典型的なロジック回路の配線の様子を示したものである。
2は電源ラインVCC、3はグランドGND、4は信号ライン、5はドライバ、6はレシーバを示している。
ドライバ5がLOWレベルからHIGHレベルに遷移した時、電源ライン2、信号ライン4、グランド3には、点線で示すような電流Inが流れる。この電流ループにより発生するノイズが差動モードのノイズである。
同相モードを図1(b)を用いて説明する。
ドライバ5がLOWレベルからHIGHレベル、HIGHレベルからLOWレベルへ遷移した時、電源ライン2、グランド3に電流が流れる。またここでは図示していないが、その他のドライバがスイッチングすることでも、電源ライン2、グランド3に電流が流れる。これらがトータルされ、電源ライン2には電流Icが、そしてグランド3には電流Ic’が流れる。Ic,Ic’が電源ライン、グランドに流れることで、電源ラインおよびグランドに存在するインピーダンスによる電圧変動が生じる。これが同相モードによるノイズである。
差動モードのノイズ対策としては、電流ループの面積をできる限り小さくすることにある。
一般には、べたグランド等を設けることで、リターン電流の電流経路をできる限り短くする、あるいは、ドライバやレシーバの近傍に電源・グランド間を接続するキャパシタンスを配することで電流ループを小さくするなどが行われている。
また、同相モードのノイズ対策としては、電源ライン、グランドラインの低インピーダンス化、一般には、電源ラインの幅広化、あるいは多層基板を用いた電源べた面化が行われている。
このように電源およびグランドのべた面化は、いずれのノイズモードに対しても有効であるが、実際の設計においては、スルーホールやビア、さらには、電源層の分割が生じてしまい、理想的なべた面を形成することは困難である。
しかし、このスルーホールやビア、分割ラインにより、大きなノイズが発生する場合がある。このことを図2を用いて説明する。
図2(a)は典型的なマイクロストリップライン構造を示している。また、図2(b)〜(e)は図2(a)を上部から見た場合の信号ライン4とグランド層3を示している。
ドライバ5がスイッチングすると、信号ライン4に電流(実線)が流れ、そのリターン電流(破線)がグランド層3に流れる。このうち、リターン電流の直流成分は、図2(b)のようにグランド層4全面に流れるが、高周波成分は、図2(c)のように信号ライン4の直下を流れている。
ところが、電源層やグランド層にビアや分割が存在した場合、例えば図2(d)のようにグランド層4に分割ライン8が入った場合、高周波成分のリターン電流は、配線パターン直下を流れることが出来ず、点線のように分割ライン8を大きく迂回するように流れることになる。
このように電流経路が大きくなることで、電流経路のインピーダンスが増大し、電圧変動も大きくなる。
これに対処するため、図2(e)に示すように、信号ライン4の側にグランドガード9を配することで、信号ライン4のリターン経路を確保する方法がとられている。
また、最近では、特開平8−148832に記載されているように、導体層間の絶縁層に、異なる誘電率材料を用いることで、導体層間のデカップリングを制御する例が報告されている。これはプリント基板の多層化が進んでいる今日において、有効なノイズ対策手段となる。
一方、近年の情報機器の小型化・高機能化により、デジタル回路で扱うロジック信号は、一段と高速化が進んでいる。
このような状況の下、プリント基板にロジック信号ラインを配する際には、ロジック信号波形を品質を落とさず確実に伝送する伝送系を構成することが求められている。
しかし、ノイズ対策のために用いる電源・グランド間のデカップリング強化、特に絶縁層に高誘電率材料を用いてデカップリング強化を行った場合、図3に示すように、信号ライン4を高誘電体で覆われた構造となる。
一般に、周囲を比誘電率εrの誘電体で覆われた伝送線を伝播する電磁波の速さVは、
V=CO/√(εr) CO:真空中の光速
である。
V=CO/√(εr) CO:真空中の光速
である。
つまり、信号ラインが高誘電体で覆われた場合、信号ライン4の伝送速度が低下するを意味し、ロジック信号の高速化には不向きな伝送系となる。
本発明は上記問題を鑑みて考案したものである。
本発明は、電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とする。
本構成により、電源・グランド間のデカップリング強化と信号ラインの伝播速度の向上を両立することができる。
以上述べてきたように、本発明は、電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とするプリント基板であり、本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
また信号ライン周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に際しても、対応可能な伝送系を形成することができる。
図4(a)に本発明を適用した第一の実施例を示す。
第一の実施例は、2層の導体層と1層の誘電体層からなる。
同図において、2は第一の導体層に配される電源ライン、4は第一の導体層に配される信号ライン、3はグランド電位が与えられている第二の導体層、10は第一の導体層の電源ライン2と第二の導体層3との間の誘電体層、11は第一の導体層の信号ライン4と第二の導体層3との間の誘電体層、を示している。
誘電体層10と誘電体層11の誘電率εd1およびεd2は、
εd1>εd2
となっており、電源ライン2と、第二の導体層3が、高誘電体層10を、信号ライン4と、第二の導体層3が、低誘電体層11を挟持する構成をとっている。
εd1>εd2
となっており、電源ライン2と、第二の導体層3が、高誘電体層10を、信号ライン4と、第二の導体層3が、低誘電体層11を挟持する構成をとっている。
ここで、高誘電体層10の比誘電率は5.0以上が望ましく、低誘電体層11の比誘電率は4.0以下が望ましい。
また、高誘電体層10と低誘電体層11の差が0.5以上が望ましい。
高誘電体材料としては、ガラスPPO樹脂系、ガラスフッ素樹脂系が望ましい。
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスPPO樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
一方、信号ライン4周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
図4(b)に本発明を適用した第二の実施例を示す。
第二の実施例は、第二の実施例と同様、2層の導体層と1層の誘電体層からなる。
同図において、第一の実施例と異なる点は、第一の導体層にグランドライン9を有し、グランドライン9と第二の導体層3で高誘電体層を挟持している点である。図では記していないが、グランドライン9と第二の導体層3とは、スルーホールで接続されている。
誘電体層10と誘電体層11の誘電率εd1およびεd2は、
εd1>εd2
となっており、電源ライン2と第二の導体層3、グランドライン9と第二の導体層3が高誘電体層11を、信号ライン4と第二の導体層3が低誘電体層11を挟持する構成をとっている。
εd1>εd2
となっており、電源ライン2と第二の導体層3、グランドライン9と第二の導体層3が高誘電体層11を、信号ライン4と第二の導体層3が低誘電体層11を挟持する構成をとっている。
ここで、高誘電体層10の比誘電率は5.0以上が望ましく、低誘電体層11の比誘電率は4.0以下が望ましい。
また、高誘電体層10と低誘電体層11の差が0.5以上が望ましい。
高誘電体材料としては、ガラスPPO樹脂系、ガラスフッ素樹脂系が望ましい。
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスPPO樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
また、信号ライン4の両側に、グランドライン9を配することで、第二の導体層が分割されている場合においても、信号ラインのリターン電流は信号ライン近傍を流れることができ、ノイズが発生しにくい構造となっている。
一方、信号ライン4周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
図4(c)に本発明を適用した第三の実施例を示す。
第三の実施例は、4層の導体層と3層の誘電体層から構成され、2つの電源を有する場合について示している。
同図において、3aは第一の導体層に形成されているグランド層、2aは第二の導体層に形成されている、第一の電源ライン、4は第二の導体層に形成されている、信号ライン、2bは第三の導体層に形成されている、第二の電源ライン、3bは第三の導体層に形成されているグランドライン、3cは第四の導体層に形成されているグランド層、10はグランド層3aと電源ライン2a、電源ライン2aと電源ライン2b、電源ライン2bおよびグランドライン3bとグランド層3cで挟持している誘電層εd1、11はグランド層3aと信号ライン4、信号ライン4とグランドライン3bで挟持している誘電層εd2、を示している。
また、図では記していないが、グランド層3aおよび3cと、グランドライン3bとは、スルーホールで接続されている。
誘電体層10と誘電体層11の誘電率εd1およびεd2は、
εd1>εd2
となっており、電源ライン2a,2b、グランドライン3b、およびグランド層3a,3cが、高誘電体層10を、信号ライン4と、グランド層3aおよびグランドライン3bが、低誘電体層11を挟持する構成をとっている。
εd1>εd2
となっており、電源ライン2a,2b、グランドライン3b、およびグランド層3a,3cが、高誘電体層10を、信号ライン4と、グランド層3aおよびグランドライン3bが、低誘電体層11を挟持する構成をとっている。
ここで、高誘電体層10の比誘電率は5.0以上が好ましく、低誘電体層11の比誘電率は4.0以下が望ましい。
また、高誘電体層10と低誘電体層11の差が0.5以上が望ましい。
高誘電体材料としては、ガラスPPO樹脂系、ガラスフッ素樹脂系が望ましい。
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスPPO樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
一方、信号ライン4周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に対応可能な伝送系を形成することができる。
図4(d)に本発明を適用した第四の実施例を示す。
第四の実施例は、4層の導体層と3層の誘電体層から構成され、2つの電源を有する場合について示している。
同図において、第三の実施例と異なる点は、第二の導体層にグランドライン9を有し、グランドライン9とグランド層3a,3cで高誘電体層を挟持している点である。
また、図では記していないが、グランド層3aおよび3cと、グランドライン3bおよび9とはスルーホールで接続されている。
信号ライン4は低誘電体層で覆われ、それ以外の各電源間を高誘電体で満たされた構造を取っている。
ここで、高誘電体層10の比誘電率は5.0以上が望ましく、低誘電体層11の比誘電率は4.0以下が望ましい。
また、高誘電体層10と低誘電体層11の差が0.5以上が望ましい。
高誘電体材料としては、ガラスPPO樹脂系、ガラスフッ素樹脂系が望ましい。
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスPPO樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
本構成により、電源・グランド間に高誘電体を配することで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
また、信号ライン4の両側に、グランドライン9を配することで、第二の導体層が分割されている場合においても、信号ラインのリターン電流は信号ライン近傍を流れることができ、ノイズが発生しにくい構造となっている。
一方、信号ライン4周辺に低誘電体を配することで、信号ラインの伝播速度の向上を図ることができ、ロジック信号の高速化に際しても、対応可能な伝送系を形成することができる。
図4(e)に本発明を適用した第五の実施例を示す。
第五の実施例は、プリント基板の絶縁層が、同一層において異なる誘電率を有する絶縁体で構成され、かつ一つまたは複数の絶縁層の層厚が異なることを特徴としている。
図4(e)において、他の実施例と異なる点は、電源ライン2b−グランド層3c、およびグランドライン3b−グランド層3cの絶縁層の層厚をできる限り薄くし、信号ライン2b−グランド層3a間、信号ライン2b−グランドライン3b間の絶縁層の層厚を、信号ライン2bの特性インピーダンスが適切な値を示すように設定している点にある。
電源ライン2b−グランド層3c、およびグランドライン3b−グランド層3c間のデカップリングは、絶縁層の誘電率に比例し、絶縁層の層厚に反比例する。したがって、絶縁層の誘電率を大きくし、かつ電源−グランド間を狭くすることで、効率的にデカップリング強化が図ることができる。ここで絶縁層厚は0.2mm以下が望ましい。
一方、信号ライン−電源間の絶縁層の層厚を可変することによって伝送速度は変化しない。また層厚を可変することで、信号ライン4の特性インピーダンスは変化する。本実施例では、このことを利用して、伝送系のインピーダンスマッチング、例えば、コネクタやケーブルとのインピーダンスマッチングを図るための絶縁層厚を設定している。
例えば、信号ライン2bのライン幅Wが0.1mm、信号ライン2bを構成している導体層厚Dが12μm、信号ライン2b周辺の絶縁層の比誘電率εrdが4とした場合、特性インピーダンスを80Ωとするには、信号ライン2b−グランド層3a間、信号ライン2b−グランドライン3b間の層厚を、それぞれ0.35mm程度に設定すればよい。
ここで、高誘電体層10の比誘電率は5.0以上が望ましく、低誘電体層11の比誘電率は4.0以下が望ましい。
また、高誘電体層10と低誘電体層11の差が0.5以上が望ましい。
高誘電体材料としては、ガラスPPO樹脂系、ガラスフッ素樹脂系が望ましい。
低誘電体材料としては、ガラスエポキシ樹脂系、ガラスPPO樹脂系、ガラスフッ素樹脂系、ポリイミド系が望ましい。
本構成により、電源・グランド間に高誘電体を配し、かつ絶縁層厚を薄くすることで、電源・グランド間のデカップリングが強化され、ノイズに対して有効な電源系を形成することができる。
また、本構成により、信号ライン4周辺に低誘電体を配し、かつ信号ライン4−電源間の絶縁層の層厚を適切に選ぶことで、伝送速度を低下させることなく伝送系全体でのインピーダンスマッチングが可能になる。これによって、ロジック信号の高速化に対応し、かつ反射等によるノイズの少ない伝送系を形成することができる。
以上、本発明の実施例を説明したが、いずれの場合においても誘電体の誘電率とその層厚、および導体層の形成を制御することで、所望の電源間のデカップリングおよび信号ラインの伝送特性(インピーダンス特性や伝播速度など)を得ることができる。
また、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で適用可能である。たとえば上記実施例では、導体層が2層および4層の場合について説明したが、それ以上の層構成でも適用可能であることはいうまでもない。
1 典型的なロジック回路の伝送系
2 電源層
3 グランド層およびグランドライン
4 信号ライン
5 ドライバ
6 レシーバ
7 誘電層
8 信号ラインのインダクタンス
9 グランド層の分割ライン
10 高誘電率の誘電層
11 低誘電率の誘電層
2 電源層
3 グランド層およびグランドライン
4 信号ライン
5 ドライバ
6 レシーバ
7 誘電層
8 信号ラインのインダクタンス
9 グランド層の分割ライン
10 高誘電率の誘電層
11 低誘電率の誘電層
Claims (5)
- 電気回路を構成するための複数の導体層と、前記複数の導体層を互いに絶縁するために設けられた、一つもしくは複数の絶縁層を有するプリント基板において、
一つまたは複数の絶縁層が、同一層において異なる誘電率を有する絶縁体にて構成することを特徴とするプリント基板。 - 前記絶縁層において、一つまたは複数の絶縁層の絶縁層厚が異なることを特徴とするプリント基板。
- 前記絶縁層において、前記絶縁層を構成する絶縁体の比誘電率の差が0.05以上であることを特徴とするプリント基板。
- 前記導体層に形成される信号ライン周辺の絶縁層の比誘電率が4.0以下であることを特徴とするプリント基板。
- 前記導体層に形成される電源層および電源ラインにおいて、電源層および電源ライン間の絶縁層の比誘電率が5.0以上であることを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111758A JP2005294777A (ja) | 2004-04-06 | 2004-04-06 | プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111758A JP2005294777A (ja) | 2004-04-06 | 2004-04-06 | プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294777A true JP2005294777A (ja) | 2005-10-20 |
Family
ID=35327328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004111758A Withdrawn JP2005294777A (ja) | 2004-04-06 | 2004-04-06 | プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005294777A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081340A (ja) * | 2008-09-26 | 2010-04-08 | Denso Corp | 差動通信装置 |
JP2021060250A (ja) * | 2019-10-04 | 2021-04-15 | 株式会社不二工機 | 圧力センサ |
-
2004
- 2004-04-06 JP JP2004111758A patent/JP2005294777A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081340A (ja) * | 2008-09-26 | 2010-04-08 | Denso Corp | 差動通信装置 |
JP4623190B2 (ja) * | 2008-09-26 | 2011-02-02 | 株式会社デンソー | 差動通信装置 |
JP2021060250A (ja) * | 2019-10-04 | 2021-04-15 | 株式会社不二工機 | 圧力センサ |
JP7325099B2 (ja) | 2019-10-04 | 2023-08-14 | 株式会社不二工機 | 圧力センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7149092B2 (en) | Printed circuit board | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
JP2010506380A (ja) | 多層基板 | |
JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
JP2009054876A (ja) | プリント配線板 | |
JP2001127387A (ja) | プリント配線基板 | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US20050006137A1 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
JP2009060150A (ja) | 差動平衡信号伝送基板 | |
JPH11340630A (ja) | プリント配線基板 | |
JP4509954B2 (ja) | 配線基板 | |
JP2009252919A (ja) | プリント配線基板 | |
JP2007189042A (ja) | 半導体装置 | |
JP2005294777A (ja) | プリント基板 | |
JP4259673B2 (ja) | 回路基板及びその製造方法 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
JP2008166357A (ja) | プリント配線基板 | |
US9526165B2 (en) | Multilayer circuit substrate | |
US7816768B2 (en) | Semiconductor device including ground and power-supply planes and a dielectric layer between the ground and power-supply planes | |
JP2004304134A (ja) | 配線基板及びその製造方法 | |
JP2005175189A (ja) | プリント配線基板 | |
JPH11340629A (ja) | 積層構造のプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |