JP2005175189A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2005175189A
JP2005175189A JP2003412957A JP2003412957A JP2005175189A JP 2005175189 A JP2005175189 A JP 2005175189A JP 2003412957 A JP2003412957 A JP 2003412957A JP 2003412957 A JP2003412957 A JP 2003412957A JP 2005175189 A JP2005175189 A JP 2005175189A
Authority
JP
Japan
Prior art keywords
layer
signal
ground layer
power supply
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003412957A
Other languages
English (en)
Other versions
JP4385753B2 (ja
Inventor
Daisuke Iguchi
大介 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2003412957A priority Critical patent/JP4385753B2/ja
Publication of JP2005175189A publication Critical patent/JP2005175189A/ja
Application granted granted Critical
Publication of JP4385753B2 publication Critical patent/JP4385753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 電磁波放射を抑制し、GHzオーダーの信号を駆動する基板への適用を、低コスト且つ一般的なプリント基板の構造に対して若干の変更によって可能とするプリント配線基板を提供する。
【解決手段】 プリント配線基板10は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が積層されてなり、信号配線102、104を接続するスルーホール100が設けられている。第1のグランド層14には電源線26が、第2のグランド層16には電源線30が設けられ、電源線26、30の周囲には、誘電部材110、111が各々充填されている。第1のグランド層14、導電層15、第2のグランド層16で構成されるグランド層17にはスルーホール106が設けられ、スルーホール100とスルーホール106との間には、誘電部材112が充填されている。
【選択図】 図1

Description

本発明は、プリント配線基板に係り、より詳しくは、パーソナルコンピューターや複写機、プリンタ、ファクシミリ等の電子機器に用いられるプリント配線基板に関する。
上記のような電子機器に用いられるプリント配線基板上におけるディジタル信号の伝送には、2値パルスの基本波の周波数に対して通常5倍以上の高調波成分まで十分に伝送できる必要がある。すなわち、ベースクロックが数百MHz以上の高速なディジタル信号を伝送するには、GHzオーダーの高調波成分を考慮しなければならない。
プリント基板上におけるGHzオーダーの信号伝送の阻害要因としては、誘電損失及び表皮効果によるものがあることが知られている。さらに、多層基板において異なる複数の層間を接続するためのビアホールを介して信号が複数の層を通過するときの損失も無視できない。
本発明者らの解析によれば、例えば2つの信号配線層の間に挟まれた電源層、グランド層などの複数の層をビアホールを介して信号が通過するときの減衰が特に著しい。これは以下の理由による。すなわち、プリント配線基板の信号の伝達では、信号配線を流れる信号電流の鏡像電流が、その信号配線層に隣接する電源層、グランド層などの参照面に見かけ上対称的に流れ、実際は信号電流と鏡像電流との間の電気力線の広がりに従って、参照面上にリターン電流が分布して流れる。そして、プリント配線基板の両面に配線された信号配線がビアホールによって複数の参照面を貫通するように接続された場合、リターン電流がこれらの参照面をまたがって流れることができない場合に信号電流が阻害され、減衰するのである。また、リターン電流が参照面を貫通して流れることができない場合、リターン電流が不完全になることにより遠方電磁界がキャンセルされないため、コモンモード放射が生じることが本発明者らの解析により明らかとなっている。なお、2つの参照面の間の結合が小さいほど信号の減衰は大きくなる。すなわち、2つの参照面の間隔が大きいほど信号の損失は大きくなる。
特許文献1には、電源層を主電源面とサブ電源面とに分割することで信号配線に流れる電流のリターン電流路が遮断されることに対して、対向する電源層とグランド層とをコンデンサにより接続し、高周波のリターン電流をグランド層へバイパスさせる技術が開示されている。
しかしながら、特許文献1に記載された技術では、同一層に配置された主電源面及びサブ電源面を2個のコンデンサを用いて高周波的に接続することによりリターン電流をバイパスさせるため、コンデンサ自体が持つインダクタンス成分に加えて、コンデンサを電源層とグランド層との間で接続するためのビアホールや該ビアホールと配線を接続するためのパッドが持つインダクタンス成分がリターン電流路に直列に挿入されるため、例えば1GHz以上の高周波領域においては十分に低いインダクタンスとすることができない。従って、インダクタンス成分が支配的になることにより、1GHz以上の周波数成分の信号をバイパスすることができない、という問題があった。
発明者らによる特許文献2では、不要電磁波輻射を低減し、かつリターン電流が阻害されるのを防ぐことができるプリント配線基板を提案している。具体的には、信号配線を配線するための信号配線層、導電体によるグランド領域を有すると共に、少なくとも一方に電源配線を有する2つのグランド層を含むプリント配線基板において、2つのグランド層のグランド領域間が複数の導電性の層間接続手段で接続されたものである。
また、非特許文献1には、CPU、ブリッジ、DDRメモリ等を含む領域について部分的に特許文献2に記載されたプリント配線基板と同様の構造、すなわちビアホールで密結合した2つのグランド面をもつ構造が記載されている。
このようなプリント配線基板では、信号伝達用のビアホールの近傍に、2つのグランド層の間を結ぶビアホールを配置するので、一般の多層プリント配線基板で問題となっている電源面とグランド面との間の共振による放射を抑え、低電磁波放射とすることができると同時に、2つのグランド層の間を接続するビアホールによってリターン電流の経路が確保されるため、高速伝送に適している。
しかしながら、詳細は後述するが、このようなプリント配線基板においてもGHzオーダーにおける電磁波放射の抑制及び高速伝送の効果は限定的となる。
従来から問題となっている情報機器等の各種の電子機器から放射される電磁ノイズは、主にプリント配線基板上のクロック信号や、該クロック信号に同期したデジタル信号の信号線に起因するものと考えられており、このためプリント配線基板上の信号線や該信号線に接続されたワイヤーハーネス等に対して、様々な電磁放射防止対策が採られてきた。
例えば、信号出力線にダンピング抵抗又はフィルタを付加して出力信号の立ち上がり及び立ち下がりをなまらせたり、信号線の近傍にグランド電位とされたガードパターンを配置して帰還電流ループを小さくする等の対策が広く一般に行われている。
また、プリント配線基板において観測される電磁波には、信号線上の電流分布から予測されるものとは周波数分布が異なり、しかも信号線の性質とは無関係に特定の周波数で鋭いピークを有するものがある。この電磁波発生の主な要因は、特許文献3にも記載されているように、プリント配線基板の信号線ではなく電源系にあり、対向する電源層及びグランド層において発生する電気的共振にあることが知られている。
これに対して、特許文献3には、プリント配線基板の端部における共振電流の反射率を低下させるため、プリント配線基板の端部に複数の第1のコンデンサを配置すると共に、この第1のコンデンサとプリント配線基板上に実装されたIC等の能動素子との間に流れるループ電流を抑制するための第2のコンデンサを能動素子の電源端子に、又はその近傍の電源層とグランド層との間に接続する技術が開示されている。
しかしながら、特許文献3に記載された技術では、コンデンサ自体及びコンデンサの実装によるインダクタンスがあるため、例えば周波数が約1GHzを越えるような高周波の共振電流に対しては効果がなく、また、低い周波数帯においても共振電流を完全になくすことはできず、プリント配線基板の端部から放射される電磁波を完全に抑制することができない、という問題があった。
また、特許文献4には、プリント配線基板の配線密度を向上させるために、ビアホールを二重構造にする、すなわち同軸構造にすることにより、ビアホールの径を極力小さくしつつ複数の配線を層間接続する技術が開示されている。具体的には、例えばメカニカル・ドリルにより外側スルーホールを穿設し、これにメッキ層を形成して樹脂充填体を充填し、配線層を形成し、絶縁樹脂層をラミネートし、フォトリソグラフィー技術によりビアホールを形成し、樹脂充填体を熱硬化した後、サイクルパルス法によりレーザパルスを照射して、絶縁樹脂層及び樹脂充填体を貫通させて内側スルーホールを形成する。
しかしながら、特許文献4に記載された技術では、信号配線同士を2重構造化するため、むしろクロストークが増大したり、インピーダンスが不安定化したりするなどの悪影響がでる場合がある、という問題があった。
前述したように、GHzオーダーで高速に信号を伝送する場合、ビアホールを介して信号が複数の層を通過するときの損失が無視できない。また、リターン電流が途切れることによるコモンモード放射の影響も大きい。本発明者らは、2つの参照面の距離が900μmの場合において、2つのビアホールを往復する信号の減衰を解析した。その結果、周波数が2GHzの信号成分で2.5dB減衰することが見込まれることが明らかとなり、GHzオーダーの伝送では実用にならないことが判った。信号配線層の間に2つのグランド層が挟まれた構造のプリント配線基板では、信号用のビアホールの近傍に複数のグランド層を接続する接続用のビアホールを設け、リターン電流が複数のグランド層を貫通して流れるようにすることである程度改善することができる。しかしながら、信号用のビアホールの近傍、例えば1.5mmの距離に接続用のビアホールを設けた場合でも、GHzオーダーではリターン電流が回り込まず、改善効果は小さい。
特許文献1に記載されているように、電源層及びグランド層を内層として備えた構造のプリント配線基板では、コンデンサによりリターン電流のバイパスが行われるが、コンデンサ自体及びコンデンサを接続するビアホールのインダクタンスにより、1GHzを超える周波数成分のバイパス効果は著しく制限される。
また、非特許文献1に記載された4層基板では、配線を低インピーダンス化して高速化するため、コア厚を1.2mmとしている。信号の減衰は、信号が貫通して流れる2つの層の層間距離に依存するため、上記4層基板では、信号が複数の層を貫通して流れることによる信号品質劣化及びコモンモード放射増大の影響はさらに大きいと思われる。
ところで、近年アルミ等の金属をベースとするプリント基板が実用化されているが、熱伝導性で実装部品や基板自体の温度上昇を防止し、かつベース自体の電磁シールド性で電磁波障害を防止しようというものである。
また、非特許文献2に示されるように、プリント基板上で高速な信号駆動を行うには、デバイスと接続する電源のグランドに対するインピーダンスが十分低く、駆動される配線のインピーダンスと整合することが望ましいことが近年知られている。
特開平11−233951号公報 特開2003−163467号公報 特許第3036629号公報 特開2001−203458号公報 インテル社、「Intel Pentium(R) 4 Processor in 478-Pin Package and Intel 845 Chipset Platform for DDR - Design Guide」 電子情報通信学会、「高速信号で電源用バイパスキャパシタに代わる伝送線路型電源の検討」、電子情報通信学会2003年度大会論文集12C−07、p85−86
しかしながら、従来の電源層とグランド層を有する基板においては、電源インピーダンスを制御することは困難であり、高速な信号駆動を行うのは困難である。
本発明は、上記問題を解決すべく成されたものであり、電源層及びグランド層に起因する電磁波放射を抑制し、ベースクロックが1GHz以上の高速動作する回路基板への適用を、低コスト且つ一般的なプリント基板の構造に対して若干の変更によって可能とするプリント配線基板を提供することを目的とする。
上記目的を達成するために、請求項1記載の発明は、配線層、第1のグランド層及び第2のグランド層が積層されたプリント配線基板において、前記第1のグランド層及び前記第2のグランド層の少なくとも一方に設けられた電源配線と、前記配線層に接続され、前記第1のグランド層及び前記第2のグランド層を貫通する導電性の層間接続手段と、前記第1のグランド層と前記第2のグランド層との間に設けられ、前記第1のグランド層と前記第2のグランド層とを導電接続する導電領域を、少なくとも前記電源配線の周囲及び前記層間接続手段の周囲に備えた導電層と、前記電源配線の周囲に設けられ、前記電源配線と前記導電領域とを絶縁する第1の誘電部材と、前記層間接続手段の周囲に設けられ、前記層間接続手段と前記層間接続手段の周囲に設けられた導電領域とを絶縁する第2の誘電部材と、を備えたことを特徴とする。
この発明によれば、2つのグランド層の間に、これらを導電接続する導電領域を、少なくともグランド層に設けられた電源配線の周囲及び層間接続手段の周囲に備えた導電層を備えると共に、電源配線の周囲及び層間接続手段の周囲には誘電部材が設けられている。
このように、二つのグランド層が導電層によって導通するように構成されているため、リターン電流が途切れるのを防ぐことができ、GHzオーダーの信号でも信号が減衰するのを防ぐことができると共に、コモンモード電流による電磁波放射が発生するのを抑制することができる。これにより信号の高速駆動が可能となる。
また、電源配線とグランド層との間に誘電部材が設けられ、この誘電部材によって電源配線とグランド層とを絶縁する構成にしているため、誘電部材を介してグランドに対して低インピーダンスの電源、すなわち、信号の高速駆動を可能とする電源を得ることができる。また、電源配線をグランド電位に対して強く容量結合させることができるため、例えば信号配線がこの配線層と隣接するグランド層の電源配線をまたぐように存在する場合において、その信号配線にGHzオーダーの高周波信号が流れる場合でも、その信号に対するリターン電流が途切れることがなく、信号伝送特性を向上させることができる。
なお、請求項2に記載したように、前記導電領域が、前記導電層全体に亘って設けられた構成としすることができる。この場合、第1のグランド層と第2のグランド層とを良好に導電接続することができる。また、誘電体層を加工して導電物質の領域を多数作る必要がなく加工性も向上する。
また、請求項3に記載したように、前記第1のグランド層、前記導電層、及び前記第2のグランド層が、単一の導電性部材で一体化されて構成されるようにしてもよい。これにより、プリント配線基板の構造を簡略化することができると共に、低コストで作製することができる。
請求項4記載の発明は、前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記層間接続手段の外径及び前記層間接続手段の周囲の前記導電領域の内径の少なくとも一方が調整されていることを特徴とする。
この発明によれば、層間接続手段の外径及び層間接続手段の周囲の導電領域の内径の少なくとも一方を調整することにより、層間接続手段及び層間接続手段の周囲の導電領域に関する特性インピーダンスと配線層の配線に関する特性インピーダンスを略同一とする。これにより、信号の反射等による信号品質の劣化や定在波の発生による電磁波放射の発生等を抑えることができる。
請求項5記載の発明は、前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記第2の誘電部材の誘電率が調整されていることを特徴とする。
この発明によれば、第2の誘電部材の誘電率を調整することにより、層間接続手段の外径及び層間接続手段の周囲の導電領域の内径の少なくとも一方を調整するのと同様に、層間接続手段及び層間接続手段の周囲の導電領域に関する特性インピーダンスと配線層の配線に関する特性インピーダンスを略同一とすることができる。これにより、信号の反射等による信号品質の劣化や定在波の発生による電磁波放射の発生等を抑えることができる。
以上説明したように、本発明によれば、電源層及びグランド層に起因する電磁波放射を抑制し、ベースクロックが1GHz以上の高速動作する回路基板への適用を、低コスト且つ一般的なプリント基板の構造に対して若干の変更によって可能とすることができる、という効果を有する。
(第1実施形態)
以下、本発明の第1実施形態について説明する。
図1(A)には、本実施形態に係るプリント配線基板10の概略断面図が示されている。図1(A)に示すように、プリント配線基板10は、第1の信号配線層12、第1のグランド層14、導電層15、第2のグランド層16、第2の信号配線層18が積層された多層基板となっている。第1の信号配線層12と第1のグランド層との間及び第2のグランド層16と第2の信号配線層18との間は絶縁材20により絶縁されている。
図1(B)には、プリント配線基板10を第1のグランド層14側から見た平面図を示した。なお、同図においては、便宜上絶縁材20を透過させた状態として示している。また、図1(A)は、図1(B)のA−A断面図である。
図1(A)、(B)に示すように、プリント配線基板10には、この基板を貫通する円柱状の導電性のスルーホール100が設けられている。また、第1の信号配線層12には、導電性の第1の信号配線102が、第2の信号配線層18には、導電性の第2の信号配線104が形成されており、信号配線102と信号配線104とはスルーホール100を介して接続(導通)されている。
導電性の第1のグランド層14と第2のグランド層16とは、導電性の導電層15を挟んで対向して配置された構造となっている。従って、第1のグランド層14と第2のグランド層16とは略同電位(グランド電位)となる。これにより、第1のグランド層14、導電層15、及び第2のグランド層16によってグランド層17が構成される。
導電層15は、例えば金属微粒子を拡散したフィラー系導電性樹脂やアルミ等の金属材料等で構成することができる。なお、これらの材料に限らず、導電性を有するものであれば他の材料で構成されていてもよい。
第1のグランド層14には、電源線26が設けられている。この電源線26は、例えば図示しないスルーホール等を介して第1の信号配線層12上に設けられた図示しない電源配線に接続される。そして、この電源配線に供給された電源が、基板上に搭載されたIC等の各種部品に供給される。
電源線26の周囲には、誘電部材110が充填されている。この誘電部材110により、電源線26と、第1のグランド層14及び導電層15とが絶縁される。
同様に、第2のグランド層16には、電源線30が設けられており、電源線30の周囲には、誘電部材111が設けられている。この誘電部材111により、電源線30と、第2のグランド層16及び導電層15とが絶縁される。
また、第1のグランド層14、導電層15、及び第2のグランド層16で構成されるグランド層17には、図1(B)に示すように、内径r2の円柱状のスルーホール106が設けられており、スルーホール106の内径r2は、スルーホール100の外径r1よりも大きくなっている。すなわち、スルーホール100は、グランド層17に囲まれており、これにより基板を貫通する同軸構造の伝送路が構成される。また、スルーホール100とスルーホール106との間には、誘電部材112が充填されている。これにより、スルーホール100とグランド層17とが絶縁される。
誘電部材110、11、112としては、例えば一般のガラスエポキシ、高速用ガラスセラミック、超高速誘電率材であるガラスクロス基材等を用いることができる。
図7には、従来におけるプリント配線基板200を示した。図7に示すように、第1のグランド層202と第2のグランド層204とが接続されない場合において、信号配線206を流れる信号が第1のスルーホール208により第1のグランド層202及び第2のグランド層204をまたがって信号配線210側に流れる場合、リターン電流が途切れる。これにより、特にGHzオーダーでの信号伝送特性が悪化し、第1のグランド層202及び第2のグランド層204をまたがって信号が流れることで信号が減衰してしまうと共に、リターン電流が途切れることによって誘起されるコモンモード電流による電磁波放射が発生する。
これに対し、本実施形態に係るプリント配線基板10では、第1のグランド層14と第2のグランド層16との間に導電層15が設けられ、第1のグランド層14と第2のグランド層16とが導通するように構成されているため、リターン電流が途切れるのを防ぐことができ、GHzオーダーの信号でも信号が減衰するのを防ぐことができると共に、コモンモード電流による電磁波放射が発生するのを抑制することができる。これにより信号の高速駆動が可能となる。
また、電源線26と第1のグランド層14との間に誘電部材110が設けられ、この誘電部材110によって電源線26と第1のグランド層14とを絶縁する構成にしているため、誘電部材110を介してグランドに対して低インピーダンスの電源、すなわち、信号の高速駆動を可能とする電源を得ることができる。また、電源線26は、グランド電位に対して強く容量結合することとなるため、電源線26をまたぐような信号配線が第1の信号配線層12上に存在する場合において、その信号配線にGHzオーダーの高周波信号が流れる場合でも、その信号に対するリターン電流が途切れることがなく、信号伝送特性を向上させることができる。なお、電源線30と第2のグランド層16との間にも誘電部材111が設けられているが、これについても上記と同様である。
ところで、スルーホール100の外径r1及びスルーホール106の内径r2を変化させることにより、スルーホール100及びグランド電位となるスルーホール106から成る同軸構造の伝送路に関する特性インピーダンスZを制御することができる。特性インピーダンスZは、次式で表される。
Figure 2005175189
ここで、μはスルーホール100とスルーホール106との間の誘電部材112の透磁率、εはスルーホール100とスルーホール106との間の誘電部材112の誘電率である。
すなわち、透磁率μ、誘電率εが一定である場合、スルーホール100及びスルーホール106に関する特性インピーダンスは、スルーホール100の外径r1及びスルーホール106の内径r2に依存する。
従って、スルーホール100及びスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するように、スルーホール100の外径r1及びスルーホール106の内径r2を設定することが好ましい。(1)式から明らかなように、特性インピーダンスZを上げたい場合には、スルーホール100の外径r1を小さくするかスルーホール106の内径r2を大きくすればよく、特性インピーダンスZを下げたい場合には、スルーホール100の外径r1を大きくするかスルーホール106の内径r2を小さくすればよい。このように、スルーホール100の外径r1及びスルーホール106の内径r2の少なくとも一方を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。
また、透磁率μ、スルーホール100の外径r1、及びスルーホール106の内径r2が一定である場合、スルーホール100及びスルーホール106に関する特性インピーダンスは、誘電率εに依存する。
従って、スルーホール100及びスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するような誘電率の誘電部材112を用いてもよい。例えば、誘電率を低くすることにより、スルーホール100の外径r1を小さくするかスルーホール106の内径r2を大きくするのと同様に特性インピーダンスZを上げることができ、誘電率を高くすることにより、スルーホール100の外径r1を大きくするかスルーホール106の内径r2を小さくするのと同様に特性インピーダンスZを下げることができる。このように、スルーホール100とスルーホール106との間の誘電部材112の誘電率を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。
プリント配線基板10の製造方法としては、まず、導電層15に、誘電部材110を充填するための凹部をエッチングや切削等の公知の手法を用いて形成し、誘電部材110を充填する。誘電部材110の形成には、熱的手段、化学的手段、機械的手段の何れの方法を用いてもよい。ここで、熱的手段とは、例えば導電層15に熱硬化性の導電性樹脂を用いた場合に、充填された誘電部材110に熱を供給して熱硬化させる手段であり、化学的手段とは、誘電部材110を化学反応により硬化させる手段であり、機械的手段とは、例えば固体の誘電部材110を用いた場合に、導電層15に形成した凹部に誘電部材110を嵌め合わせる手段等をいう。なお、誘電部材111についても同様である。
誘電部材110、111を導電層15に形成した後、従来の一般的なプリント配線基板の製造方法と同様に、2つの第1のグランド層14及び第2のグランド層16を形成する金属を導電層15の両側に形成し、エッチング等の手段によって不要部分の金属を除去し、電源線26、30を形成する。
スルーホール100、106の形成には、例えば前記特許文献4に記載された方法を用いることが可能である。また、この方法に限らず、グランド層17を形成した後、ドリル、レーザー等の切削手段で第1の貫通穴を形成し、前記第1の貫通穴にメッキを施してスルーホール106を形成し、このスルーホール106に誘電部材112を充填した後、第1のグランド層14に第1のプリプレグ層及び第1の信号配線層12、第2のグランド層16に第2のプリプレグ層及び第2の信号配線層18を積層し、誘電部材112が充填された領域に前記切削手段で第2の貫通穴を形成し、前記第2の貫通穴にメッキを施してスルーホール100を形成し、このスルーホール100と接続されるように第1の信号配線層12上に第1の信号配線102を、第2の信号配線層18上に第2の信号配線104を形成することによりプリント配線基板10を作製することができる。
このように、従来の多層プリント配線基板とほとんど変わらないプロセスにより、大きなコストアップを伴うことなくプリント配線基板10を作製することができる。
また、本発明は、例えば特許文献2及び非特許文献1に記載されたようなプリント配線基板にも適用可能であるが、特許文献2に記載されてたプリント配線基板のように2つのグランド層を接続する多数のビアホールは必要ない。
図2には、本発明を適用したプリント配線基板の具体例を示した。図2(A)に示すように、プリント配線基板160は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が絶縁材20を介して積層された多層構造の4層基板となっている。
図2(B)には、第1のグランド層14の平面図が示されている。なお、図2(A)は、図2(B)のA−A断面図である。
図2(A)、(B)に示すように、第1のグランド層14と第2のグランド層16との間には、導電層15が設けられている。これにより、第1のグランド層14と第2のグランド層16とを略同電位とすることができる。
また、図2(A),(B)に示すように、第1のグランド層14には、グランドパターン24及び線状の電源線26が分離独立して形成されている。第2のグランド層16には、グランドパターン28及び線状の電源線30が分離独立して形成されている。
また、電源線26及び電源線30は、基板端部からグランドパターン24を挟んで内側に形成されている。
電源線26と、グランドパターン24及び導電層15との間には、誘電部材110が設けられており、電源線30と、グランドパターン28及び導電層15との間には、誘電部材111が設けられている。
電源線26と電源線30とは、ビアホール32により層間接続されている。電源線26には、例えば第1の信号配線層12上に実装される直流電圧電源34のプラス端子がビアホール35を介して接続される。直流電圧電源34のマイナス端子は、ビアホール37を介してグランドパターン24に接続される。これにより、電源線26及び電源線30には、直流電圧電源34から所定の直流電圧Vccが印加される。
また、第1の信号配線層12には、動作周波数や信号周波数が高周波(例えば数GHz)であるIC(例えばデジタルIC)36、38、40,42が実装されている。IC36の電源端子36Vは、接続パターン44、ビアホール46を介して電源線26と接続されており、IC36のグランド端子36Gは、ビアホール48を介して第1のグランド層14と接続されている。これにより、電源端子36Vに、電源線26から直流電圧Vccが供給され、IC36が動作可能となる。
IC38の電源端子38Vは、接続パターン50、ビアホール52を介して電源線30と接続されており、IC38のグランド端子38Gは、ビアホール54を介して第1のグランド層14と接続されている。これにより、電源端子38Vに、電源線30から直流電圧Vccが供給され、IC38が動作可能となる。
IC40の電源端子40Vは、接続パターン56、ビアホール58を介して電源線26と接続されており、IC40のグランド端子40Gは、ビアホール60を介して第1のグランド層14と接続されている。これにより、電源端子40Vに、電源線26から直流電圧Vccが供給され、IC40が動作可能となる。
IC42の電源端子42Vは、接続パターン62、ビアホール64を介して電源線30と接続されており、IC42のグランド端子42Gは、ビアホール66を介して第1のグランド層14と接続されている。これにより、電源端子42Vに、電源線30から直流電圧Vccが供給され、IC42が動作可能となる。
また、IC36の信号端子36S1は、スルーホール100Aを介して第2の信号配線層18に形成された線状の信号配線70の一端と接続されている。信号配線70の他端は、スルーホール72を介してIC38の信号端子38S1と接続されている。
スルーホール100Aは、グランド層17に形成された円柱状のスルーホール106Aにより覆われると共に、スルーホール100Aとスルーホール106Aとの間には、誘電部材112Aが充填されている。同様に、スルーホール100Bは、グランド層17に形成された円柱状のスルーホール106Bにより覆われると共に、スルーホール100Bとスルーホール106Bとの間には、誘電部材112Bが充填されている。このため、例えばIC36の信号端子36S1から、スルーホール100A、信号配線70、スルーホール100Bを経由してIC38の信号端子38S1に出力される場合のように、複数の層をまたがって信号が流れる場合でも、信号品質が劣化するのを抑えることができると共に、電磁波放射を抑制することができる。
IC36の信号端子36S2は、スルーホール74を介して第2の信号配線層18に形成された線状の信号配線76の一端と接続されている。信号配線76の他端は、スルーホール78を介してIC38の信号端子38S2と接続されている。これにより、IC36とIC38との間で信号の授受が可能となる。
さらに、IC40の信号端子40S1は、信号配線80によりIC42の信号端子42S1と接続されており、IC40の信号端子40S2は、信号配線82によりIC42の信号端子42S2と接続されている。これにより、IC40とIC42との間で信号の授受が可能となる。
このように、プリント配線基板10は、第1のグランド層14及び第2のグランド層16と対向する電源層が存在せず、第1のグランド層14に電源線26が、第2のグランド層16に電源線30が形成されているため、電源層とグランド層との間の共振による電磁波放射が生じることがなく、また、内層に電源線を設けているため、信号配線層の実装密度を高めることができる。さらに、電源線26と、グランドパターン24及び導電層15との間には、誘電部材110が設けられており、電源線30と、グランドパターン28及び導電層15との間には、誘電部材111が設けられているため、グランドに対して低インピーダンスの電源を得ることができ、信号の高速駆動が可能となる。また、電源線とグランドパターンとが強く容量結合することにより、信号配線を流れる信号電流が高周波であっても、そのリターン電流が途切れることがなく、電磁波放射をより効果的に防ぐことができる。また、特許文献2に示される技術のように、信号配線が電源配線をまたがるのを避ける必要が無く、配線設計の自由度を高くすることができる。
なお、本実施形態では、導電層15は、プリント配線基板10を平面視した場合における誘電部材110、111が形成された部分を除く全ての領域において、第1のグランド層14及び第2のグランド層16と接続されるように導電領域が形成された場合について説明したが、図3に示すプリント配線基板10Aのように、プリント配線基板10を平面視した場合における電源線26、30の周囲及びスルーホール106の周囲のみに、第1のグランド層14と第2のグランド層16とを接続する導電領域120を形成し、その他の領域を絶縁材20で構成するように構成してもよい。これにより、導電層15の導電領域を少なくすることができ、低コストで作製可能となる。
また、図4に示すプリント配線基板10Bのように、所定の剛性を有する導電性部材を用いて導電層15を形成し、第1のグランド層14及び第2のグランド層14を省略した構成としてもよい。これにより、導電層15がグランド層として機能する。このようなプリント配線基板10Bは、第1のグランド層14及び第2のグランド層14を形成する工程を省略することにより、前述した製造方法とほぼ同様の製造方法で作製することができる。このため、プリント配線基板の構造を簡単にすることができると共に、低コストで作製することができる。
なお、本実施形態では、信号電流がスルーホール100を介して二つのグランド層をまたがって流れる場合について説明したが、信号電流に限らず、電源電流が流れる場合にも本発明を適用可能であり、本発明の効果を得ることができる。
(実施例)
次に、本発明の実施例について説明する。図5には、図1に示したプリント配線基板10や図7に示す従来構造のプリント配線基板200等における信号の減衰量と周波数との関係をFDTD(Finite Difference Time Domain Method)法によりシミュレーションした結果を示した。また、図6(A)には、図7に示す従来構造のプリント配線基板における遠方電界についてFDTD法によりシミュレーションした結果を、図6(B)には、図1に示したプリント配線基板10における遠方電界についてFDTD法によりシミュレーションした結果をそれぞれ示した。
プリント配線基板10におけるシミュレーションの条件として、第1のグランド層14と第2のグランド層16との間隔は0.9mm、第1の信号配線層12上の第1の信号配線102、第2の信号配線層18の第2の信号配線104は幅が0.5mm、信号配線102と第1のグランド層14との間隔及び信号配線104と第2のグランド層16との間隔は0.3mmのマイクロストリップ線路とした。また、スルーホール100の外径は0.5mm、スルーホール106の内径は2mmとした。絶縁材20等の誘電体の誘電率εは全て4.7、配線等の金属部分はすべて完全導体とした。他のプリント配線基板の条件についても略同様である。
図5に示す「従来構造」は、図7に示すプリント配線基板200のシミュレーション結果である。「近傍ビア」は、図7に示すプリント配線基板200のスルーホール208から2.5mm離間した位置にスルーホール208と同径のビアホールを第1のグランド層202と第2のグランド層204との間に設けたプリント配線基板のシミュレーション結果である。「単一面」は、単一のグランド層が第1の信号配線層と第2の信号配線層との間に挟まれた構造のプリント配線基板のシミュレーション結果である。なお、スルーホールの穴径は2mm、マイクロストリップ線路、すなわち第1の信号配線層に形成された信号配線及び第2の信号配線層に形成された信号配線の幅は0.5mm、マイクロストリップ線路の高さ、すなわち第1の信号配線層とグランド層との距離、及び第2の信号配線層とグランド層との距離はともに0.3mmである。「新構造」は、図1に示した本発明に係るプリント配線基板10のシミュレーション結果である。
なお、配線及びグランド層の端部はMur1次の吸収境界条件としてシミュレーションを行った。
図5は、信号が第1の信号配線層から第2の信号配線層へスルーホールを介して流れた場合における信号の減衰量と周波数との関係を示している。
図5に示すように、「従来構造」では、信号の周波数が2〜3GHzで最大約1.4dB減衰し、信号が往復して2個のスルーホールを通ると減衰は2.8dBにもなり、GHzオーダーの信号伝送では実用に耐えないといえる。
「近傍ビア」では、「従来構造」に比べて改善されるものの、その効果は0.2dB程度にすぎない。
これに対して、本発明に係るプリント配線基板10のシミュレーション結果である「新構造」では、「従来構造」、「近傍ビア」と比較して減衰量が減少すると共に、単一のグランド層でリターン電流が途切れることがない構造のプリント配線基板のシミュレーション結果である「単一面」と比較して、ほぼ同じ減衰量となっている。
発明者らによる解析の結果、「従来構造」で示す従来構造のプリント配線基板における信号の減衰量は、2つのグランド層の間隔に略比例して大きくなることが判っている。すなわち、単一のグランド層では問題とならないが、グランド層が2つの場合は、その間隔によって信号の減衰量が変化するのである。これに対し、「新構造」で示す本発明に係るプリント配線基板は、「単一面」で示す単一のグランド層を備えたプリント配線基板のシミュレーション結果との比較に示されるとおり、2つのグランド層の間隔によらず良好な信号伝達特性が得られている。
すなわち、信号配線の低インピーダンス化のために外層である第1の信号配線層と第1のグランド層との間隔や、第2の信号配線層と第2のグランド層との間隔を小さくすると、基板の反りや部品実装時の半田による熱の影響を回避するために、一般のプリント基板では第1のグランド層と第2のグランド層との間隔を大きくしなければならないが、本発明に係るプリント配線基板では信号伝達特性への悪影響がなく、GHzオーダーの高速伝送に適したものといえる。
図6(A)には、図7に示す従来構造のプリント配線基板200において、信号が複数の層をまたがって流れる場合における電磁波放射の変化を表すものとして、遠方電界の水平偏波及び垂直偏波をシミュレーションした結果を、図6(B)には、第1実施形態で説明したプリント配線基板10において、上記と同様に遠方電界の水平偏波及び垂直偏波をシミュレーションした結果をそれぞれ示した。両者とも、プリント配線基板を水平に設置し、水平方向から観測する1GHzの遠方電磁界をシミュレーションした。
図6(A)、(B)に示すように、従来構造のプリント配線基板では、水平偏波面の電界強度が、本発明に係るプリント配線基板10よりも約11dB大きいことが判る。これは、複数のグランド層を信号がまたがって流れるときのリターン電流が途切れることによって生じる水平方向のコモンモード電流が電磁波放射にとって支配的であることによる。
なお、本シミュレーションでは計算を発散させないようにするため、2つのグランド層の端部にはMur1次の吸収境界条件を用いており、信号伝達用のビアホールによる電磁界が例えば内層として設けられた電源層とグランド面との間の電磁界とカップリングする実際の場合とでは、本発明に係るプリント配線基板との違いがさらに大きくなる。これは、例えば「多層プリント板におけるビア配線と不要輻射との関連」(電子情報通信学会総合大会、 B-4-2 2002-3)に示されるように、ビアホールを流れる高周波電流により例えば内層として設けられた電源層とグランド層との間の共振が励起されるため、電磁波放射が増大するものである。しかしながら、本発明に係るプリント配線基板では原理的にこのような悪影響は生じない。
すなわち、本発明によって、複数のグランド層を貫通するスルーホールにより信号品質劣化を抑制し、プリント配線基板上のGHzオーダーの超高速伝送に対応することが可能となる。同時に、コモンモードノイズのさらなる抑制も可能であり、低EMIにも寄与する。また、本発明は、プリント配線基板自体の構造を一般的なものに対して大きく変更する必要がなく、電磁波放射対策部品を減らすことができ、コストダウンを図ることができる。
さらに、本発明によれば、電源配線を非常に低インピーダンスで構成することができるため、高速で信号を駆動するデバイスに対し、低インピーダンスで高速のトランジェント電流を供給することが可能になり、GHzオーダーの信号処理を行うのに適している。また、本発明による電源配線はグランド層と密に容量結合をしているため、この電源配線を跨る高速な信号配線の帰還電流が高周波的に途切れることが無く、信号品質の向上も可能となる。また、特許文献2に記載されたプリント配線基板のように多数のグランド間を接続するためのビアホールを設ける必要が無く、電源配線上を避けて信号配線を置く必要もないなど、実装面積の節約と配線の自由度を損なうことがない等の利点がある。
さらに、本発明は、プリント配線基板自体の構造を一般的なものに対して大きく変更する必要がなく、電磁波放射対策部品をむしろ減らすことができるため、コストダウンも可能となる。
なお、上記のシミュレーション結果は、信号の伝達のみならず、電源の高速な過渡的電流の伝達特性にも同様にあてはまるものである。
(A)は、(B)に示す本発明に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。 (A)は、(B)に示す本発明の具体例に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。 本発明の変形例に係るプリント配線基板の断面図である。 本発明の変形例に係るプリント配線基板の断面図である。 各プリント配線基板における信号の減衰量と周波数との関係についてシミュレーションした結果を示す線図である。 (A)は従来構造のプリント配線基板における遠方電界についてシミュレーションした結果を示す線図、(B)は本発明に係るプリント配線基板における遠方電界についてシミュレーションした結果を示す線図である。 (A)は、(B)に示す従来におけるプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。
符号の説明
10、10A、10B プリント配線基板
12 第1の信号配線層
14 第1のグランド層
15 導電層
16 第2のグランド層
17 グランド層
18 第2の信号配線層
20 絶縁材
26、30 電源線
100、106 スルーホール
102 第1の信号配線
104 第2の信号配線
110、111、112 誘電部材

Claims (5)

  1. 配線層、第1のグランド層及び第2のグランド層が積層されたプリント配線基板において、
    前記第1のグランド層及び前記第2のグランド層の少なくとも一方に設けられた電源配線と、
    前記配線層に接続され、前記第1のグランド層及び前記第2のグランド層を貫通する導電性の層間接続手段と、
    前記第1のグランド層と前記第2のグランド層との間に設けられ、前記第1のグランド層と前記第2のグランド層とを導電接続する導電領域を、少なくとも前記電源配線の周囲及び前記層間接続手段の周囲に備えた導電層と、
    前記電源配線の周囲に設けられ、前記電源配線と前記導電領域とを絶縁する第1の誘電部材と、
    前記層間接続手段の周囲に設けられ、前記層間接続手段と前記層間接続手段の周囲に設けられた導電領域とを絶縁する第2の誘電部材と、
    を備えたことを特徴とするプリント配線基板。
  2. 前記導電領域が、前記導電層全体に亘って設けられたことを特徴とする請求項1記載のプリント配線基板。
  3. 前記第1のグランド層、前記導電層、及び前記第2のグランド層が、単一の導電性部材で一体化されて構成されたことを特徴とする請求項2記載のプリント配線基板。
  4. 前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記層間接続手段の外径及び前記層間接続手段の周囲の前記導電領域の内径の少なくとも一方が調整されていることを特徴とする請求項1乃至請求項3の何れか1項に記載のプリント配線基板。
  5. 前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記第2の誘電部材の誘電率が調整されていることを特徴とする請求項1乃至請求項3の何れか1項に記載のプリント配線基板。
JP2003412957A 2003-12-11 2003-12-11 プリント配線基板 Expired - Fee Related JP4385753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003412957A JP4385753B2 (ja) 2003-12-11 2003-12-11 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003412957A JP4385753B2 (ja) 2003-12-11 2003-12-11 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2005175189A true JP2005175189A (ja) 2005-06-30
JP4385753B2 JP4385753B2 (ja) 2009-12-16

Family

ID=34733223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003412957A Expired - Fee Related JP4385753B2 (ja) 2003-12-11 2003-12-11 プリント配線基板

Country Status (1)

Country Link
JP (1) JP4385753B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067004A (ja) * 2005-08-29 2007-03-15 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体集積回路装置
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
US8049118B2 (en) 2006-11-24 2011-11-01 Nec Corporation Printed circuit board
JP2012009613A (ja) * 2010-06-24 2012-01-12 Fukuoka Univ 配線基板形成方法、及び配線基板
JP2013138131A (ja) * 2011-12-28 2013-07-11 Nec Corp 配線回路基板
CN112004310A (zh) * 2020-08-24 2020-11-27 大连吉星电子股份有限公司 一种使5g信号稳定传输的柔性线路板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067004A (ja) * 2005-08-29 2007-03-15 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体集積回路装置
US8049118B2 (en) 2006-11-24 2011-11-01 Nec Corporation Printed circuit board
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
US8212154B2 (en) 2007-08-31 2012-07-03 Nec Corporation Printed wiring board
JP2012009613A (ja) * 2010-06-24 2012-01-12 Fukuoka Univ 配線基板形成方法、及び配線基板
JP2013138131A (ja) * 2011-12-28 2013-07-11 Nec Corp 配線回路基板
CN112004310A (zh) * 2020-08-24 2020-11-27 大连吉星电子股份有限公司 一种使5g信号稳定传输的柔性线路板
CN112004310B (zh) * 2020-08-24 2023-09-01 大连吉星电子股份有限公司 一种使5g信号稳定传输的柔性线路板

Also Published As

Publication number Publication date
JP4385753B2 (ja) 2009-12-16

Similar Documents

Publication Publication Date Title
JP2004327690A (ja) プリント配線基板
JP2948039B2 (ja) 回路基板
JP6133884B2 (ja) 高域伝送用電気工学受動素子を埋め込んだプリント回路基板
US4408255A (en) Absorptive electromagnetic shielding for high speed computer applications
JP4930590B2 (ja) 多層基板
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US20050205292A1 (en) Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JPH1140915A (ja) プリント配線板
US20040211590A1 (en) Multilayer printed wiring board and integrated circuit using the same
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
WO2002091515A1 (en) Transmission line type components
JP2018093203A (ja) 損失を低減したpcb伝送路
JP4385753B2 (ja) プリント配線基板
US20060214010A1 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
EP1444733B1 (en) Electronic device carrier adapted for transmitting high frequency signals
JP2009060150A (ja) 差動平衡信号伝送基板
JP4910335B2 (ja) 印刷配線板及び半導体集積回路装置
US20080053689A1 (en) Substrate for high-speed circuit
JP2012069815A (ja) プリント回路板
JP2007189042A (ja) 半導体装置
JP4494714B2 (ja) プリント配線板
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JPH11298097A (ja) プリント配線板
JP4309433B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R150 Certificate of patent or registration of utility model

Ref document number: 4385753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees