JP2018093203A - 損失を低減したpcb伝送路 - Google Patents
損失を低減したpcb伝送路 Download PDFInfo
- Publication number
- JP2018093203A JP2018093203A JP2017234134A JP2017234134A JP2018093203A JP 2018093203 A JP2018093203 A JP 2018093203A JP 2017234134 A JP2017234134 A JP 2017234134A JP 2017234134 A JP2017234134 A JP 2017234134A JP 2018093203 A JP2018093203 A JP 2018093203A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- power plane
- circuit board
- loss
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
- H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】PCB伝送路損失を低減すること。
【解決手段】隣接する電源プレーンの表面粗さが低減するような一定の調整を行って電磁誘導電流の影響を低減することにより、プリント回路基板内の信号伝送構造をその損失が低減されるように形成する。この電源プレーン構造は製造作業に適合する十分な表面粗さを保持しつつ、隣接する信号伝送構造における信号伝送損失の低減にも寄与する。これによってこの伝送構造は望ましくない減衰や損失を出さずに高速信号をより効率的に伝送することが可能となる。
【選択図】図5
【解決手段】隣接する電源プレーンの表面粗さが低減するような一定の調整を行って電磁誘導電流の影響を低減することにより、プリント回路基板内の信号伝送構造をその損失が低減されるように形成する。この電源プレーン構造は製造作業に適合する十分な表面粗さを保持しつつ、隣接する信号伝送構造における信号伝送損失の低減にも寄与する。これによってこの伝送構造は望ましくない減衰や損失を出さずに高速信号をより効率的に伝送することが可能となる。
【選択図】図5
Description
(記載なし)
プリント回路基板(PCB)は電子部品を保持し電気信号の伝達を促進することができるように特別に設計される。PCBが発展するにつれて、電子部品やPCBの信号伝送構造は著しく複雑になった。今日の回路基板は数百の異なる部品間を通信経路が延びる多層構造体であるのが一般的である。そのため、基板レイアウトや全ての構造の相互作用が全体の動作や効率に影響する可能性がある。
現在のPCB設計において、高速通信機能に対する需要が高まっている。この機能には概して実装された2つ以上の部品間に高速または高周波数の接続を提供する能力が含まれるが、このとき信号は回路基板構造の中を延びる様々な通信経路を通して伝達される。さらにこれらの通信経路は、回路基板の性質や基板が使用される環境に応じて比較的短い距離を延びる場合や、より長い距離を延びる場合がある。場合によっては、通信経路を単純に数センチメートルの長さにすることもある一方で、この経路を1〜2メートルにする必要がある場合もある。現実的には回路基板構造はこのサイズを超えないのが一般的であるので、1〜2メートルが実際の上限である。そうは言っても、次世代のデザインや用途ではこの距離を延ばすことが必要になるかもしれない。
上述したように高速信号伝送も一般に必要とされ、1秒あたり3〜56ギガビット(Gbps)またはそれ以上の周波数の範囲の信号を伴うのが通常である。この速度で動作させると多くの場合いくつかの厄介な問題が生じ、PCB全体の信号損失について念入りに検査する必要が生じる。
プリント回路基板はデータ通信システムを含む多くの異なるシステムにおける様々な電子部品間で高速データを伝送するための安価かつユビキタスな方法を提供することができるため、多くの用途で有益である。そうは言っても、高速データ信号がPCBを通過する際に、回路基板構造は概して比較的高レベルの電力損失を見せる。一般的に、これらの信号は信号の電磁エネルギーを伝える封鎖的な伝送路構造の中を通して伝達される。伝送路は概して、この信号エネルギーを閉じ込めつつ、表皮効果による金属抵抗損失や周囲の材料における誘電損失という形で過剰な電気的損失を生じさせることなく信号エネルギーが比較的スムーズに伝わるようにする必要がある。
多くの場面ではストリップライン構造を利用してPCB内部で高速信号を伝えている。一般的に言えば、ストリップライン伝送構造はPCB内部で所定の距離だけ延び所定の位置に組み込まれた2本の平行線路または配線を含む。またその代わりに、その線路(または信号配線)はPCBの上面に配置することもできる。必要とされる性能を得るため、ストリップライン構造自体を何らかの方法で他の信号配線から分離することは度々ある。さらに平行な一対の線路を利用することによって差動信号伝送の手法を用いることができる。よく知られているようにこの差動手法の信頼性はより高く、伝送エラーの影響を受けにくい。
上で示唆したように高速接続(すなわち高速通信経路)は、信号損失(信号減衰とも呼ばれる)や、信号劣化、不要な反射などの複合的な悪影響を受けやすく、これらはすべて既知の基板構造の固有特性によって引き起こされる。特に信号減衰の場合、この影響は入力のステップ変化に対する信号の応答の「立ち上がり時間」または「立ち下がり時間」のどちらかの用語で表現されるのが一般的である。
信号減衰に寄与しうる一因として、信号の通過する導電層の表面粗さが知られている。反対に、いくつかの誘電層と導電層を積層して最終的な基板構造を形成するPCBの製造業者は、一定レベルの粗さを実現し、様々な材料間で密着しやすくなるようにしようとしている。残念ながら、このような粗さは信号経路に悪影響を与える可能性もある。したがって、これらの利害関係のバランスを取って、(対応する誘電層に十分に密着するために)最適な粗さの導電層を備えつつも、このような層の表面の凹凸が信号経路を妨げないように十分に滑らかな構造を有するPCBを提供することが望ましい。
これまでPCBの信号搬送構造(すなわち伝送路)における抵抗損失や誘電損失に対しては多くの注意が払われてきたが、この伝送路に隣接しかつ協働する構造の影響についてはほとんど気に留められてこなかった。特にグラウンドプレーンと電源プレーンの影響については詳細に検討されてこなかった。検討すべき具体的な特徴の一つは今日のPCB上の通常の電源プレーン構造に見られる非常に高レベルの粗さである。検討したところ、隣接する電源プレーン構造とグラウンドプレーン構造の金属粗さを修正したり滑らかにしたりすると、損失の著しく低いPCB伝送路となることを発見した。
伝送路損失をさらに低減し回路基板の作製の効率性を上げるため、電源プレーンの表面構造を修正したり滑らかにしたりして最適な動作を実現する。このような変更を加えることによって伝送損失は減少し、信号をさらに効率的かつ確実に伝達する能力をもたせることができる。より具体的には、ストリップライン伝送構造から所定の距離をあけて配置される電源プレーンを修正してその表面粗さを減らし、望ましくない迷走電流が取り除かれるように回路基板を修正する。この過程で電源プレーンの所望の表面粗さを設計に取り込むため、ストリップライン伝送構造の効率性を改善し、さらに損失を低減することができる。結果として信号は部品間でより確実に伝送され、エラーを避けることができる。
PCBの製造には、所望の構造を形成するために必要な関連し合う工程がいくつか存在する。当業者であれば理解できることであるが、そのようなステップには概して特定の構造にコーティング、材料の蒸着、エッチング、研磨を施すという関連し合うステップが含まれる。電源プレーンの金属粗さは酸化物化成箔の貼り付け工程やその他の手法を通して低減することができるため、多額のコスト・不利益を負担することなく、これらの伝送路に見られる損失を著しく減少させることができる。繰り返しになるが、伝送路構造における金属粗さの効果自体が余分な挿入損失を作り出すということはよく知られているものの、これらの隣接する電源プレーンの金属損失を減らすことについてはほとんど注意が払われてこなかった。隣接する電源プレーンに生成される電磁誘導電流を考慮してこれを最小限に抑えると、データ信号の挿入損失全体が低減される。すなわち、PCBの電源プレーンの表面粗さを滑らかにすることによって、全体効率が大きく改善される。
望ましい実施例のさらなる利点や利益について下記の内容の図面と併せて以下で検討および説明する。
図1は基本的なPCBストリップライン伝送構造を示す概略図である。
図2はストリップライン伝送構造の一例を示す断面図である。
図3はストリップライン伝送構造により作り出される相互インダクタンスを示すブロック図である。
図4はストリップライン構造において形成される電流密度を示す補足的な概略図である。
図5は望ましい実施例として想定している電源プレーン構造を高度に拡大した図である。
図6および図7は様々な損失特性のグラフを示すとともに、様々な特性が変化するときのストリップライン伝送構造の損失特性についても示している。
上で示唆したように、プリント回路基板(PCB)における伝送路損失は、効率性と性能に影響を与える重要な因子となり得る。このことは高周波数信号を部品から部品に伝送する際に特にそうである。理解できるであろうが、たとえ高速信号を比較的短い距離で伝送するとしても、累積的な損失と減衰が重大な問題を生じさせる可能性がある。
PCB内部でストリップライン伝送構造を使用することは、高速信号を伝送するための技術として概してよく理解されている。図1を参照すると、典型的なストリップライン構造10の基本的な概略図が示されている。当業者であれば理解できることであるが、この構造はPCBの一部でしかなく、回路基板そのものを構成するいくつかの他の層の内部に組み込まれるのが一般的である。また、これらの構造はPCB内部のどこにあってもよく、その配置は基板レイアウト、部品の配置、部品の密度および多くの他のPCBの設計検討事項に大きく依存する。
図1を改めて参照すると、PCB構造10の一実施例は第1ストリップライン構造20と第2ストリップライン構造30とを含む。この図において、これらのストリップライン構造は層の上に配置されPCB10の内部をある程度の距離延びる長方形の線路または棒状体として示されている。第1ストリップライン構造20と第2ストリップライン構造30はコア16の上に位置または配置されており、このコア16は一般的に誘電材料から形成される。コア16の反対側にはグラウンドプレーン12がある。よく知られているように、グラウンドプレーン12は一般的にめっき加工された平面であり、グラウンドまたは基準信号と電気的に連結される。上側では、典型的な第1ストリップライン20と第2ストリップライン30の上側および周囲に誘電体層18がさらに配置される。この誘電体層18はエポキシ樹脂やプリプレグ強化用繊維を含むことが多い。図2に示すように、この部分は様々な部品が見えるように概して破線で示す。この誘電体層18としては、所望の設計特性に応じて多くのバリエーションを利用することができる。第2誘電体層またはプリプレグ18の上には電源プレーン14が配置される。グラウンドプレーン12と同様に、電源プレーン14は概してめっき加工された平面であり、何らかのタイプの電源に接続される。多くのPCBにおいて、この電源は5ボルトまたは12ボルトの電源であるが、具体的にどのような回路を用いるかに応じて実質的に任意のレベルで動作させることができる。
図2は図1に示したものと同じ構造物の断面を示す。繰り返すが、容易に見て理解できるように、上側にある誘電体層18と電源プレーン14とを図1に破線形式で示した。当業者であれば理解できることであるが、これは図2に示すような立体構造物であり、第1ストリップライン20と第2ストリップライン30とは両方ともPCB10の特定の箇所の内部に組み込まれている。
上記したように、平行なストリップライン構造を使用することは差動信号の伝送に適合するため、伝送過程でのデータ損失を最小限にしたり排除したりすることに役立つ。この差動伝送技術に固有の反対信号の伝送は本当に様々な厄介な問題を有する。より具体的には、各ストリップライン構造における相互インダクタンスは、向かい側のストリップライン構造に駆動電流とは反対方向の電流を誘導する。このことは概して図3に示している。この図3は第1ストリップラインと第2ストリップライン30とに関連する非常に概略的な電気回路図を提供する。
この例では、信号22が第1ストリップライン20の中を伝送される。第2ストリップライン30が近接することと、それらの間の相互インダクタンス(Lm)とによって、信号22と反対方向の電流が第2ストリップライン30に誘導される。当業者はこれらの誘導電流をストリップライン構造自体の設計との関連で検討するのが一般的であろうが、電源プレーンとグラウンドプレーンの両方の誘導電流に関して同様の検討を行うことで、それらの表面にも同様に不要な電流が生成される可能性があることを発見した。
図4にもっともうまく描かれているように、信号が伝送されるとき、第1ストリップライン20と第2ストリップライン30の様々な表面に電流密度が生成されるのが一般的である。理解できるであろうが、これらの電流密度は第1ストリップライン20の側面部または縁部分24と26および第2ストリップライン30の側面部または縁部分34と36で最も高い。しかしながら、意義深いことに、顕著な表面電流は電源プレーン14のうち第1ストリップライン20と第2ストリップライン30の真上の位置で高くなっている。具体的には、電源プレーン14のうち第1ストリップライン20の上に位置する部分13と、第2ストリップライン30の上に位置する部分15とは、両方とも誘導電流密度を有することになる。
繰り返すが、伝送路損失をさらに低減させるため、電源プレーン14の効果が信号伝送効率に悪影響を与えうることを発見した。より具体的には、上述した電流密度の存在と電源プレーンの表面の状態とを考慮する場合、これらの表面構造を適切に調整することによって、伝送路損失を著しく低減させられるということを発見した。概して言えば、ざらざらとした損失の多い電源プレーン面を有することによって誘導電流の影響が大きくなるので、伝送路効率を同じように低減させる結果となる。
図5は電源プレーン14の一実施例の高倍率で拡大した表面を概略的に示す。この実施例において、その表面は多数のこぶを含む。特定の表面の使用可能なモデルを提供するため、それぞれのこぶが半径「a」の球形であると仮定する。さらに、こぶの密度はN個のこぶが面積「A」内に存在するものとしてモデル化する。有限導電率境界(finite conductivity boundary)という既知の考え方を利用し、一実施例として表面は導電率が3E7 S/mの銅プレーンであるとしてモデル化する。この実施例では、面積比(Sr)を次のように求める。
Sr = 4*Pi*a^2*N/A
Sr = 4*Pi*a^2*N/A
損失が多くざらざらとした電源プレーンをモデル化するため、こぶの半径が2μmであると仮定すると、Sr=2.9となる。これにより、損失が多くざらざらとした電源プレーンの使用可能なモデルを提供することができたので、この表面の効果についてさらなる検討が可能となる。
当業者であればよく理解できるように、ストリップライン構造20、30とグラウンドプレーン12と電源プレーン14との間の間隔は、PCBの様々な動作パラメーターに影響を与える可能性がある。とはいえPCBの製造業者はまた、その間隔を変更するには、これらの所望の距離とするために様々な誘電材料の厚さを増す必要があるということも認識している。当然ながら、厚さを増すとその分だけ追加の原材料を必要とし、また基板構造全体に影響を与える可能性もある。このことは、PCBが多数の層を含む場合に特に該当する。
図6には、ストリップラインの誘電体厚を変化させたときの影響を概略的に示す。より具体的には、グラフ600はコア16と誘電体層18の厚さを変化させたときのストリップライン伝送損失を示す。ここでは、基準となる損失を標準的な間隔を用いて求めている。グラフ606はある範囲の周波数域にわたって損失を示している。次にベース16および誘電材料18の厚さを変更し、同様にして損失を求めた。
●グラフの線602は厚さを2ミル増したときのストリップライン損失を示す。
●グラフの線604は厚さを1ミル増したときのストリップライン損失を示す。
●グラフの線608は厚さを1ミル薄くしたときのストリップライン損失を示す。
●グラフの線610は厚さを2ミル薄くしたときのストリップライン損失を示す。
●グラフの線602は厚さを2ミル増したときのストリップライン損失を示す。
●グラフの線604は厚さを1ミル増したときのストリップライン損失を示す。
●グラフの線608は厚さを1ミル薄くしたときのストリップライン損失を示す。
●グラフの線610は厚さを2ミル薄くしたときのストリップライン損失を示す。
理解できるであろうが、ストリップライン構造における伝送損失はコア16と誘電体層18の厚さが変化すると大きく変化し、コア16と誘電体層が薄くなると、損失は概して大きくなる。
図7を参照すると、類似のグラフ700が示されているが、この特定の伝送システムは上述した電源プレーンの粗さを考慮したものである。より具体的には、この構造が上述の粗くて損失の多い電源プレーン構造を有するものであると仮定する。そして、この図では、この種の構造に対する伝送損失を求めている。ここでもまた基準となる損失をベース16と誘電体層18との間の標準的な間隔を用いて求めている。グラフの線706は上述の標準的な間隔を用いたときの周波数域にわたる損失を示す。次にベース16と誘電体層18の厚さを変化させた場合に同様にして損失を求めた。
●グラフの線702は厚さを2ミル増したときのストリップライン損失を示す。
●グラフの線704は厚さを1ミル増したときのストリップライン損失を示す。
●グラフの線708は厚さを1ミル薄くしたときのストリップライン損失を示す。
●グラフの線710は厚さを2ミル薄くしたときのストリップライン損失を示す。
●グラフの線702は厚さを2ミル増したときのストリップライン損失を示す。
●グラフの線704は厚さを1ミル増したときのストリップライン損失を示す。
●グラフの線708は厚さを1ミル薄くしたときのストリップライン損失を示す。
●グラフの線710は厚さを2ミル薄くしたときのストリップライン損失を示す。
ここでもやはり同種の変化がみられ、ベース16と誘電体層18とを薄くするにつれ損失が大きくなった。概して上で示唆した通りであるが、より少ない材料を用いた薄い基板であることが通常望ましいため、層の厚さとはトレードオフの関係にある。
しかしながらより重要な点として、図6と図7とを比較すると、粗さの考慮がない場合にはストリップライン損失が大きく変化することは明らかである。言い換えれば、粗くて損失の多い電源プレーンを考慮することがストリップライン損失を一様に増大させる原因となることは明らかである。比較のため、各伝送路構造について様々な損失測定値を7ギガヘルツと16ギガヘルツとで得た。計算すると、これらの値は次のようになる。
上で概説したように、電源プレーンの面の粗さを減らすことによりストリップライン伝送損失に対し予想もしなかった好影響を与えることがある。このように、一定レベルで粗さを減らすことが望ましく、これによってさらに効率的で再現性があり信頼性のある伝送構造を獲得することができる。実施例によっては、電源プレーンの表面粗さを30%から50%減らすことが効果的であることがわかった。このように電源プレーンの表面粗さを減らすことで、伝送損失を大きく低減させることができた。理解できるであろうが、実施例によっては1ミクロン未満の表面粗さ(多くの場合RzまたはRrmsとして測定される)を有する場合もある。当業者であれば理解できることであるが、実際の表面粗さの測定値と計算した低減値とが多数の特性に応じて変化する可能性がある。
PCBの損失を低減するための現在の手法では、高価な低損失誘電材料をなめらかな銅箔と併せて採用することで、安定した高速設計に必要となる十分な設計余裕度を実現している。新奇な材料を用いて必要なシステムの設計余裕度を実現する必要がある場合もあるかもしれないが、粗さを低減した銅の電源プレーンを採用することで、積み重ねた基板全体の設計にさらに大きな自由度を与えることができる。粗さを低減した箔を使用すると、隣接する信号層により近い位置に電源プレーンを配置することができ、その結果、これらの影響を受ける層の全体の損失を低減した、より薄い基板とすることができる。さらに、この手法によって、完全に挿入損失となる限界仕様に行き当たるまでより長い配線やより安価な材料を採用できるようになり、全体の電気的な余裕を大きくすることができる。
望ましい実施例の設計思想は想定外の部品に適用される手法を利用している。PCB設計で見過ごされている領域(電源プレーンおよびグラウンドプレーン)に対し、信号損失を改善するための銅箔の平坦化を適用することで、同様の目的を達成することができる。これは、製造業者が既存の基板技術や加工法を活用し、隣接する(ストリップライン伝送のための)電源プレーンやグラウンドプレーンに対して新規な修正を施すことによってストリップライン層における損失を低減することができるという戦略的な着想である。この手法を今日の基板に用いると、設計とシミュレーションの両段階でさらに密着して積み重ねることができるため、基板を薄くしつつも同じ損失特性を得ることができる。そのような変更に必要な費用は、RTFの粗い銅箔とHVLPのなめらかな銅(または他の圧延銅などの平坦化工程)との差が関係することになる。すなわち既存の高速基板に対して、その費用の差が基板費用全体のかなり小さな割合となるほうがよい。この損失低減のためのアプローチは発想として少し難解で直感的ではなく、それ自体はまだ実施されてこなかった。一般的に基板設計は信号に基づく金属粗さによる損失しか重視しておらず、隣接する電源構造およびグラウンド構造におけるざらざらとした銅材料への磁気結合による損失については重要視していない。
以上、本願発明の様々な実施例について、その詳細を示すことや当業者が本願発明を実施し利用できるようにすることを目的として説明してきた。多くの変更および修正が当業者にとって直ちに明らかとなるため、開示した実施例の詳細および特徴は限定することを意図していない。すなわち、本開示の範囲は広義に解釈されることを意図し、添付した請求の範囲とその法律上の均等物の趣旨の範囲内のすべての変形および修正を含むことを意図する。
Claims (13)
- 伝送損失を低減したプリント回路基板構造であって、
導電材料で被覆したグラウンドプレーン面を有するグラウンドプレーンと、
導電材料で被覆した電源プレーン面を有する電源プレーンとを備え、電源プレーン面はグラウンドプレーン面と実質的に平行に、グラウンドプレーン面から所定の間隔をあけて配置され、電源プレーンの導電材料の表面粗さが低減されており、
誘電材料がグラウンドプレーンと電源プレーンとの間に配置され、
ストリップライン信号伝送構造がその誘電材料内に組み込まれ、グラウンドプレーン面と実質的に平行であり、前記ストリップライン伝送構造は差動信号伝送用に構成されており、
電源プレーンの表面粗さが低減されていることでストリップライン伝送構造に対する電磁的な影響が低減され、信号伝送損失が低減されていることを特徴とする回路基板構造。 - 請求項1のプリント回路基板構造であって、酸化物化成箔の貼り付け工程を利用して伝送構造の表面粗さを低減することを特徴とする回路基板構造。
- 請求項1のプリント回路基板構造であって、電源プレーンの表面粗さが低減されている一方で、関係する回路基板層を効率的に接着するのに適合する十分な表面粗さでもあることを特徴とする回路基板構造。
- 請求項1のプリント回路基板構造であって、研磨する必要なしに製造工程の間に表面粗さが低減されることを特徴とする回路基板構造。
- 請求項4のプリント回路基板構造であって、表面粗さが少なくとも30%低減されていることを特徴とする回路基板構造。
- 請求項1のプリント回路基板構造であって、電源プレーンの表面粗さが1ミクロン未満(Rrms)であることを特徴とする回路基板構造。
- プリント回路基板内に信号伝送損失を低減するように信号伝送構造を作り出す方法であって、
導電性材料から形成される基準プレーンをベース上に作り出すステップと、
誘電体層を基準プレーンの表面に配置するステップと、
基準プレーンの反対側の誘電体層に信号伝送構造を形成するステップと、
信号伝送構造を取り囲んで実質的に包み込む非導電層を第一誘電体層上に配置するステップと、
電源プレーンを非導電層上に配置するステップとを備え、
電源プレーンと基準プレーンとは互いに実質的に平行であり、信号伝送構造と誘電体層と非導電層とが電源プレーンと基準プレーンとの間に挟まれており、
伝送構造に面する電源プレーンの表面が所定の閾値以下の表面粗さを有するように特に処理されていることを特徴とする方法。 - 請求項7の方法であって、酸化物化成箔の貼り付け工程を利用して電源プレーンの配置を実現することを特徴とする方法。
- 請求項7の方法であって、電源プレーンの表面処理により電源プレーンの粗さを少なくとも30%低減することを特徴とする方法。
- 請求項9の方法であって、誘電材料の大きさを電源プレーンと信号伝送構造との間に所定の間隔が開くような大きさにすることを特徴とする方法。
- 請求項10の方法であって、信号伝送構造に所望のインピーダンス特性を与えられるように所定の間隔が最適化されていることを特徴とする方法。
- プリント回路基板内に信号損失を低減した特性を有する信号伝送構造を形成する方法であって、
プリント回路基板内に基準プレーンを作り出すステップを備え、電源プレーンとストリップライン伝送構造とが基準プレーンと電源プレーンとの間に位置し、その伝送構造は所定の厚さの誘電材料によって電源プレーンと基準プレーンとから隔てられており、
電源プレーンが信号伝送構造に面する表面を有し、この表面が1ミクロン未満(Rrms)の表面粗さを有する実質的になめらかな表面となるように形成されることを特徴とする方法。 - 請求項12の方法であって、所定の厚さが5ミル未満であることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/370,498 | 2016-12-06 | ||
US15/370,498 US10903543B2 (en) | 2016-12-06 | 2016-12-06 | PCB transmission lines having reduced loss |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018093203A true JP2018093203A (ja) | 2018-06-14 |
Family
ID=60627439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017234134A Pending JP2018093203A (ja) | 2016-12-06 | 2017-12-06 | 損失を低減したpcb伝送路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10903543B2 (ja) |
EP (1) | EP3334259A1 (ja) |
JP (1) | JP2018093203A (ja) |
KR (1) | KR20180065002A (ja) |
HK (1) | HK1256986A1 (ja) |
TW (1) | TW201834513A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109117530B (zh) * | 2018-07-27 | 2023-05-26 | 深圳市一博科技股份有限公司 | 传输线铜箔损耗的计算方法、装置、设备及存储介质 |
CN111654970A (zh) * | 2020-07-08 | 2020-09-11 | 浪潮电子信息产业股份有限公司 | 一种降低电路板链路损耗的设计方法、系统及电路板 |
CN112001139A (zh) * | 2020-08-14 | 2020-11-27 | 浪潮电子信息产业股份有限公司 | 一种pcb的选择方法、系统及装置 |
US20220087007A1 (en) * | 2020-09-14 | 2022-03-17 | Lumentum Japan, Inc. | Differential circuit board and semiconductor light emitting device |
JP2024519440A (ja) * | 2021-03-30 | 2024-05-14 | アヴェラテック・コーポレイション | 表皮深さ損失を軽減する高抵抗および低抵抗導体層のための方法およびデバイス |
CN114552155B (zh) * | 2022-04-25 | 2022-07-05 | 电子科技大学成都学院 | 双模传输线 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5003273A (en) * | 1989-12-04 | 1991-03-26 | Itt Corporation | Multilayer printed circuit board with pseudo-coaxial transmission lines |
CA2148341C (en) | 1995-05-01 | 1997-02-04 | Shen Ye | Method and structure for high power hts transmission lines using strips separated by a gap |
US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
WO2000021133A1 (en) | 1998-10-02 | 2000-04-13 | Raytheon Company | Embedded capacitor multi-chip modules |
WO2004054332A2 (en) * | 2002-12-06 | 2004-06-24 | Igor Anatolievich Abrosimov | Strip-line topology for a high speed pcb with low dissipation |
US6828514B2 (en) | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
JP4029759B2 (ja) * | 2003-04-04 | 2008-01-09 | 株式会社デンソー | 多層回路基板およびその製造方法 |
US20050083147A1 (en) * | 2003-10-20 | 2005-04-21 | Barr Andrew H. | Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane |
US7298234B2 (en) | 2003-11-25 | 2007-11-20 | Banpil Photonics, Inc. | High speed electrical interconnects and method of manufacturing |
WO2005065000A1 (en) | 2003-12-24 | 2005-07-14 | Molex Incorporated | Electromagnetically shielded slot transmission line |
US7755445B2 (en) | 2004-08-03 | 2010-07-13 | Banpil Photonics, Inc. | Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems |
TWI286916B (en) | 2004-10-18 | 2007-09-11 | Via Tech Inc | Circuit structure |
US7383629B2 (en) | 2004-11-19 | 2008-06-10 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof |
US6964884B1 (en) | 2004-11-19 | 2005-11-15 | Endicott Interconnect Technologies, Inc. | Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same |
US7489004B2 (en) | 2006-01-24 | 2009-02-10 | Stmicroelectronics S.R.L. | Micro-electro-mechanical variable capacitor for radio frequency applications with reduced influence of a surface roughness |
US7674988B2 (en) | 2006-08-11 | 2010-03-09 | Qimonda Ag | Shielded circuit board and method for shielding a circuit board |
KR20090079428A (ko) | 2008-01-17 | 2009-07-22 | 삼성전자주식회사 | 파워 플레인 및 접지 플레인 노이즈를 감소시키는 구조를갖는 기판 및 이를 포함하는 전자 시스템 |
US8110500B2 (en) | 2008-10-21 | 2012-02-07 | International Business Machines Corporation | Mitigation of plating stub resonance by controlling surface roughness |
US8071891B2 (en) | 2009-02-25 | 2011-12-06 | Himax Media Solutions, Inc. | Interconnect structure |
JP5556273B2 (ja) | 2010-03-17 | 2014-07-23 | 日本電気株式会社 | 配線基板 |
US8981864B2 (en) | 2012-04-30 | 2015-03-17 | Lsi Corporation | Multi-layer integrated transmission line circuits having a metal routing layer that reduces dielectric losses |
-
2016
- 2016-12-06 US US15/370,498 patent/US10903543B2/en active Active
-
2017
- 2017-12-05 EP EP17205368.8A patent/EP3334259A1/en active Pending
- 2017-12-05 TW TW106142568A patent/TW201834513A/zh unknown
- 2017-12-06 KR KR1020170166892A patent/KR20180065002A/ko unknown
- 2017-12-06 JP JP2017234134A patent/JP2018093203A/ja active Pending
-
2018
- 2018-12-12 HK HK18115955.1A patent/HK1256986A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US10903543B2 (en) | 2021-01-26 |
US20180160526A1 (en) | 2018-06-07 |
KR20180065002A (ko) | 2018-06-15 |
HK1256986A1 (zh) | 2019-10-11 |
TW201834513A (zh) | 2018-09-16 |
EP3334259A1 (en) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018093203A (ja) | 損失を低減したpcb伝送路 | |
JP6133884B2 (ja) | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 | |
JP5286600B2 (ja) | 差動信号伝送回路及びその製造方法 | |
JP6526069B2 (ja) | 多層基板における信号結合 | |
EP1232679B1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
US20160174364A1 (en) | High-speed interconnects for printed circuit boards | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
US6873219B2 (en) | Printed circuit board noise attenuation using lossy conductors | |
JPH1140915A (ja) | プリント配線板 | |
JP2008306014A (ja) | コモンモードチョークコイル | |
JP4848490B2 (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
JP5103088B2 (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
US20130285769A1 (en) | Multi-layer integrated transmission line circuits having improved signal loss characteristics | |
JPH10163636A (ja) | 多層プリント基板及びその製造方法 | |
US7307492B2 (en) | Design, layout and method of manufacture for a circuit that taps a differential signal | |
JP6892126B2 (ja) | 積層基板に形成した高速差動伝送線路 | |
JP2014192185A (ja) | 高周波回路基板 | |
JP2008166357A (ja) | プリント配線基板 | |
JP2005506679A (ja) | 配線構造 | |
JP4309433B2 (ja) | 半導体装置 | |
JP4161577B2 (ja) | 電気配線板 | |
CN115087200B (zh) | 高速连接器的pcb优化方法及系统 | |
JP2015018944A (ja) | プリント回路板 | |
WO2011105193A1 (ja) | ノイズ抑制構造を有する回路基板 |