CN112001139A - 一种pcb的选择方法、系统及装置 - Google Patents
一种pcb的选择方法、系统及装置 Download PDFInfo
- Publication number
- CN112001139A CN112001139A CN202010820318.XA CN202010820318A CN112001139A CN 112001139 A CN112001139 A CN 112001139A CN 202010820318 A CN202010820318 A CN 202010820318A CN 112001139 A CN112001139 A CN 112001139A
- Authority
- CN
- China
- Prior art keywords
- pcb
- speed signal
- loss
- roughness
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种PCB的选择方法、系统及装置,本申请先分别建立多个PCB上的链路的模型,其中,多个PCB上的铜箔的粗糙度等级各不相同,再将高速信号分别在各个链路的模型上进行仿真,得到高速信号在各个链路的模型的损耗,根据高速信号在仿真后的损耗情况选择仿真时高速信号的损耗小于损耗阈值的链路的模型对应的PCB,解决了将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验从而使成本过高的问题,且能够选出符合损耗要求的PCB,提高PCB的性能。
Description
技术领域
本发明涉及电子设备设计领域,特别是涉及一种PCB的选择方法、系统及装置。
背景技术
在传统的数字系统设计中,由于高速信号对系统性能的影响很微弱,因此,对系统的影响常常可以忽略不计。然而,随着计算机技术的不断发展,高速信号的频率越来越高,在高速信号出现损耗时,会引起系统的功能异常,性能下降。在服务器系统高速信号的链路的设计过程中,链路损耗是影响信号质量的重要因素,过长的链路或者粗糙度过高的铜箔都会对高速信号造成严重的损耗,使信号接收端的眼图变差甚至闭合,导致设计失败。因此,优化高速信号的链路,从而降低高速信号的损耗尤为重要。
发明内容
本发明的目的是提供一种PCB的选择方法、系统及装置,不仅能够选出符合损耗要求的铜箔,提高PCB的性能,同时还能降低成本。
为解决上述技术问题,本发明提供了一种PCB的选择方法,包括:
分别建立多个印制电路板PCB上的链路的模型,多个所述PCB的铜箔的粗糙度等级各不相同;
基于各个所述链路的模型分别对高速信号进行仿真,得到所述高速信号在各个所述链路的模型的损耗;
判断是否存在所述PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值;
若是,则从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
优选地,从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB之后,还包括:
对所述PCB进行高速信号区域和非高速信号区域的划分;
对所述高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔;
对所述非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,所述第一粗糙度小于所述第二粗糙度。
优选地,对所述PCB进行高速信号区域和非高速信号区域的划分,包括:
确定高速信号发送芯片和高速信号接收芯片在所述PCB上的分布;
确定非高速信号发送芯片和非高速信号接收芯片在所述PCB上的分布;
将所述PCB上所述高速信号发送芯片所在区域和所述高速信号接收芯片所述区域以及所述PCB上所述高速信号发送芯片和所述高速信号接收芯片之间的区域划分为高速信号区域;
将所述PCB上所述非高速信号发送芯片所在区域和所述非高速信号接收芯片所在区域以及所述PCB上所述非高速信号发送芯片和所述非高速信号接收芯片之间的区域划分为非高速信号区域。
优选地,对所述PCB进行高速信号区域和非高速信号区域的划分之后,还包括:
判断所述PCB中所述非高速信号区域所占的比例是否小于比例阈值;
若小于,则将部分所述高速信号区域划分为非高速信号区域,以使所述PCB中所述非高速信号区域所占的比例不小于比例阈值。
优选地,对所述高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔,包括:
对所述高速信号区域的铜箔使用第一剂量的棕化药水进行棕化处理,并重复该过程第一次数,所述第一次数为不小于1的整数。
优选地,对所述非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,所述第一粗糙度小于所述第二粗糙度,包括:
对所述非高速区域的铜箔使用第二剂量的棕化药水进行棕化处理,并重复第二次数;
所述第二次数为不小于1的整数且所述第二次数不小于所述第一次数,所述第二剂量不小于所述第一剂量,且在所述第二次数等于所述第一次数时所述第二剂量大于所述第一剂量,或者,在所述第二剂量等于所述第一剂量时所述第二次数大于所述第一次数。
优选地,基于各个所述链路的模型分别对所述高速信号进行仿真之后,还包括:
确定所述高速信号在各个所述链路的模型的眼图;
若存在PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值,则所述选择方法还包括:
判断所述损耗小于损耗阈值的所述链路的模型对应的所述眼图的眼高是否大于眼高阈值且眼宽是否大于眼宽阈值;
若均大于,则从眼高大于所述眼高阈值且眼宽大于所述眼宽阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
优选地,从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB,包括:
从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择损耗最小的PCB作为铜箔的粗糙度符合损耗要求的PCB。
为解决上述问题,本发明提供了一种PCB的选择系统,包括:
建模单元,用于分别建立多个印制电路板PCB上的链路的模型,多个所述PCB的铜箔的粗糙度等级各不相同;
仿真单元,用于基于各个所述链路的模型分别对高速信号进行仿真,得到所述高速信号在各个所述链路的模型的损耗;
判断单元,用于判断是否存在所述PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值,若是,则触发选择单元;
所述选择单元,用于从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
为解决上述问题,本发明提供了一种PCB的选择装置,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述任一项所述PCB的选择方法的步骤。
本发明提供了一种PCB的选择方法、系统及装置,本申请先分别建立多个PCB上的链路的模型,其中,多个PCB上的铜箔的粗糙度等级各不相同,再将高速信号分别在各个链路的模型上进行仿真,得到高速信号在各个链路的模型的损耗,根据高速信号在仿真后的损耗情况选择仿真时高速信号的损耗小于损耗阈值的链路的模型对应的PCB,解决了将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验从而使成本过高的问题,且能够选出符合损耗要求的PCB,提高PCB的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种PCB的选择方法的过程流程图;
图2为本发明提供的一种铜箔粗糙度的模型表征方法示意图;
图3为本发明提供的一种不同粗糙度的铜箔的微观结构及模型示意图;
图4为本发明提供的Case1等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图;
图5为本发明提供的Case2等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图;
图6为本发明提供的Case3等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图;
图7为本发明提供的Case4等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图;
图8为本发明提供的PCB上的芯片分布示意图;
图9为本发明提供的对PCB划分区域的示意图;
图10为本发明提供的一种PCB的选择装置的结构示意图。
具体实施方式
本发明的核心是提供一种PCB的选择方法、系统及装置,不仅能够选出符合损耗要求的铜箔,提高PCB的性能,同时还能降低成本。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种PCB的选择方法的过程流程图。
该选择方法包括:
S11:分别建立多个印制电路板PCB(Printed Circuit Board,印制电路板)上的链路的模型,多个PCB的铜箔的粗糙度等级各不相同;
本申请从现有技术中已有的铜箔的不同粗糙度的等级中选取符合高速信号的损耗要求的粗糙度的等级,但是如果将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验会使成本过高,因此,申请人根据多个粗糙度等级各不相同的PCB的铜箔分别建立多个PCB上的链路的模型,将高速信号在链路的模型上进行仿真,根据仿真结果确定选取哪个等级的粗糙度的铜箔作为PCB的铜箔。
S12:基于各个链路的模型分别对高速信号进行仿真,得到高速信号在各个链路的模型的损耗;
在对高速信号进行仿真后,能够得到高速信号在每个链路的模型上的损耗情况,从而根据损耗情况确定具体选取哪个等级的粗糙度的铜箔作为PCB的铜箔。
S13:判断是否存在PCB上的高速信号在链路的模型的损耗小于损耗阈值,若是,进入S14;
根据对高速信号仿真后得到的损耗判断建立的多个链路的模型中是否存在损耗小于损耗阈值的链路的模型,当存在时,高速信号的损耗小于损耗阈值的链路的模型对应的铜箔才符合要求。
S14:从损耗小于损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
根据高速信号在仿真后的损耗情况选择仿真时高速信号的损耗小于损耗阈值的链路的模型对应的铜箔,不仅能够选出符合损耗要求的铜箔,提高PCB的性能,还能降低成本。
在根据多个粗糙度等级各不相同的PCB的铜箔分别建立多个PCB上的链路的模型时,有多种方法,例如,如图2所示,图2为本发明提供的一种铜箔粗糙度的模型表征方法示意图,假设铜箔表面的铜牙由许多微小的铜球组成,每个铜球的大小及铜牙之间的间距为固定值。每个铜牙包含的铜球的数量越多则表示铜箔的粗糙度越高,因此,可以用每个铜牙包含的铜球的数量来表征铜箔的粗糙度。为了使粗糙度较高的铜箔和粗糙度较低的铜箔之间的对比更加明显,请参照图3,图3为本发明提供的一种不同粗糙度的铜箔的微观结构及模型示意图。
现有技术中有几种不同等级的铜箔的粗糙度,利用上述模型的表征方法,铜箔的几种粗糙度的等级如下表所示:
表1不同等级的铜箔的粗糙度及其对应的铜球个数对应表
粗糙度 | 铜球个数 | |
Case1 | 非常光滑 | 0个 |
Case2 | 光滑 | 50个 |
Case3 | 粗糙 | 79个 |
Case4 | 非常粗糙 | 92个 |
根据表1中的几种等级的粗糙度的铜箔,分别建立PCB上链路的模型,仿真时的高速信号可以选用PCIe(peripheral component interconnect express,高速串行计算机扩展总线标准),此外,为了避免由于走线长度不同造成的误差对铜箔的粗糙度的误差产生影响,可以设置走线长度为20英寸。当在基于Case1等级的粗糙度的铜箔建立的PCB上链路的模型上进行仿真时,仿真结果得到的高速信号的损耗的情况如图4所示,图4为本发明提供的Case1等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图,其中,右侧为损耗情况示意图,图中横坐标为仿真时信号的频率,本申请以PCIe为例,PCIe的频率为4GHz,纵坐标为损耗,可以看出PCIe在Case1等级的粗糙度的铜箔对应的PCB的链路的模型上的损耗约为6.76dB。
当在基于Case2等级的粗糙度的铜箔建立的PCB上链路的模型上进行仿真时,仿真结果得到的高速信号的损耗的情况如图5所示,图5为本发明提供的Case2等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图,右侧为损耗情况示意图,从图中可以看出PCIe在Case2等级的粗糙度的铜箔对应的PCB的链路的模型上的损耗约为8.61dB。
当在基于Case3等级的粗糙度的铜箔建立的PCB上链路的模型上进行仿真时,仿真结果得到的高速信号的损耗的情况如图6所示,图6为本发明提供的Case3等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图,右侧为损耗情况示意图,从图中可以看出PCIe在Case3等级的粗糙度的铜箔对应的PCB的链路的模型上的损耗约为9.64dB。
当在基于Case4等级的粗糙度的铜箔建立的PCB上链路的模型上进行仿真时,仿真结果得到的高速信号的损耗的情况如图7所示,图7为本发明提供的Case4等级的粗糙度的铜箔对应的高速信号的眼图以及损耗情况示意图,右侧为损耗情况示意图,从图中可以看出PCIe在Case4等级的粗糙度的铜箔对应的PCB的链路的模型上的损耗约为10.11。
根据高速信号在上述4个等级的粗糙度的铜箔建立的PCB上链路的模型上进行仿真的仿真结果,可以得出下表:
表2不同等级的粗糙度的铜箔对应的损耗
损耗dB/inch@4GHz | |
Case1 | 6.76 |
Case2 | 8.61 |
Case3 | 9.64 |
Case4 | 10.11 |
仿真结束后,根据仿真得到的损耗,判断是否存在PCB上的高速信号在链路的模型的损耗小于损耗阈值,若存在损耗小于损耗阈值的情况,那么久从损耗小于损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB,具体地,损耗阈值可以为9dB,如上述表2可知,Case1和Case2等级的粗糙度的铜箔符合要求,因此,可以从Case1和Case2等级的粗糙度的铜箔中选择一个作为PCB的铜箔。
当然,本申请对选择哪种模型来表征铜箔表面的粗糙度不做限定,对选用哪种高速信号作为仿真对象不做限定,对最终选择哪种等级的粗糙度的铜箔作为PCB的铜箔也不做限定,能够符合损耗要求即可。
综上,本申请提供的PCB的选择方法解决了将每个等级的粗糙度的铜箔都在实际应用中的PCB上做实验从而使成本过高的问题,且能够选出符合损耗要求的PCB,提高PCB的性能。
在上述实施例的基础上:
作为一种优选的实施例,从损耗小于损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB之后,还包括:
对PCB进行高速信号区域和非高速信号区域的划分;
对高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔;
对非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,第一粗糙度小于第二粗糙度。
本实施例中,考虑到PCB中的铜箔的粗糙度过高时,会使高速信号的损耗增大,因此,本申请选用粗糙度符合损耗要求的铜箔作为PCB的铜箔,从而降低铜箔对高速信号的质量的影响。
现有技术中,PCB的铜箔的粗糙度较低时可能会导致铜箔与PCB的介质之间的结合力降低,同时可能会导致PCB分层,申请人考虑到PCB中不仅会传输高速信号,也会进行非高速信号的传输,而非高速信号由于频率较低,PCB中铜箔的粗糙度对非高速信号的质量影响不大,因此,将PCB中的高速信号和非高速信号进行区域划分,以便对PCB中的铜箔的不同区域进行不同程度的棕化处理,从而在使铜箔的粗糙度在满足损耗要求的同时,增强铜箔与PCB的介质之间的结合力。
申请人为了使PCB中高速信号区域的铜箔的粗糙度在满足损耗要求的同时,和PCB的介质之间也有一定的结合力,将PCB中高速信号区域的铜箔进行第一棕化处理。
由于PCB中高速信号区域的铜箔第一棕化处理时只是增加了铜箔一定的粗糙度,因此,本申请将非高速信号区域的铜箔进行第二棕化处理,使非高速信号区域的铜箔的粗糙度比高速信号区域的粗糙度更高,进一步增强了PCB中整体的铜箔与PCB的介质之间的结合力。
综上,本申请对PCB的选择方法能够在降低高速信号的损耗的同时,提高PCB上尤其是非高速信号区域的铜箔的结合力,减小PCB分层的可能性,提高PCB的可靠性。
作为一种优选的实施例,对PCB进行高速信号区域和非高速信号区域的划分,包括:
确定高速信号发送芯片和高速信号接收芯片在PCB上的分布;
确定非高速信号发送芯片和非高速信号接收芯片在PCB上的分布;
将PCB上高速信号发送芯片所在区域和高速信号接收芯片区域以及PCB上高速信号发送芯片和高速信号接收芯片之间的区域划分为高速信号区域;
将PCB上非高速信号发送芯片所在区域和非高速信号接收芯片所在区域以及PCB上非高速信号发送芯片和非高速信号接收芯片之间的区域划分为非高速信号区域。
申请人考虑到高速信号和非高速信号在PCB中传输时,分别有对应的发送芯片和接收芯片,为了便于划分PCB中高速区域和非高速区域的部分,本实施例先对PCB上的高速信号发送芯片、高速信号接收芯片、非高速信号发送芯片以及非高速信号接收芯片分别进行分布设计,例如图8所示,图8为本发明提供的PCB上的芯片分布示意图,再将PCB上高速信号发送芯片和高速信号接收芯片之间的部分以及包括高速信号发送芯片和高速信号接收芯片的部分划分为高速信号区域,将PCB上非高速信号发送芯片和非高速信号接收芯片之间的部分以及包括非高速信号发送芯片和非高速信号接收芯片的部分划分为非高速信号区域。不仅将PCB划分为明确的两个部分,还便于后续对PCB中铜箔的分区域棕化处理。
作为一种优选的实施例,对PCB进行高速信号区域和非高速信号区域的划分之后,还包括:
判断PCB中非高速信号区域所占的比例是否小于比例阈值;
若小于,则将部分高速信号区域划分为非高速信号区域,以使PCB中非高速信号区域所占的比例不小于比例阈值。
申请人考虑到在对PCB中的铜箔进行棕化时,如果非高速信号区域所占的比例小于比例阈值时,棕化后可能还会存在铜箔和PCB的介质之间的结合力低的情况,因此,本申请在对PCB进行高速信号区域和非高速信号区域的划分之后,还判断PCB中的非高速信号区域所占的比例是否不小于比例阈值,如果不小于的话,PCB分层的可能性比较小,否则,PCB分层的可能性会比较大,那么为了降低PCB分层的可能性,将一部分高速信号区域划分为非高速信号区域,进行第二棕化处理,虽然会使高速信号有一定的损耗,但是保证了PCB的可靠性。
其中,比例阈值可以但不仅限为50%,能降低PCB分层的可能性即可。
作为一种优选的实施例,对高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔,包括:
对高速信号区域的铜箔使用第一剂量的棕化药水进行棕化处理,并重复该过程第一次数,第一次数为不小于1的整数。
本实施例中,在对PCB中高速信号区域的铜箔进行第一棕化处理时,为了能够在不对高速信号造成更大的损耗的同时,提高铜箔与PCB的介质之间的结合力,对高速信号区域的铜箔使用第一剂量的棕化药水进行棕化处理,第一剂量的棕化药水可以为5ml,可以将这个过程进行一次,也可以进行多次,本申请对此不做限定,对第一计量具体的数值也不做限定,能够在不对高速信号造成更大的损耗的同时,提高铜箔与PCB的介质之间的结合力即可。
作为一种优选的实施例,对非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,第一粗糙度小于第二粗糙度,包括:
对非高速区域的铜箔使用第二剂量的棕化药水进行棕化处理,并重复第二次数;
第二次数为不小于1的整数且第二次数不小于第一次数,第二剂量不小于第一剂量,且在第二次数等于第一次数时第二剂量大于第一剂量,或者,在第二剂量等于第一剂量时第二次数大于第一次数。
发明人考虑到PCB中非高速信号区域的铜箔需要更强的棕化,才能够提高铜箔与PCB的介质之间的结合力,因此,棕化时将非高速信号区域的铜箔粗糙度高于高速信号区域的铜箔的粗糙度,实际应用中,可以使用更大剂量的棕化药水,或者使用第一剂量的药水棕化多次,但是,在第二剂量等于第一剂量时,第二次数要大于第一次数,在第二次数等于第一次数时,第二剂量要大于第一剂量,从而使PCB中非高速信号区域的铜箔与PCB的介质之间的结合力更高,具体地,第一棕化处理和第二棕化处理的区域划分如图9所示。
作为一种优选的实施例,基于各个链路的模型分别对高速信号进行仿真之后,还包括:
确定高速信号在各个链路的模型的眼图;
若存在PCB上的高速信号在链路的模型的损耗小于损耗阈值,则选择方法还包括:
判断损耗小于损耗阈值的链路的模型对应的眼图的眼高是否大于眼高阈值且眼宽是否大于眼宽阈值;
若均大于,则从眼高大于眼高阈值且眼宽大于眼宽阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
本实施例中,为了观察高速信号更加明显的特征,在根据损耗选择PCB的铜箔的基础上,还根据眼图来选择输出的高速信号的质量更好的铜箔,眼图的眼宽和眼高能够更加准确的反映高速信号的质量,眼宽越宽,眼高越高,说明高速信号的质量越好。具体地,当存在PCB上的高速信号在链路的模型的损耗小于损耗阈值时,再从中选择眼高大于眼高阈值且眼宽大于眼宽阈值的链路的模型所对应地PCB作为铜箔的粗糙度符合损耗要求的PCB。进一步减小了高速信号的损耗,提高高速信号的质量。
具体地,例如上述对高速信号的仿真结果,可以得到高速信号各个链路的模型的眼图,分别如图4,图5,图6,图7中左侧的图所示,可整理出下表:
表3不同等级的粗糙度的铜箔对应的眼图数据及损耗
眼高/mv | 眼宽/ps | 损耗dB/inch@4GHz | |
Case1 | 247 | 88.75 | 6.76 |
Case2 | 140 | 77.50 | 8.61 |
Case3 | 89 | 73.13 | 9.64 |
Case4 | 69 | 67.50 | 10.11 |
其中,假设眼高阈值为100mv,眼宽阈值为75ps,由表3可知,Case1和Case2等级的粗糙度的铜箔的眼图符合要求,但是,在实际应用中,为了节约成本,选择Case2等级的粗糙度的铜箔作为PCB的铜箔较为合适,当然,本申请对此不做限定。同时,本申请也不限定眼高阈值和眼宽阈值的具体数值。
作为一种优选的实施例,从损耗小于损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB,包括:
从损耗小于损耗阈值的链路的模型所对应地PCB中选择损耗最小的PCB作为铜箔的粗糙度符合损耗要求的PCB。
本实施例中,为了使高速信号的损耗达到最小,从损耗小于损耗阈值的链路的模型所对应地PCB中选择损耗最小的PCB作为铜箔的粗糙度符合损耗要求的PCB,例如,由表2可知,Case1等级的粗糙度的铜箔对应的损耗最小,因此,可以选择Case1等级的粗糙度的铜箔作为PCB的铜箔。此外,在实际应用中,粗糙度越低的铜箔成本越低,因此,为了节约成本,还可以选择Case2等级的粗糙度的铜箔作为PCB的铜箔。
本发明提供了一种PCB的选择系统,包括:
建模单元,用于分别建立多个印制电路板PCB上的链路的模型,多个PCB的铜箔的粗糙度等级各不相同;
仿真单元,用于基于各个链路的模型分别对高速信号进行仿真,得到高速信号在各个链路的模型的损耗;
判断单元,用于判断是否存在PCB上的高速信号在链路的模型的损耗小于损耗阈值,若是,则触发选择单元;
选择单元,用于从损耗小于损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
对于本发明提供的一种PCB的选择系统的介绍请参照上述方法实施例,本发明在此不再赘述。
请参照图10,图10为本发明提供的一种PCB的处理装置的结构示意图。
本发明提供了一种PCB的选择装置,包括:
存储器1,用于存储计算机程序;
处理器2,用于执行计算机程序时实现如上述PCB的选择方法的步骤。
对于本发明提供的一种PCB的选择装置的介绍请参照上述方法实施例,本发明在此不再赘述。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种PCB的选择方法,其特征在于,包括:
分别建立多个印制电路板PCB上的链路的模型,多个所述PCB的铜箔的粗糙度等级各不相同;
基于各个所述链路的模型分别对高速信号进行仿真,得到所述高速信号在各个所述链路的模型的损耗;
判断是否存在所述PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值;
若是,则从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
2.如权利要求1所述的PCB的选择方法,其特征在于,从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB之后,还包括:
对所述PCB进行高速信号区域和非高速信号区域的划分;
对所述高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔;
对所述非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,所述第一粗糙度小于所述第二粗糙度。
3.如权利要求2所述的PCB的选择方法,其特征在于,对所述PCB进行高速信号区域和非高速信号区域的划分,包括:
确定高速信号发送芯片和高速信号接收芯片在所述PCB上的分布;
确定非高速信号发送芯片和非高速信号接收芯片在所述PCB上的分布;
将所述PCB上所述高速信号发送芯片所在区域和所述高速信号接收芯片所述区域以及所述PCB上所述高速信号发送芯片和所述高速信号接收芯片之间的区域划分为高速信号区域;
将所述PCB上所述非高速信号发送芯片所在区域和所述非高速信号接收芯片所在区域以及所述PCB上所述非高速信号发送芯片和所述非高速信号接收芯片之间的区域划分为非高速信号区域。
4.如权利要求3所述的PCB的选择方法,其特征在于,对所述PCB进行高速信号区域和非高速信号区域的划分之后,还包括:
判断所述PCB中所述非高速信号区域所占的比例是否小于比例阈值;
若小于,则将部分所述高速信号区域划分为非高速信号区域,以使所述PCB中所述非高速信号区域所占的比例不小于比例阈值。
5.如权利要求2所述的PCB的选择方法,其特征在于,对所述高速信号区域的铜箔进行第一棕化处理,得到第一粗糙度的铜箔,包括:
对所述高速信号区域的铜箔使用第一剂量的棕化药水进行棕化处理,并重复该过程第一次数,所述第一次数为不小于1的整数。
6.如权利要求5所述的PCB的选择方法,其特征在于,对所述非高速信号区域的铜箔进行第二棕化处理,得到第二粗糙度的铜箔,所述第一粗糙度小于所述第二粗糙度,包括:
对所述非高速区域的铜箔使用第二剂量的棕化药水进行棕化处理,并重复第二次数;
所述第二次数为不小于1的整数且所述第二次数不小于所述第一次数,所述第二剂量不小于所述第一剂量,且在所述第二次数等于所述第一次数时所述第二剂量大于所述第一剂量,或者,在所述第二剂量等于所述第一剂量时所述第二次数大于所述第一次数。
7.如权利要求1至6任一项所述的PCB的选择方法,其特征在于,基于各个所述链路的模型分别对所述高速信号进行仿真之后,还包括:
确定所述高速信号在各个所述链路的模型的眼图;
若存在PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值,则所述选择方法还包括:
判断所述损耗小于损耗阈值的所述链路的模型对应的所述眼图的眼高是否大于眼高阈值且眼宽是否大于眼宽阈值;
若均大于,则从眼高大于所述眼高阈值且眼宽大于所述眼宽阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
8.如权利要求1至6任一项所述的PCB的选择方法,其特征在于,从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB,包括:
从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择损耗最小的PCB作为铜箔的粗糙度符合损耗要求的PCB。
9.一种PCB的选择系统,其特征在于,包括:
建模单元,用于分别建立多个印制电路板PCB上的链路的模型,多个所述PCB的铜箔的粗糙度等级各不相同;
仿真单元,用于基于各个所述链路的模型分别对高速信号进行仿真,得到所述高速信号在各个所述链路的模型的损耗;
判断单元,用于判断是否存在所述PCB上的所述高速信号在所述链路的模型的损耗小于损耗阈值,若是,则触发选择单元;
所述选择单元,用于从损耗小于所述损耗阈值的链路的模型所对应地PCB中选择一个PCB作为铜箔的粗糙度符合损耗要求的PCB。
10.一种PCB的选择装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至8任一项所述PCB的选择方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010820318.XA CN112001139A (zh) | 2020-08-14 | 2020-08-14 | 一种pcb的选择方法、系统及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010820318.XA CN112001139A (zh) | 2020-08-14 | 2020-08-14 | 一种pcb的选择方法、系统及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112001139A true CN112001139A (zh) | 2020-11-27 |
Family
ID=73473766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010820318.XA Withdrawn CN112001139A (zh) | 2020-08-14 | 2020-08-14 | 一种pcb的选择方法、系统及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112001139A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101203088A (zh) * | 2006-12-13 | 2008-06-18 | 国际商业机器公司 | 具有选择性表面粗糙度的电路板及制备方法 |
CN103068175A (zh) * | 2012-11-08 | 2013-04-24 | 东莞生益电子有限公司 | 提高埋电阻印制线路板电阻值精度的方法 |
CN103425843A (zh) * | 2013-08-21 | 2013-12-04 | 杭州华三通信技术有限公司 | 铜箔粗糙度损耗建模方法和板材电气参数提取方法及装置 |
CN107066764A (zh) * | 2017-05-19 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种适用于高速线模型提取的铜箔粗糙度设计方法 |
US20180160526A1 (en) * | 2016-12-06 | 2018-06-07 | Cray Inc. | Pcb transmission lines having reduced loss |
WO2020038040A1 (zh) * | 2018-08-22 | 2020-02-27 | 郑州云海信息技术有限公司 | 信号链路信号质量评估方法、装置、设备及可读存储介质 |
-
2020
- 2020-08-14 CN CN202010820318.XA patent/CN112001139A/zh not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101203088A (zh) * | 2006-12-13 | 2008-06-18 | 国际商业机器公司 | 具有选择性表面粗糙度的电路板及制备方法 |
CN103068175A (zh) * | 2012-11-08 | 2013-04-24 | 东莞生益电子有限公司 | 提高埋电阻印制线路板电阻值精度的方法 |
CN103425843A (zh) * | 2013-08-21 | 2013-12-04 | 杭州华三通信技术有限公司 | 铜箔粗糙度损耗建模方法和板材电气参数提取方法及装置 |
US20180160526A1 (en) * | 2016-12-06 | 2018-06-07 | Cray Inc. | Pcb transmission lines having reduced loss |
CN107066764A (zh) * | 2017-05-19 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种适用于高速线模型提取的铜箔粗糙度设计方法 |
WO2020038040A1 (zh) * | 2018-08-22 | 2020-02-27 | 郑州云海信息技术有限公司 | 信号链路信号质量评估方法、装置、设备及可读存储介质 |
Non-Patent Citations (3)
Title |
---|
余振中: "铜箔粗糙度对高速材料信号损耗影响分析", 《覆铜板资讯》 * |
毛英捷: "印制电路铜面粗化效果对信号完整性的影响研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
莫欣满 等: "FPC高频材料信号损耗分析", 《印制电路信息》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004021766A (ja) | 電子回路設計方法及びコンピュータプログラム | |
CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
CN114417781B (zh) | Pcb走线串扰评估方法、系统、装置、设备及存储介质 | |
CN116011388B (zh) | 电路板的绕线方法、装置、存储介质及电子设备 | |
US8423938B2 (en) | Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium | |
CN110765723A (zh) | 一种基于bp神经网络的走线建模优化方法和装置 | |
CN101859331B (zh) | 布线设计系统及布线设计方法 | |
US20110023005A1 (en) | Wiring design assisting apparatus, wiring design assisting method, and computer-readable information recording medium | |
CN108124390A (zh) | 过孔反焊盘的布设方法、装置、pcb及过孔反焊盘制造装置 | |
CN112001139A (zh) | 一种pcb的选择方法、系统及装置 | |
CN111832247A (zh) | 一种基于bp神经网络的过孔反焊盘尺寸确定方法、装置 | |
CN117119671A (zh) | 高速信号线的优化方法、系统、电子设备及可读存储介质 | |
CN111654970A (zh) | 一种降低电路板链路损耗的设计方法、系统及电路板 | |
US9686053B2 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
CN113033129B (zh) | 减小高速电路信号串扰的方法、系统、设备及印制电路板 | |
CN116056341A (zh) | 一种印制电路板的信号线的布线方法和布线系统 | |
JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
CN112069767B (zh) | 一种传输线布线长度预估方法、装置、设备和介质 | |
US9733305B2 (en) | Frequency-domain high-speed bus signal integrity compliance model | |
Win et al. | A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation | |
CN218634401U (zh) | 一种印制电路板过孔结构和电子装置 | |
JPH1049568A (ja) | 回路基板設計方法及び記録媒体 | |
CN108990258B (zh) | 一种pcb板及一种电子设备 | |
US20230168723A1 (en) | Thermal relief implementing method, electronic device and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201127 |