CN108990258B - 一种pcb板及一种电子设备 - Google Patents

Abstract

本发明公开了一种PCB板，第一发射芯片、第一信号线以及第一接收芯片构成了高速链路，而上述高速链路设置在第一基板的表面，而上述第一基板的DF值小于0.015。在DF值更低的基板表面设置高速链路可以有效减少高速链路中能量的损耗，有效提高高路链路中所传递的高速信号的质量，从而可以设计更长的高速链路。在本发明中选用的第一基板的DF值小于现有技术中常规基板的DF值0.015，从而可以使得本申请中的在第一信号线之间所传递的高速信号的质量更高，可以使得第一信号线的长度更长。本发明还提供了一种电子设备，由于该电子设备设置有上述本发明所提供的PCB板，使得该电子设备同样具有上述有益效果。

Description

一种PCB板及一种电子设备

技术领域

本发明涉及集成电路技术领域，特别是涉及一种PCB板及一种电子设备。

背景技术

随着近年来科技不断的进步，PCB(印刷电路板)的结构以及制作工艺已经取得了极大的发展。

在现阶段，PCB板中通常需要设置高速链路，即用于传输高速信号的链路。而通常情况下高速链路的损耗对于在高速链路中所传递信号的质量有直接的影响。

在现有技术中，当PCB板中高速链路达到一定的长度时，其信号质量通常会太低以至于无法使用，所以在现有技术中，为了增加高速链路的长度，通常会在链路的中段加入驱动芯片以增强高速链路中的信号强度，抵消掉高速信号在高速链路中的损耗。

但是在现有技术中，在高速链路中设置驱动芯片会占用PCB板中的空间以及面积，从而增加PCB板的布线难度，同时会增加PCB板的成本。

发明内容

本发明的目的是提供一种PCB板，可以有效增加PCB板中所传输的高速信号的质量，从而可以在不增加驱动芯片的前提下设置更长的高速链路；本发明的另一目的在于提供一种电子设备，该电子设备中所传输的高速信号的质量更高。

为解决上述技术问题，本发明提供一种PCB板，包括：

第一基板；其中，所述第一基板的DF值小于0.015；

位于所述第一基板第一表面的第一发射芯片和第一接收芯片；其中，所述第一发射芯片与所述第一接收芯片之间传输高速信号；

位于所述第一基板第一表面的第一信号线；其中，所述第一信号线的一端与所述第一发射芯片电连接，所述第一信号线的另一端与所述第一接收芯片电连接，所述第一信号线中传输所述高速信号。

可选的，所述高速信号为PCIE信号。

可选的，所述第一基板的DF值小于0.01。

可选的，所述第一基板为S7038基板。

可选的，所述第一信号线的长度不小于20英寸。

可选的，所述PCB板还包括：

位于所述第一基板背向所述第一信号线一侧的第二基板；其中，所述第二基板的DF值不小于0.015；

位于所述第二基板朝向所述第一基板一侧表面的第二发射芯片和第二接收芯片；其中，所述第二发射芯片与所述第二接收芯片之间传输低速信号；

位于所述第二基板朝向所述第一基板一侧表面的第二信号线；其中，所述第二信号线的一端与所述第二发射芯片电连接，所述第二信号线的另一端与所述第二接收芯片电连接，所述第二信号线中传输所述低速信号。

可选的，所述PCB板还包括：

位于所述第一信号线背向所述第一基板一侧表面的第三基板；其中，所述第一基板的DF值小于0.015；

位于所述第三基板背向所述第一基板一侧表面的第三发射芯片和第三接收芯片；其中，所述第三发射芯片与所述第三接收芯片之间传输通信信号；

位于所述第三基板背向所述第一基板一侧表面的第三信号线；其中，所述第三信号线的一端与所述第三发射芯片电连接，所述第三信号线的另一端与所述第三接收芯片电连接，所述第三信号线中传输所述通信信号。

可选的，所述第三基板的DF值小于0.01。

可选的，所述第三基板为S7038基板。

本发明还提供了一种电子设备，包括如上述任一项所述的PCB板。

本发明所提供的一种PCB板，包括第一基板；其中，所述第一基板的DF值小于0.015；位于所述第一基板第一表面的第一发射芯片和第一接收芯片；其中，所述第一发射芯片与所述第一接收芯片之间传输高速信号；位于所述第一基板第一表面的第一信号线；其中，所述第一信号线的一端与所述第一发射芯片电连接，所述第一信号线的另一端与所述第一接收芯片电连接，所述第一信号线中传输所述高速信号。

上述第一发射芯片、第一信号线以及第一接收芯片构成了高速链路，而上述高速链路设置在第一基板的表面，而上述第一基板的DF值小于0.015。所谓DF值，即介质损耗因素，是指信号线中已漏失在基板中的能量，与尚存在线中能量的比值。在DF值更低的基板表面设置高速链路可以有效减少高速链路中能量的损耗，有效提高高路链路中所传递的高速信号的质量，从而可以设计更长的高速链路。在本发明中选用的第一基板的DF值小于现有技术中常规基板的DF值0.015，从而可以使得本申请中的在第一信号线之间所传递的高速信号的质量更高，可以使得第一信号线的长度更长。

本发明还提供了一种电子设备，由于该电子设备设置有上述本发明所提供的PCB板，使得该电子设备同样具有上述有益效果，在此不再进行赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的一种PCB板的结构示意图；

图2为IT180A基板的接收端眼图；

图3为IT180A基板的损耗趋势图；

图4为IT170GRA1基板的接收端眼图；

图5为IT170GRA1基板的损耗趋势图；

图6为S7038基板的接收端眼图；

图7为S7038基板的损耗趋势图；

图8为本发明实施例所提供的一种具体的PCB板的结构示意图；

图9为本发明实施例所提供的另一种具体的PCB板的结构示意图。

图中：1.第一基板、2.第一发射芯片、3.第一接收芯片、4.第一信号线、5.第二基板、6.第二发射芯片、7.第二接收芯片、8.第二信号线、9.第三基板、10.第三发射芯片、11.第三接收芯片、12.第三信号线。

具体实施方式

本发明的核心是提供一种PCB板。在现有技术中，PCB板中所选用的基板的DF值通常大于0.015，这就使得高路链路中所传递的高速信号的质量随高速链路的长度所衰减的值很高，从而使得其中所传递的高速信号的质量很差。为了提高高速链路中所传递的高速信号的质量，现阶段通常会在链路的中段加入驱动芯片以增强高速链路中的信号强度，抵消掉高速信号在高速链路中的损耗。但是在高速链路中设置驱动芯片会占用PCB板中的空间以及面积，从而增加PCB板的布线难度，同时会增加PCB板的成本。

而本发明所提供的一种PCB板，第一发射芯片、第一信号线以及第一接收芯片构成了高速链路，而上述高速链路设置在第一基板的表面，而上述第一基板的DF值小于0.015。所谓DF值，即介质损耗因素，是指信号线中已漏失在基板中的能量，与尚存在线中能量的比值。在DF值更低的基板表面设置高速链路可以有效减少高速链路中能量的损耗，有效提高高路链路中所传递的高速信号的质量，从而可以设计更长的高速链路。在本发明中选用的第一基板的DF值小于现有技术中常规基板的DF值0.015，从而可以使得本申请中的在第一信号线之间所传递的高速信号的质量更高，可以使得第一信号线的长度更长。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图2，图3，图4，图5，图6以及图7，图1为本发明实施例所提供的一种PCB板的结构示意图；图2为IT180A基板的接收端眼图；图3为IT180A基板的损耗趋势图；图4为IT170GRA1基板的接收端眼图；图5为IT170GRA1基板的损耗趋势图；图6为S7038基板的接收端眼图；图7为S7038基板的损耗趋势图。

参见图1，在本发明实施例中，所述PCB板包括第一基板1；其中，所述第一基板1的DF值小于0.015；位于所述第一基板1第一表面的第一发射芯片2和第一接收芯片3；其中，所述第一发射芯片2与所述第一接收芯片3之间传输高速信号；位于所述第一基板1第一表面的第一信号线4；其中，所述第一信号线4的一端与所述第一发射芯片2电连接，所述第一信号线4的另一端与所述第一接收芯片3电连接，所述第一信号线4中传输所述高速信号。

上述第一基板1的DF值需要小于0.015。所谓DF值，即介质损耗因素，是指信号线中已漏失在基板中的能量，与尚存在线中能量的比值。DF值越低，意味着设置在该基板表面的信号线中，散溢到基板中的能量越少，相应的在信号传递的过程中，保留在信号线中的能量越高，即信号质量越高。在本申请中，第一基板1的DF值需要小于现有技术中的DF值0.015，从而提高在本发明实施例所提供的PCB板中高速信号的质量，以及提高在本发明实施例所提供的PCB板中高速链路的长度。

具体的，在本发明实施例中可以选用IT170GRA1基板为第一基板1，即型号为IT170GRA1的基板为第一基板1，该型号的第一基板1的DF值为0.01，远低于现有技术中基板的DF值。有关上述第一基板1的具体材质将在下述内容中做详细介绍，在此不再进行赘述。

上述第一发射芯片2、第一信号线4以及第一接收芯片3均设置在第一基板1的第一表面。所谓第一表面，即第一基板1中用于设置第一发射芯片2、第一信号线4以及第一接收芯片3的表面。有关第一基板1中第一表面的具体朝向在本发明实施例中并不做具体限定。

上述第一发射芯片2会发送高速信号，而上述第一接收芯片3会接收第一发射芯片2所发送出的高速信号，即第一发射芯片2与第一接收芯片3之间会传输高速信号。所谓高速信号，即传输该信号的信号线长度大于该信号有效波长的六分之一，即信号线长度小于信号有效波长的1/6为低速信号，大于信号有效波长的1/6为高速信号。有关上述第一发射芯片2与第一接收芯片3的具体材质可以参照现有技术，在此不再进行赘述。

上述第一信号线4的一端与第一发射芯片2电连接，而第一信号线4的另一端与第一接收芯片3电连接，从而使得在第一发射芯片2与第一接收芯片3之间传输的高速信号会沿第一信号线4进行传播。即上述第一发射芯片2、第一信号线4以及第一接收芯片3会构成一个高速链路。需要说明的是，在本发明实施例中，在第一基板1表面可以设置多个高速链路，即在第一基板1表面可以设置多个第一发射芯片2以及多个第一接收芯片3，同时在一组第一发射芯片2与第一接收芯片3之中，还可以设置多条第一信号线4。有关上述高速链路的具体结构可以参照现有技术，在此不再进行赘述。

具体的，在本发明实施例中，在第一信号线4之中传播的高速信号可以具体为PCIE信号。PCIE是一种高速串行计算机扩展总线标准，而PCIE信号即为一种典型的高速信号。作为优选的，在本发明实施例中，上述第一信号线4的长度不小于20英寸。将第一信号线4的长度加长至20英寸，可以在保证传输在第一信号线4上高速信号的质量的基础上，尽可能多的延长第一信号线4的长度，即增加高速链路的长度，从而减少PCB板的布线难度。

作为优选的，在本发明实施例中，所述第一基板1的DF值小于0.01。在本发明实施例中，为了进一步提高第一信号线4中传输的高速信号的质量，可以进一步降低第一基板1的DF值，将第一基板1的DF值降低至0.01以下。具体的，在本发明实施例中，可以选用S7038基板为第一基板1，即型号为S7038的基板为第一基板1，该型号的第一基板1的DF值为0.007。

下面将提供三种不同材质基板的DF值对PCIE信号影响的仿真结果。在本发明实施例所建立的模型，其结构均与图1相似，其中第一信号线4的长度为20英寸，第一信号线4的线宽为5mil，相邻信号线之间的线间距为7mil。

参见图2与图3，为选用IT180A基板作为第一基板1的仿真结果。其中，IT180A基板的DF值为0.015，为现有技术中常用的基板。从图2中可以看出，当第一信号线4的长度达到20英寸时，以第一接收芯片3为接收端的眼图已经闭合，即此时第一接收芯片3所接收的信号的质量太低，无法使用。同时从图3中可以看出，此时在第一信号线4中，PCIE信号的损耗达到-0.682dB/inch@4GHz。

参见图4与图5，为选用IT170GRA1基板为第一基板1的仿真结果。其中，IT170GRA1基板的DF值为0.01。从图4中可以看出，当第一信号线4的长度达到20英寸时，以第一接收芯片3为接收端的眼图已经张开，即此时第一接收芯片3所接收的信号的质量尚可，可以使用。同时从图5中可以看出，此时在第一信号线4中，PCIE信号的损耗达到-0.622dB/inch@4GHz。

参见图6以及图7，为选用S7038基板为第一基板1的仿真结果。其中，S7038基板的DF值为0.007。从图6中可以看出，当第一信号线4的长度达到20英寸时，相比于选用IT180A基板作为第一基板1，以第一接收芯片3为接收端的眼图的眼高以及眼宽进一步提高，即此时第一接收芯片3所接收的信号的质量得到了进一步提高，可以使用。同时从图7中可以看出，此时在第一信号线4中，PCIE信号的损耗达到-0.585dB/inch@4GHz。

通过上述仿真结果可以看出，随着第一基板1DF值的降低，第一信号线4中传输的高速信号的质量更高，且第一信号线4中高速信号的损耗越来越低。

本发明实施例所提供的一种PCB板，上述第一发射芯片2、第一信号线4以及第一接收芯片3构成了高速链路，而上述高速链路设置在第一基板1的表面，而上述第一基板1的DF值小于0.015。所谓DF值，即介质损耗因素，是指信号线中已漏失在基板中的能量，与尚存在线中能量的比值。在DF值更低的基板表面设置高速链路可以有效减少高速链路中能量的损耗，有效提高高路链路中所传递的高速信号的质量，从而可以设计更长的高速链路。在本发明中选用的第一基板1的DF值小于现有技术中常规基板的DF值0.015，从而可以使得本申请中的在第一信号线4之间所传递的高速信号的质量更高，可以使得第一信号线4的长度更长。

本发明所提供的PCB板具体可以为具有分层结构的PCB板，有关本发明所提供的PCB板的具体结构将在下述发明实施例中做详细介绍。

请参考图8与图9，图8为本发明实施例所提供的一种具体的PCB板的结构示意图；图9为本发明实施例所提供的另一种具体的PCB板的结构示意图。

区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对PCB板的结构进行具体限定。其余内容已在上述发明实施例中进行了详细介绍，在此不再进行赘述。

在本发明实施例中，具体提供两种PCB板的具体结构，其中这两种PCB板均为具有分层结构的PCB板。

参见图8，第一种：本发明实施例所提供的PCB板还包括位于所述第一基板1背向所述第一信号线4一侧的第二基板5；其中，所述第二基板5的DF值不小于0.015；位于所述第二基板5朝向所述第一基板1一侧表面的第二发射芯片6和第二接收芯片7；其中，所述第二发射芯片6与所述第二接收芯片7之间传输低速信号；位于所述第二基板5朝向所述第一基板1一侧表面的第二信号线8；其中，所述第二信号线8的一端与所述第二发射芯片6电连接，所述第二信号线8的另一端与所述第二接收芯片7电连接，所述第二信号线8中传输所述低速信号。

上述PCB板具有两层结构，其中第一基板1位于上层，而第二基板5位于下层。位于第一基板1背向第二基板5一侧表面设置有由第一发射芯片2、第一信号线4以及第一接收芯片3所构成的高速链路；位于第二基板5朝向第一基板1一侧表面设置有由第二发射芯片6、第二信号线8以及第二接收芯片7所构成的低速链路，即在第二信号线8中传输有低速信号。上述低速链路的结构与上述高速链路的结构基本类似，主要区别点在于在第二信号线8中所传输的信号为低速信号。有关上述低速链路的具体结构可以参照上述内容以及现有技术，在此不再进行赘述。

由于在第二信号线8中传输的信号为低速信号，相应的对于第二信号线8的损耗通常并不做具体限定。进而在本发明实施例中，具体选用DF值不小于0.015的基板作为第二基板5。具体的，在本发明实施例中可以选用IT180A基板作为第二基板5。选用DF值不小于0.015的基板作为第二基板5可以有效降低PCB板的成本。

参见图9，第二种：本发明实施例所提供的PCB板还包括位于所述第一信号线4背向所述第一基板1一侧表面的第三基板9；其中，所述第一基板1的DF值小于0.015；位于所述第三基板9背向所述第一基板1一侧表面的第三发射芯片10和第三接收芯片11；其中，所述第三发射芯片10与所述第三接收芯片11之间传输通信信号；位于所述第三基板9背向所述第一基板1一侧表面的第三信号线12；其中，所述第三信号线12的一端与所述第三发射芯片10电连接，所述第三信号线12的另一端与所述第三接收芯片11电连接，所述第三信号线12中传输所述通信信号。

上述PCB板通常具有两层结构，其中第一基板1位于下层，而第三基板9位于上层。位于第一基板1朝向第三基板9一侧表面设置有由第一发射芯片2、第一信号线4以及第一接收芯片3所构成的高速链路。由于在本结构中第一信号线4同时与第一基板1以及第三基板9相接触，相应的在本结构中第一基板1与第三基板9的DF值均需要小于0.015，以保证在第一信号线4中所传输的高速信号的质量。

位于第三基板9朝向第一基板1一侧表面设置有由第三发射芯片10、第三信号线12以及第三接收芯片11所构成的通信链路，即在第三信号线12中传输有通信信号。该通信信号可以是高速信号也可以是低速信号，在本发明实施例中并不做具体限定。上述通信链路的结构与上述高速链路的结构基本类似，主要区别点在于在第三信号线12中所传输的信号可以为低速信号，也可以为高速信号。有关上述通信链路的具体结构可以参照上述内容以及现有技术，在此不再进行赘述。

由于在本结构中第一信号线4同时与第一基板1以及第二基板5相接触，为了保证第一信号线4中所传输的高速信号的质量，在本结构中需要选用DF值低于0.015的基板作为第一基板1以及第三基板9。

作为优选的，在本发明实施例中，所述第三基板9的DF值小于0.01。在本发明实施例中，为了进一步提高第一信号线4中传输的高速信号的质量，可以进一步降低第三基板9的DF值，将第三基板9的DF值降低至0.01以下。具体的，在本发明实施例中，可以选用S7038基板为第三基板9，即型号为S7038的基板为第三基板9，该型号的第三基板9的DF值为0.007。

本发明实时例具体提供了两种PCB板的具体结构，与需要传输高速信号的信号线相接触的基板均为DF值小于0.015的基板，从而有效保证高速信号的质量。

本发明还提供了一种电子设备，包括如上述任一发明实施例所提供的PCB板。由于该PCB板中传递的高速信号的质量更高，使得本发明实施例所提供的电子设备中传输的高速信号的质量更高。有关电子设备中其余部件的具体内容以及具体结构可以参照现有技术，在此不再进行赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种PCB板及一种电子设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (6)

1.一种PCB板，其特征在于，包括：

第一基板；其中，所述第一基板的DF值小于0.015；

位于所述第一基板第一表面的第一发射芯片和第一接收芯片；其中，所述第一发射芯片与所述第一接收芯片之间传输高速信号；

位于所述第一基板第一表面的第一信号线；其中，所述第一信号线的一端与所述第一发射芯片电连接，所述第一信号线的另一端与所述第一接收芯片电连接，所述第一信号线中传输所述高速信号；

所述第一基板为S7038基板；

所述第一信号线的长度不小于20英寸；

所述高速信号为PCIE信号；

所述第一信号线的线宽为5mil，线距为7mil；

所述PCIE信号的损耗达到-0.585dB/inch@4GHz。

2.根据权利要求1所述的PCB板，其特征在于，所述PCB板还包括：

位于所述第一基板背向所述第一信号线一侧的第二基板；其中，所述第二基板的DF值不小于0.015；

位于所述第二基板朝向所述第一基板一侧表面的第二发射芯片和第二接收芯片；其中，所述第二发射芯片与所述第二接收芯片之间传输低速信号；

位于所述第二基板朝向所述第一基板一侧表面的第二信号线；其中，所述第二信号线的一端与所述第二发射芯片电连接，所述第二信号线的另一端与所述第二接收芯片电连接，所述第二信号线中传输所述低速信号。

3.根据权利要求1所述的PCB板，其特征在于，所述PCB板还包括：

位于所述第一信号线背向所述第一基板一侧表面的第三基板；其中，所述第一基板的DF值小于0.015；

位于所述第三基板背向所述第一基板一侧表面的第三发射芯片和第三接收芯片；其中，所述第三发射芯片与所述第三接收芯片之间传输通信信号；

位于所述第三基板背向所述第一基板一侧表面的第三信号线；其中，所述第三信号线的一端与所述第三发射芯片电连接，所述第三信号线的另一端与所述第三接收芯片电连接，所述第三信号线中传输所述通信信号。

4.根据权利要求3所述的PCB板，其特征在于，所述第三基板的DF值小于0.01。

5.根据权利要求4所述的PCB板，其特征在于，所述第三基板为S7038基板。

6.一种电子设备，其特征在于，包括如权利要求1至5任一项权利要求所述的PCB板。

Images