CN104182593A - 一种性价比较好的pcb设计方法 - Google Patents
一种性价比较好的pcb设计方法 Download PDFInfo
- Publication number
- CN104182593A CN104182593A CN201410448203.7A CN201410448203A CN104182593A CN 104182593 A CN104182593 A CN 104182593A CN 201410448203 A CN201410448203 A CN 201410448203A CN 104182593 A CN104182593 A CN 104182593A
- Authority
- CN
- China
- Prior art keywords
- pcb
- layer
- cost performance
- loss material
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种性价比较好的PCB设计方法，所述PCB采用PCB材料混压设计方式，PCB板上使用normalloss和lowloss材料两种，其中，在PCB板上高速信号走线层使用Lowloss材料，普通低速信号走线层使用normalloss材料。本发明提供了一种PCB材料混压设计方法，不仅能满足长PCB走线的高速信号质量，而且可有效降低产品开发成本，提升产品的性价比，满足高速信号质量且有效降低产品设计质量。
Description
技术领域
本发明涉及一种性价比较好的PCB设计方法。
背景技术
目前主板设计时，为考虑开发成本，提升产品市场竞争力。在电子器件和PCB材料选择上都趋向于成本较低的设计方案。因而，对于PCB材料的选择，一般会首先normal loss材料进行设计，当PCB打板信号测试出现问题话，再考虑更换性能较好的Low loss材料进行设计。这样，不仅会延长产品的开发周期，而且，PCB整板材料切换成low loss模式，将大幅提升产品开发费用。low loss材料价格一般为normal loss材料的3~4倍，这样对于PCB板叠层数较高时(比如：10层板以上)，其材料替换后的产品开发将会更高。
目前Server产品PCB设计正趋向于信号高速度，走线互连高密度方向发展。为提升高速信号设计余量， PCB设计者可从以下方面考虑：
(1)Re-driver/Re-timer的使用；
(2)更好的Connector/Cable连接器；
(3)更优化的Trace走线拓扑，如较短的PCB走线；
(4)更好的PCB材料，如low loss材料等。
其中，（1）、（2）、（4）方法都是采用更好的器件及PCB材料来满足信号性能，这样会导致产品开发成本的大幅提升。而对于方法3:缩短PCB走线长度的方式又存在一定的局限性，其受到PCB板上器件的摆放位置影响较大。
以Server产品为例，传统8层板叠层设计及高速信号走线层如图1所示, QPI/PCIE等高速信号在叠层中的每信号层上均有分布，其PCB材料选择为normal loss。因此，若设计存在差异化功能，可能会造成外层或内层高速信号线PCB trace走线较长，引起信号衰减失效。
因而，为满足设计的需求，一般会更换较好的材料，按图2所示，为满足设计需求，其PCB整板更换成较好的low loss材料，这样势必会增加产品开发费用，降低产品市场竞争力。
发明内容
本发明要解决的技术问题是：提供一种性价比较好的PCB设计方法。
本发明所采用的技术方案为：
一种性价比较好的PCB设计方法，所述PCB采用PCB材料混压设计方式，PCB板上使用normal loss和low loss材料两种，其中，在PCB板上高速信号走线层使用Low loss材料，普通低速信号走线层使用normal loss材料。
事先将主板上的高速信号全部集中在PCB同层或几层上，这样，PCB板上使用的low loss材料的数量将大幅降低。因此，可有效降低产品的开发成本。
根据layout实际走线模式，在PCB叠层中，位于某Signal Layer上的PCIE trace长度超出spec规定，而其他信号层QPI/PCIE长度均满足spec要求， 将该信号层所在的Prepreg材料，由normal loss材料更换为low loss材料。
注：core又叫内芯板；pp的英文是prepreg，也叫预浸或半固化片。PP和core相比要软一些，并且有一定的粘性，它有很多种厚度可供选择，以便对电路板的叠层厚度进行调整以达到控制阻抗的目的。core是两面带铜箔的，pp就是单纯的介质。
对于PCB叠层中，当位于CORE层走线的信号较长时，其他信号仍满足spec要求时，将该信号走线布置到Prepreg材料层，同时将该Prepreg材料层由normal loss材料更换为low loss材料。
本发明的有益效果为：本发明提供了一种PCB材料混压设计方法，不仅能满足长PCB走线的高速信号质量，而且可有效降低产品开发成本，提升产品的性价比。
附图说明
图1为传统8层叠层及材料选择；
图2为PCB走线较长时，材料替换方式；
图3为Layer1上PCIE走线较长时，PCB板材替换方式；
图4为芯板core更换low loss材料；
图5为化片Prepreg更换low loss材料。
具体实施方式
下面参照附图，通过具体实施方式，对本发明进一步说明：
一种性价比较好的PCB设计方法， 为满足高速信号质量且有效降低产品设计质量，所述PCB采用PCB材料混压设计方式，PCB板上使用normal loss和low loss材料两种，其中，在PCB板上高速信号走线层使用Low loss材料，普通低速信号走线层使用normal loss材料。
事先将主板上的高速信号全部集中在PCB同层或几层上，这样，PCB板上使用的low loss材料的数量将大幅降低。因此，可有效降低产品的开发成本。
根据layout实际走线模式，在PCB叠层中，位于某Signal Layer上的PCIE trace长度超出spec规定，而其他信号层QPI/PCIE长度均满足spec要求， 将该信号层所在的Prepreg材料，由normal loss材料更换为low loss材料。
为满足产品设计需求和有效降低产品开发费用，对违反spec规定的设计，将采用PCB叠层材料压合设计模式，根据layout实际走线模式，确定材料替换及layout优化方式。如上图1在PCB叠层中，对于位于Signal Layer1上的PCIE trace长度超出spec规定，而其他信号层QPI/PCIE长度均满足spec要求，那样， 我们仅需更换layer1和layer2之间的Prepreg材料即可，如图3所示。
对于PCB叠层中，当位于CORE层走线的信号较长时，其他信号仍满足spec要求时，将该信号走线布置到Prepreg材料层，同时将该Prepreg材料层由normal loss材料更换为low loss材料。
如图4所示，由于器件摆放问题，原先内层走线的QPI信号较长，而外层PCIE仍满足spec要求时，通常会考虑更换layer2与layer3之间芯板core1和layer6与layer7之间芯板core3的材料为low loss性能。
但经过咨询材料商，通常芯板Core的价格要高于化片Prepreg。因此，我们将内层QPI信号布置到外层Layer1&Layer2进行布线，这样，不仅能有效保证信号质量，也可进步降低产品开发成本，如图5所示。
Claims (4)
1.一种性价比较好的PCB设计方法，其特征在于：所述PCB采用PCB材料混压设计方式，PCB板上使用normal loss和low loss材料两种，其中，在PCB板上高速信号走线层使用Low loss材料，普通低速信号走线层使用normal loss材料。
2.根据权利要求1所述的一种性价比较好的PCB设计方法，其特征在于：将主板上的高速信号全部集中在PCB同层或几层上。
3.根据权利要求1或2所述的一种性价比较好的PCB设计方法，其特征在于：根据layout实际走线模式，在PCB叠层中，位于某Signal Layer上的PCIE trace长度超出spec规定，而其他信号层QPI/PCIE长度均满足spec要求， 将该信号层所在的Prepreg材料，由normal loss材料更换为low loss材料。
4.根据权利要求2或3所述的一种性价比较好的PCB设计方法，其特征在于：对于PCB叠层中，当位于CORE层走线的信号较长时，其他信号仍满足spec要求时，将该信号走线布置到Prepreg材料层，同时将该Prepreg材料层由normal loss材料更换为low loss材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410448203.7A CN104182593A (zh) | 2014-09-04 | 2014-09-04 | 一种性价比较好的pcb设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410448203.7A CN104182593A (zh) | 2014-09-04 | 2014-09-04 | 一种性价比较好的pcb设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104182593A true CN104182593A (zh) | 2014-12-03 |
Family
ID=51963629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410448203.7A Pending CN104182593A (zh) | 2014-09-04 | 2014-09-04 | 一种性价比较好的pcb设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104182593A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106971052A (zh) * | 2017-05-27 | 2017-07-21 | 郑州云海信息技术有限公司 | 一种高速板卡叠层的优化设计方法 |
| CN108990258A (zh) * | 2018-08-24 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种pcb板及一种电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852633A (zh) * | 2005-11-21 | 2006-10-25 | 华为技术有限公司 | 一种可实现高速信号传输的印制电路板及制作方法 |
| US20140020941A1 (en) * | 2012-07-20 | 2014-01-23 | Nec Corporation | Printed circuit board and electronic device comprising the same |
| CN104427756A (zh) * | 2013-09-09 | 2015-03-18 | 鸿富锦精密工业（深圳）有限公司 | 多层混压印刷电路板 |
-
2014
- 2014-09-04 CN CN201410448203.7A patent/CN104182593A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852633A (zh) * | 2005-11-21 | 2006-10-25 | 华为技术有限公司 | 一种可实现高速信号传输的印制电路板及制作方法 |
| US20140020941A1 (en) * | 2012-07-20 | 2014-01-23 | Nec Corporation | Printed circuit board and electronic device comprising the same |
| CN104427756A (zh) * | 2013-09-09 | 2015-03-18 | 鸿富锦精密工业（深圳）有限公司 | 多层混压印刷电路板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106971052A (zh) * | 2017-05-27 | 2017-07-21 | 郑州云海信息技术有限公司 | 一种高速板卡叠层的优化设计方法 |
| CN108990258A (zh) * | 2018-08-24 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种pcb板及一种电子设备 |
| CN108990258B (zh) * | 2018-08-24 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种pcb板及一种电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019015199A1 (zh) | 一种硬盘背板、制作及其实现方法 | |
| CN104427756A (zh) | 多层混压印刷电路板 | |
| CN103970956A (zh) | 一种同层不同阻抗控制传输线的设计方法 | |
| CN102427663A (zh) | 高速pcb设计信号阻抗的控制方法 | |
| CN104182593A (zh) | 一种性价比较好的pcb设计方法 | |
| CN203535549U (zh) | 一种适用于多种服务器主板应用的bmc模块 | |
| CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
| CN201750634U (zh) | 一种带有软硬结合电路板的压合托架结构的改良 | |
| CN102523683A (zh) | 一种刚挠结合板及其制作方法 | |
| CN200976709Y (zh) | 可抑制电磁波辐射的电路板堆迭结构 | |
| CN103491708A (zh) | 一种高密度互连集成印制电路板及其制作方法 | |
| CN103369821A (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
| CN202918582U (zh) | 一种软硬结合板的混压叠层结构 | |
| CN107846780B (zh) | 一种在pcb板中走线的方法 | |
| CN203618215U (zh) | 防阶梯式印制板翘曲的排板结构 | |
| CN203645911U (zh) | 改善排孔区域平整分层的内层芯板及多层pcb板 | |
| CN203574934U (zh) | 一种pcb板 | |
| CN111770626B (zh) | 高速信号链路 | |
| CN203197332U (zh) | 一种pcb板的 pth槽锣半孔加工装置 | |
| CN203407075U (zh) | 一种多层柔性印刷电路板 | |
| CN203407071U (zh) | 压接盲孔线路板 | |
| CN203689213U (zh) | 一种用于运行Android系统的主板 | |
| CN201976340U (zh) | 一种阻抗电路板 | |
| CN217470384U (zh) | 一种表面粗糙度非对称的pcb芯板及pcb层叠 | |
| CN102573306A (zh) | 一种用于生产外层半压合板的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141203 |
|
| RJ01 | Rejection of invention patent application after publication |