JP5770936B2 - プリント基板 - Google Patents
プリント基板 Download PDFInfo
- Publication number
- JP5770936B2 JP5770936B2 JP2014521089A JP2014521089A JP5770936B2 JP 5770936 B2 JP5770936 B2 JP 5770936B2 JP 2014521089 A JP2014521089 A JP 2014521089A JP 2014521089 A JP2014521089 A JP 2014521089A JP 5770936 B2 JP5770936 B2 JP 5770936B2
- Authority
- JP
- Japan
- Prior art keywords
- signal pin
- circuit board
- printed circuit
- pin pad
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims 1
- 238000004088 simulation Methods 0.000 description 27
- 238000005476 soldering Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、プリント基板に関し、特に面付けコネクタの信号ピンと、この信号ピンに接続するプリント基板上の信号ピン用パッドとの間のインピーダンスを整合させるプリント基板に適用して好適なものである。
従来、面付けコネクタをプリント基板に接続し、プリント基板を介して面付けコネクタからの高速信号を伝送しようとすると、ノイズや反射が発生し、信号品質が低下するという問題がある。
具体的には、面付けコネクタの信号ピンに接続するプリント基板上の信号ピン用パッドと、この信号ピン用パッドの直下に設けられるグランド層との間で容量結合が発生し、この容量結合により信号ピン用パッドのインピーダンスが低下する。信号ピン用パッドのインピーダンスが低下すると、面付けコネクタの信号ピンと、この信号ピンに接続する信号ピン用パッドとの間のインピーダンス不整合により反射が生じる。その結果、信号品質が低下する。
これまでは、伝送速度が比較的低速であったため、伝送信号の立ち上がり/立ち下がり時間が信号ピン用パッド部分の電気長と比較して非常に大きかった。そのため、たとえ信号ピン用パッドのインピーダンスが低下して、インピーダンス不整合により反射が生じた場合であっても、その反射量は実質的に小さく、信号品質に与える影響も小さかった。
しかし近年、伝送速度の高速化により、伝送信号の立ち上がり/立ち下がり時間が信号ピン用パッド部分の電気長と比較して小さくなり、信号ピン用パッドのインピーダンスが低下すると、インピーダンス不整合により生じる反射の反射量は大きくなる。その結果、信号品質に与える影響が顕著になる。
そこで伝送速度が高速であっても信号ピン用パッドのインピーダンスが低下することを抑制し得る様々な技術が検討され開示されている。
例えば特許文献1には、面付けコネクタの信号ピンと信号ピン用パッドとの間の接続部分が信号ピンの両端部のみとなるように、信号ピン用パッドの中央部を削って信号ピン用パッドを2箇所に分割し、信号ピン用パッド直下のグランド層と対向する信号ピン用パッドの面積を小さくすることにより、信号ピン用パッドとグランド層との容量結合を減少させ、信号ピン用パッドのインピーダンスが低下することを抑制することによりインピーダンス整合を試みる技術が開示されている。なお信号ピンと信号ピン用パッドとははんだ付けされ、はんだ付け後の信号ピンの中央部は、フィレットが形成されずに浮いた状態となる。
また特許文献2には、面付けコネクタの信号ピンの一端を削り、信号ピンが信号ピン用パッドと接する面積を減らし、それに合わせて信号ピン用パッドを小さくし、信号ピン用パッド直下のグランド層と対向する信号ピン用パッドの面積を小さくすることにより、信号ピン用パッドとグランド層との容量結合を減少させ、信号ピン用パッドのインピーダンスが低下することを抑制することによりインピーダンス整合を試みる技術が開示されている。また信号ピン用パッド直下のグランド層も削って、信号ピン用パッドと対向する信号ピン用パッド直下のグランド層を減少させ、信号ピン用パッドとグランド層との容量結合を減少させ、信号ピン用パッドのインピーダンスが低下することを抑制することによりインピーダンス整合を試みる技術が開示されている。
しかし、特許文献1に開示された技術では、面付けコネクタの信号ピンと接続するプリント基板上の信号ピン用パッドの中央部を削っており、信号ピン用パッドを削らない場合にははんだ付けされていた信号ピン中央部が削られることから、はんだ付けされていた場合と比較してフィレットの形成領域が減少する。よって面付けコネクタの信号ピンとプリント基板上の信号ピン用パッドとの間の接続部分において、接続信頼性が低下するという問題が生じる。
また特許文献2に開示された技術では、信号ピンの一端を削り、接続する信号ピン用パッドもあわせて小さくしており、信号ピン及び信号ピン用パッドを削らない場合と比較して、信号ピンと信号ピン用パッドとの間の接続面積が小さくなることから、はんだ付けされていた場合と比較してフィレットの形成領域が減少する。よって面付けコネクタの信号ピンとプリント基板上の信号ピン用パッドとの間の接続部分において、接続信頼性が低下するという問題が生じる。
また信号ピン用パッド直下のグランド層も削る場合、削ったグランド層の直下に信号線を配置すると、信号のリターン電流が確保できなくなり、信号品質が低下してしまう。よってグランド層を削った位置の直下には信号線を配置することができなくなることから、配線可能領域が減少するという問題が生じる。
本発明は以上の点を考慮してなされたもので、接続信頼性を確保しつつ、信号ピン用パッドのインピーダンスが低下することを抑制して、インピーダンス整合を行い得るプリント基板を提案しようとするものである。
かかる課題を解決するために、本発明においては、面付けコネクタからの信号ピンとはんだ接続される信号ピン用パッドと、信号ピン用パッドの下層に配置されるグランド層とを備えたプリント基板において、信号ピンと信号ピン用パッドとの接続領域周囲には、はんだ接続された後にフィレットが形成され、信号ピン用パッドには、信号ピンとの接続領域内にくり抜き部分が設けられ、くり抜き部分の寸法は、信号ピンの寸法公差、プリント基板の製造公差及び面付けコネクタの搭載位置公差に基づいて、信号ピンとの接続領域内に完全に覆われる範囲内に設定され、必要に応じてグランド層を削り、削る領域はできるだけ小さくなるようにすることを特徴とする。
本発明によれば、接続信頼性を確保しつつ、信号ピン用パッドのインピーダンスが低下することを抑制して、インピーダンス整合を行うことができる。
以下図面について、本発明の一実施の形態を詳述する。
(1)第1の実施の形態
(1−1)プリント基板の外観構成
図1は、プリント基板1の外観構成を示す。プリント基板1と面付けコネクタ2とは、はんだ付けにより接続される。プリント基板1において、面付けコネクタ2からの信号ピン3及びグランドピン4の端部は、プリント基板1上の信号ピン用パッド5及びグランドピン用パッド6に接続される。また信号ピン用パッド5及びグランドピン用パッド6の直下には、グランド層7が配置される。また信号ピン用パッド5及びグランドピン用パッド6の下層には信号線8が設けられる。断面Aは、信号ピン3、グランドピン4、信号ピン用パッド5、グランドピン用パッド6及びグランド層7を含む断面であり、詳細については後述する(図2参照)。
(1−1)プリント基板の外観構成
図1は、プリント基板1の外観構成を示す。プリント基板1と面付けコネクタ2とは、はんだ付けにより接続される。プリント基板1において、面付けコネクタ2からの信号ピン3及びグランドピン4の端部は、プリント基板1上の信号ピン用パッド5及びグランドピン用パッド6に接続される。また信号ピン用パッド5及びグランドピン用パッド6の直下には、グランド層7が配置される。また信号ピン用パッド5及びグランドピン用パッド6の下層には信号線8が設けられる。断面Aは、信号ピン3、グランドピン4、信号ピン用パッド5、グランドピン用パッド6及びグランド層7を含む断面であり、詳細については後述する(図2参照)。
なお従来のプリント基板では、信号ピン用パッドと、その直下のグランド層との間で容量結合が生じ、信号ピン用パッドのインピーダンスが低下するという問題がある。信号ピン用パッドのインピーダンスが低下すると、信号ピンと信号ピン用パッドとの間のインピーダンス不整合により反射が生じ、その結果、信号品質が低下する。本発明では、後述する構成を採用することにより、この信号ピン用パッドのインピーダンス低下を抑制することができる。
(1−2)プリント基板の断面構成
図2は、プリント基板1における断面Aの概略構成を示す。断面Aにおいて、信号ピン3は、はんだ接続部分9及びフィレット10により、信号ピン用パッド5に接続される。信号ピン用パッド5の中心部分には、くり抜き部分11が設けられる。
図2は、プリント基板1における断面Aの概略構成を示す。断面Aにおいて、信号ピン3は、はんだ接続部分9及びフィレット10により、信号ピン用パッド5に接続される。信号ピン用パッド5の中心部分には、くり抜き部分11が設けられる。
またグランドピン4は、はんだ接続部分12及びフィレット13により、グランドピン用パッド6に接続される。なおグランドピン用パッド6の中心部には、ここではくり抜き部分を設けていないが設けるとしてもよい。
またグランド層7の上層には表面絶縁層14が設けられ、表面絶縁層14の上層にはレジスト層15が設けられる。一方グランド層7の下層には中層絶縁層16が設けられ、中層絶縁層16の下層には信号層17が設けられ、信号層17の下層には2層目の中層絶縁層18が設けられ、中層絶縁層18の下層には2層目のグランド層19が設けられる。また信号層17には信号線20が配置される。
また図2において図示するように、信号線20の幅をG、信号ピン用パッド5の幅をB、表面絶縁層14の厚さをC、信号ピン3の幅をD、くり抜き部分11の幅をEとして示す。
ここで、本実施の形態におけるくり抜き部分11の寸法(幅及び長さ)は、信号ピン3の寸法公差、プリント基板1の製造公差M及び面付けコネクタ2の搭載位置公差Nを考慮しても、信号ピン3に完全に覆われる範囲内に設定される。このようにくり抜き部分11を信号ピン3に完全に覆われる範囲内に設定すると、たとえ信号ピン用パッド5にくり抜き部分11を設けたとしても、はんだ付けした後の信号ピン3と信号ピン用パッド5との接続部周囲にフィレット10を形成することができるため、接続信頼性を確保することができる。
信号ピン3の幅方向の寸法公差をL1、プリント基板1の幅方向の製造公差をM1、面付けコネクタ2の幅方向の搭載位置公差をN1とした場合、公差のばらつきは通常正規分布であり、公差の和はそれぞれの公差要素の2乗和で表すことができることから、本実施の形態におけるくり抜き部分11の幅Eは、下記(1)式を満たす範囲で設定される。
上記(1)式を満たす範囲でくり抜き部分11の幅Eを設定することにより、はんだ付け後の信号ピン3と信号ピン用パッド5との接続部周囲にフィレット10を従来と同様に形成することができる。はんだ付けにより接続したはんだ接続部分9の経年劣化に対する接続信頼性は、フィレット10の形成領域により決定する。本実施の形態においてフィレット10の形成領域は従来と同様に確保していることから、信号ピン3と信号ピン用パッド5との間の接続信頼性は従来と同程度に確保することができる。
図3は、図2において図示した断面Aの概略構成との比較として、従来のプリント基板における断面Aの概略構成を示す。従来のプリント基板においては、本実施の形態におけるくり抜き部分11が設けられていない。そのため信号ピン用パッドとグランド層との容量結合により信号ピン用パッドのインピーダンスが低下する。例えば、信号ピン用パッドの幅BBが0.7mm、表面絶縁層の厚さCCが0.1〜0.15mm、信号線の幅GGが0.1〜0.2mmの場合、信号線と比較して、信号ピン用パッドのインピーダンスは半分以下に低下する。この結果、信号ピンと信号ピン用パッドとの間のインピーダンス不整合により、信号品質が低下するという問題が生じる。
(1−3)プリント基板の上面構成
図4は、プリント基板1の上面の概略構成を示す。面付けコネクタ2の信号ピン3は、はんだ接続部分9及びフィレット10により、信号ピン用パッド5に接続される。信号ピン用パッド5の中心部には、図2にも示したように、くり抜き部分11が設けられる。くり抜き部分11は、図示するように長方形となる。
図4は、プリント基板1の上面の概略構成を示す。面付けコネクタ2の信号ピン3は、はんだ接続部分9及びフィレット10により、信号ピン用パッド5に接続される。信号ピン用パッド5の中心部には、図2にも示したように、くり抜き部分11が設けられる。くり抜き部分11は、図示するように長方形となる。
またグランドピン4は、はんだ接続部分12及びフィレット13により、グランドピン用パッド6に接続される。
また図4において図示するように、はんだ接続部分9の長さをJ、くり抜き部分11の長さをKとして示す。
ここで、信号ピン3の長さ方向の寸法公差をL2、プリント基板1の長さ方向の製造公差をM2、面付けコネクタ2の長さ方向の搭載位置公差をN2とした場合、公差のばらつきは通常正規分布であり、公差の和はそれぞれの公差要素の2乗和で表すことができることから、本実施の形態におけるくり抜き部分11の長さKは、下記(2)式を満たす範囲で設定される。
上記(2)式を満たす範囲でくり抜き部分11の長さKを設定することにより、はんだ付け後の信号ピン3と信号ピン用パッド5との接続部周囲にフィレット10を従来と同様に形成することができる。はんだ付けにより接続したはんだ接続部分9の経年劣化に対する接続信頼性は、フィレット10の形成領域により決定する。本実施の形態においてフィレット10の形成領域は従来と同様に確保していることから、信号ピン3と信号ピン用パッド5との間の接続信頼性は従来と同程度に確保することができる。
また上記(2)式に基づいて、くり抜き部分11の中心は、信号ピン3と信号ピン用パッド5とが重なりあう部分の中心にすると、最も効率よく信号ピン用パッド5をくり抜くことができる。
面付けコネクタ2が一般的なDDRコネクタである場合、信号ピン3の幅Dは0.5mm、はんだ接続部分9の長さJは0.9mmである。信号ピン3の寸法公差L1及びL2を±0.05mm、プリント基板1の製造公差M1及びM2を±0.05mm、面付けコネクタ2の搭載位置公差N1及びN2を±0.05mmとした場合、信号ピン用パッド5をくり抜く幅Eは、上記(1)式により最大で0.41mmとなり、また信号ピン用パッド5をくり抜く長さKは、上記(2)式により、最大で0.81mmとすることができる。
図5は、図4において図示したプリント基板1の上面の概略構成との比較として、従来のプリント基板の上面の概略構成を示す。従来のプリント基板においては、本実施の形態におけるくり抜き部分11が設けられていない。そのため図3においても上述したように、信号ピン用パッドとグランド層との容量結合により信号ピン用パッドのインピーダンスが低下する。この結果、信号ピンと信号ピン用パッドとの間のインピーダンス不整合により、信号品質が低下するという問題が生じる。
(1−4)シミュレーション結果
図6は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm及び0.15mm、くり抜き部分11の幅Eを0〜0.4mmとして設定し、くり抜き部分11の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。その結果、インピーダンス増加量Yは、近似値として下記(3)式により算出される。
図6は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm及び0.15mm、くり抜き部分11の幅Eを0〜0.4mmとして設定し、くり抜き部分11の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。その結果、インピーダンス増加量Yは、近似値として下記(3)式により算出される。
上記(3)式及び図6のシミュレーション結果によれば、例えばくり抜き部分11の幅Eを0.4mmとした場合であって、表面絶縁層14の厚さCが0.1〜0.15mmの場合、インピーダンス増加量Yは、従来比の15〜22%増となる。
(1−5)第1の実施の形態における効果
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11を設けることにより、信号ピン用パッド5とグランド層7との容量結合を防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。またくり抜き部分11の寸法を適正な寸法に設定することにより、フィレット10の形成領域を確保することができる。このように本実施の形態によれば、信号ピン用パッド5のインピーダンスが低下することを抑制しつつ、信号ピン3と信号ピン用パッド5との間の接続信頼性を確保することができる。
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11を設けることにより、信号ピン用パッド5とグランド層7との容量結合を防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。またくり抜き部分11の寸法を適正な寸法に設定することにより、フィレット10の形成領域を確保することができる。このように本実施の形態によれば、信号ピン用パッド5のインピーダンスが低下することを抑制しつつ、信号ピン3と信号ピン用パッド5との間の接続信頼性を確保することができる。
(2)第2の実施の形態
第2の実施の形態におけるプリント基板は、グランド層の一部に削り部分を設けて構成される点で、第1の実施の形態におけるプリント基板1と異なる。以下、第1の実施の形態と同様の構成については同様の符号を付してその説明を省略し、異なる構成について説明する。
第2の実施の形態におけるプリント基板は、グランド層の一部に削り部分を設けて構成される点で、第1の実施の形態におけるプリント基板1と異なる。以下、第1の実施の形態と同様の構成については同様の符号を付してその説明を省略し、異なる構成について説明する。
(2−1)プリント基板の断面構成
図7は、プリント基板1における断面Aの概略構成を示す。1層目のグランド層7には、削り部分21が設けられる。削り部分21の位置は、くり抜き部分11の直下に設定される。削り部分21の位置の直下の信号層17には、配線不可領域22が設けられる。配線不可領域22に信号線20を配置した場合、信号のリターン電流が確保できず信号品質が低下する。削り部分21の幅Fを大きく設けると、配線不可領域22の幅も大きくなり、信号層17の配線領域が減少する。よって削り部分21の幅Fは、可能な限り小さくすることが好ましい。
図7は、プリント基板1における断面Aの概略構成を示す。1層目のグランド層7には、削り部分21が設けられる。削り部分21の位置は、くり抜き部分11の直下に設定される。削り部分21の位置の直下の信号層17には、配線不可領域22が設けられる。配線不可領域22に信号線20を配置した場合、信号のリターン電流が確保できず信号品質が低下する。削り部分21の幅Fを大きく設けると、配線不可領域22の幅も大きくなり、信号層17の配線領域が減少する。よって削り部分21の幅Fは、可能な限り小さくすることが好ましい。
(2−2)プリント基板の上面構成
図8は、プリント基板1の上面の概略構成を示す。信号ピン用パッド5の直下には、図7にも示したように、削り部分21が設けられる。
図8は、プリント基板1の上面の概略構成を示す。信号ピン用パッド5の直下には、図7にも示したように、削り部分21が設けられる。
(2−3)シミュレーション結果
図9は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm、くり抜き部分11の幅Eを0〜0.4mm、削り部分21の幅Fを0〜0.6mmとして設定し、くり抜き部分11の有無及び削り部分21の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。
図9は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm、くり抜き部分11の幅Eを0〜0.4mm、削り部分21の幅Fを0〜0.6mmとして設定し、くり抜き部分11の有無及び削り部分21の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。
図10は、図9と同様に本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、表面絶縁層14の厚さCを0.15mmに変更した以外、図9におけるシミュレーションと同様のシミュレーションにてインピーダンス増加量Yを算出した。
図9及び図10におけるシミュレーション結果により、インピーダンス増加量Yは、近似値として下記(4)式により算出される。
上記(4)式及び図9のシミュレーション結果によれば、例えばくり抜き部分11の幅Eを0.4mm、削り部分21の幅Fを0.2mmとした場合であって、表面絶縁層14の厚さCが0.1mmの場合、インピーダンス増加量Yは、従来比の25%増となる。一方くり抜き部分11の幅Eを0mmに変更し、削り部分21の幅Fを0.4mmと2倍にした場合、インピーダンス増加量Yは、従来比の24%増となる。このことから、グランド層7だけを削るよりも、信号ピン用パッド5及びグランド層7の両方を削る方が、削り部分21の幅Fを半分に抑えつつ同程度のインピーダンス増加量Yを得ることができる。また削り部分21の幅Fが小さいほど、くり抜き部分11の幅Eの増加に対するインピーダンス増加量Yは大きい。
(2−4)第2の実施の形態における効果
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11及び削り部分21を設けることにより、信号ピン用パッド5とグランド層7とが容量結合することを防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。また削り部分21の幅Fをできるだけ小さく設定して、くり抜き部分11の幅Eの増加に対するインピーダンス増加量Yを効果的に大きくすることができる。
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11及び削り部分21を設けることにより、信号ピン用パッド5とグランド層7とが容量結合することを防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。また削り部分21の幅Fをできるだけ小さく設定して、くり抜き部分11の幅Eの増加に対するインピーダンス増加量Yを効果的に大きくすることができる。
(3)第3の実施の形態
第3の実施の形態におけるプリント基板は、グランド層の削り部分を2箇所に分割して構成される点で、第2の実施の形態におけるプリント基板と異なる。以下、第1及び第2の実施の形態と同様の構成については同様の符号を付してその説明を省略し、異なる構成について説明する。
第3の実施の形態におけるプリント基板は、グランド層の削り部分を2箇所に分割して構成される点で、第2の実施の形態におけるプリント基板と異なる。以下、第1及び第2の実施の形態と同様の構成については同様の符号を付してその説明を省略し、異なる構成について説明する。
(3−1)プリント基板の断面構成
図11は、プリント基板1における断面Aの概略構成を示す。1層目のグランド層7には、削り部分21が設けられる。削り部分21の位置は、くり抜き部分11の直下の両側2箇所に分割して設定される。2箇所に分割して設定される削り部分21の幅は、第2の実施の形態において設けられる削り部分21の幅Fの半分の1/2Fに設定される。
図11は、プリント基板1における断面Aの概略構成を示す。1層目のグランド層7には、削り部分21が設けられる。削り部分21の位置は、くり抜き部分11の直下の両側2箇所に分割して設定される。2箇所に分割して設定される削り部分21の幅は、第2の実施の形態において設けられる削り部分21の幅Fの半分の1/2Fに設定される。
(3−2)プリント基板の上面構成
図12は、プリント基板1の上面の概略構成を示す。信号ピン用パッド5の直下には、図11にも示したように、2箇所に削り部分21が設けられる。
図12は、プリント基板1の上面の概略構成を示す。信号ピン用パッド5の直下には、図11にも示したように、2箇所に削り部分21が設けられる。
(3−3)シミュレーション結果
図13は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm、くり抜き部分11の幅Eを0〜0.4mm、削り部分21の幅Fを0〜0.6mmとして設定し、くり抜き部分11の有無及び削り部分21の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。また合わせて第2の実施の形態におけるインピーダンス増加量Yも算出した。実線は本実施の形態(第3の実施の形態)、破線は第2の実施の形態におけるインピーダンス増加量Yを示す。
図13は、本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、信号ピン用パッド5の幅Bを0.7mm、信号ピン3の幅Dを0.5mm、表面絶縁層14の厚さCを0.1mm、くり抜き部分11の幅Eを0〜0.4mm、削り部分21の幅Fを0〜0.6mmとして設定し、くり抜き部分11の有無及び削り部分21の有無以外は全て同一条件に設定した従来のインピーダンスに対する本実施の形態におけるインピーダンス増加量Yを算出した。また合わせて第2の実施の形態におけるインピーダンス増加量Yも算出した。実線は本実施の形態(第3の実施の形態)、破線は第2の実施の形態におけるインピーダンス増加量Yを示す。
図14は、図13と同様に本実施の形態におけるシミュレーション結果を示す。シミュレーションでは、表面絶縁層14の厚さCを0.15mmに変更した以外、図13におけるシミュレーションと同様のシミュレーションにてインピーダンス増加量Yを算出した。
図13及び図14において、領域Pは第2の実施の形態のインピーダンス増加量Yが第3の実施の形態のインピーダンス増加量Yよりも大きい領域であり、領域Qは第3の実施の形態のインピーダンス増加量Yが第2の実施の形態のインピーダンス増加量Yよりも大きい領域である。
図13及び図14におけるシミュレーション結果により、第3の実施の形態のインピーダンス増加量Yが第2の実施の形態のインピーダンス増加量Yよりも大きくなる削り部分21の幅Fの範囲は、下記(5)式により算出される。
上記(5)式、図13及び図14のシミュレーション結果によれば、上記(5)式を満たす範囲内では第3の実施の形態の削り部分21を採用し、上記(5)式の範囲外では第2の実施の形態の削り部分21を採用すると、信号ピン用パッド5のインピーダンスを効果的に増加させることができる。
(3−4)第3の実施の形態における効果
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11及び削り部分21を設けることにより、信号ピン用パッド5とグランド層7とが容量結合することを防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。またくり抜き部分11の幅E及び表面絶縁層14の厚さCに応じて、削り部分21の位置及び範囲を最適な位置及び範囲に設定することにより、インピーダンス増加量Yを効果的に増加させることができる。
以上のように、本実施の形態によるプリント基板1によれば、くり抜き部分11及び削り部分21を設けることにより、信号ピン用パッド5とグランド層7とが容量結合することを防止し、信号ピン用パッド5のインピーダンスが低下することを抑制することができる。またくり抜き部分11の幅E及び表面絶縁層14の厚さCに応じて、削り部分21の位置及び範囲を最適な位置及び範囲に設定することにより、インピーダンス増加量Yを効果的に増加させることができる。
1 プリント基板
2 面付けコネクタ
3 信号ピン
4 グランドピン
5 信号ピン用パッド
6 グランドピン用パッド
7、19 グランド層
8 信号線
9、12 はんだ接続部分
10、13 フィレット
11 くり抜き部分
14 表面絶縁層
15 レジスト層
16、18 中層絶縁層
17 信号層
20 信号線
21 削り部分
22 配線不可領域
A 断面
B 信号ピン用パッドの幅
C 表面絶縁層の厚さ
D 信号ピンの幅
E くり抜き部分の幅
F 削り部分の幅
G 信号線の幅
J はんだ接続部分の長さ
K くり抜き部分の長さ
2 面付けコネクタ
3 信号ピン
4 グランドピン
5 信号ピン用パッド
6 グランドピン用パッド
7、19 グランド層
8 信号線
9、12 はんだ接続部分
10、13 フィレット
11 くり抜き部分
14 表面絶縁層
15 レジスト層
16、18 中層絶縁層
17 信号層
20 信号線
21 削り部分
22 配線不可領域
A 断面
B 信号ピン用パッドの幅
C 表面絶縁層の厚さ
D 信号ピンの幅
E くり抜き部分の幅
F 削り部分の幅
G 信号線の幅
J はんだ接続部分の長さ
K くり抜き部分の長さ
Claims (4)
- 面付けコネクタからの信号ピンとはんだ接続される信号ピン用パッドと、前記信号ピン用パッドの下層に配置されるグランド層とを備えたプリント基板において、
前記信号ピンと前記信号ピン用パッドとの接続領域周囲には、
前記はんだ接続された後にフィレットが形成され、
前記信号ピン用パッドには、
前記信号ピンとの接続領域内にくり抜き部分が設けられ、
前記くり抜き部分の寸法は、
前記信号ピンの寸法公差、前記プリント基板の製造公差及び前記面付けコネクタの搭載位置公差に基づいて、前記信号ピンとの接続領域内に完全に覆われる範囲内に設定される
ことを特徴とするプリント基板。 - 前記くり抜き部分の寸法は、
前記信号ピンの幅から、前記信号ピンの幅方向の寸法公差、前記プリント基板の幅方向の製造公差及び前記面付けコネクタの幅方向の搭載位置公差のそれぞれの2乗和の平方根を差し引いた値よりも小さい値が前記くり抜き部分の幅として設定され、
前記接続領域の長さから、前記信号ピンの長さ方向の寸法公差、前記プリント基板の長さ方向の製造公差及び前記面付けコネクタの長さ方向の搭載位置公差のそれぞれの2乗和の平方根を差し引いた値よりも小さい値が前記くり抜き部分の長さとして設定される
ことを特徴とする請求項1に記載のプリント基板。 - 前記グランド層には、削り部分が設けられ、
前記削り部分は、前記くり抜き部分の直下に設けられる
ことを特徴とする請求項1に記載のプリント基板。 - 前記グランド層には、削り部分が設けられ、
前記削り部分は、前記くり抜き部分の直下の両側2箇所に分割して設けられる
ことを特徴とする請求項1に記載のプリント基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/065406 WO2013186927A1 (ja) | 2012-06-15 | 2012-06-15 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5770936B2 true JP5770936B2 (ja) | 2015-08-26 |
JPWO2013186927A1 JPWO2013186927A1 (ja) | 2016-02-01 |
Family
ID=49757788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014521089A Expired - Fee Related JP5770936B2 (ja) | 2012-06-15 | 2012-06-15 | プリント基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150313005A1 (ja) |
JP (1) | JP5770936B2 (ja) |
WO (1) | WO2013186927A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110650579B (zh) * | 2018-06-26 | 2020-11-10 | 深圳市璞瑞达薄膜开关技术有限公司 | 射频电路层结构及其电路印刷方法 |
CN110650583B (zh) * | 2018-06-26 | 2020-11-10 | 深圳市璞瑞达薄膜开关技术有限公司 | 通信电路层结构及其电路印刷方法 |
CN111192246B (zh) * | 2019-12-27 | 2023-06-13 | 苏州班奈特电子有限公司 | 一种焊点的自动检测方法 |
US11882655B2 (en) * | 2020-05-29 | 2024-01-23 | Dell Products L.P. | Surface mount pads for next generation speeds |
CN215497153U (zh) * | 2021-03-30 | 2022-01-11 | 华为技术有限公司 | 连接器单体、连接器、电路板、电子设备及电子系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124069U (ja) * | 1984-01-31 | 1985-08-21 | 日本電気ホームエレクトロニクス株式会社 | プリント基板 |
JP3085616B2 (ja) * | 1992-11-17 | 2000-09-11 | 京セラ株式会社 | 多層配線基板 |
JPH10135364A (ja) * | 1996-10-31 | 1998-05-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6115262A (en) * | 1998-06-08 | 2000-09-05 | Ford Motor Company | Enhanced mounting pads for printed circuit boards |
US6566611B2 (en) * | 2001-09-26 | 2003-05-20 | Intel Corporation | Anti-tombstoning structures and methods of manufacture |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
JP2009141170A (ja) * | 2007-12-07 | 2009-06-25 | Fujitsu Component Ltd | 基板のパッド構造 |
WO2011018979A1 (ja) * | 2009-08-11 | 2011-02-17 | 株式会社村田製作所 | 多層基板 |
JP2011119123A (ja) * | 2009-12-03 | 2011-06-16 | Nec Corp | コネクタ |
-
2012
- 2012-06-15 JP JP2014521089A patent/JP5770936B2/ja not_active Expired - Fee Related
- 2012-06-15 WO PCT/JP2012/065406 patent/WO2013186927A1/ja active Application Filing
- 2012-06-15 US US14/406,913 patent/US20150313005A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2013186927A1 (ja) | 2013-12-19 |
JPWO2013186927A1 (ja) | 2016-02-01 |
US20150313005A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5770936B2 (ja) | プリント基板 | |
JP5194440B2 (ja) | プリント配線基板 | |
US9559401B2 (en) | Printed board and wiring arrangement method | |
JP6013298B2 (ja) | 高周波伝送線路 | |
JP5763729B2 (ja) | キャパシタ組込み基板 | |
JP2011010209A (ja) | 差動信号線路及び配線基板 | |
US9590288B2 (en) | Multilayer circuit substrate | |
CN101090599B (zh) | 电路板 | |
JP5921207B2 (ja) | プリント基板およびプリント基板装置 | |
JP4371766B2 (ja) | プリント配線板 | |
JP4901302B2 (ja) | 半導体集積回路 | |
JP6187011B2 (ja) | プリント回路基板 | |
US20180115041A1 (en) | Transmission line | |
JP5228925B2 (ja) | 高周波用コンタクタ | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP6428764B2 (ja) | チップ型電子部品 | |
JP6919445B2 (ja) | 高周波回路基板 | |
JP2009218526A (ja) | クロック配線構造、半導体装置、及び半導体装置の製造方法 | |
WO2017221443A1 (ja) | プリント基板 | |
JPWO2019017206A1 (ja) | 回路モジュール | |
CN108990258B (zh) | 一种pcb板及一种电子设备 | |
JP2010062025A (ja) | ジャンパーチップ部品及び実装構造 | |
JP6180648B2 (ja) | 多層回路基板 | |
JP6333048B2 (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5770936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |