JP2013138131A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2013138131A
JP2013138131A JP2011288765A JP2011288765A JP2013138131A JP 2013138131 A JP2013138131 A JP 2013138131A JP 2011288765 A JP2011288765 A JP 2011288765A JP 2011288765 A JP2011288765 A JP 2011288765A JP 2013138131 A JP2013138131 A JP 2013138131A
Authority
JP
Japan
Prior art keywords
signal
substrate
circuit board
wiring
optical module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011288765A
Other languages
English (en)
Other versions
JP5906736B2 (ja
Inventor
Junichi Tsuchida
純一 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011288765A priority Critical patent/JP5906736B2/ja
Publication of JP2013138131A publication Critical patent/JP2013138131A/ja
Application granted granted Critical
Publication of JP5906736B2 publication Critical patent/JP5906736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】受信LSIの入力ピンを別途設けることなく、光信号未入力に起因する誤認識を防止する配線回路基板を提供する。
【解決手段】グラウンドに接続されるグラウンド層16と、電源に接続される電源層17とを内部に有する基板20と、基板20の表面に実装され、光モジュールに接続される第1の信号配線11と、基板の表面であって、第1の信号配線11と同一の層に実装され、信号処理装置に接続される第2の信号配線12と、第1の信号配線及11び第2の信号配線12がそれぞれ実装される基板20の表面と反対側の基板の表面に配置されるコンデンサ15と、基板20に設けられるスルーホールであって、第1の信号配線11とコンデンサ15の片方を接続する第1のスルーホール13と、基板20に設けられるスルーホールであって、第2の信号配線12とコンデンサ15の他方を接続する第2のスルーホール14と、を備える配線回路基板とした。
【選択図】図1

Description

本発明は配線回路基板に関し、特に光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板に関する。
送信用発光素子を組み込んだ発光モジュールと受信用受光素子を組み込んだ受光モジュールとの間で通信を行うデバイスは様々な分野で応用されている。近年は、このような光モジュールを配線基板に適用する技術開発が進められている。
このような光通信技術においては、送信用発光素子からの発光以外の光を受信用受光素子が受光することで生じるノイズ問題がある。特許文献1には、照度測定用の受光素子を別途備え、受信用受光素子の出力から当該照度測定用受光素子の出力を差し引くことで可視光成分を取り除く赤外線通信デバイスが開示されている。このように外乱光に起因するノイズをキャンセルする制御を行うことで、安定した赤外線通信を実現することが可能となる。
また、特許文献2には、ワイヤやスルーホールといった接続部分のインピーダンス不整合により、高周波数帯域において信号伝送時に電力が反射されることを抑えた高周波回路が開示されている。
特開2007−67354号公報 特開平4−345301号公報
2つのLSI間を接続するために汎用光モジュールを使用した高速インタフェースにおいては、受信光モジュールへの光信号が未入力となった場合に、光モジュール内部のノイズが増幅回路で増幅されて受信光モジュールの電気信号出力が不定となることがある。
このような受信光モジュールへの光信号が未入力となる要因としては、例えば光ファイバの抜けや断線、送信側装置の電源オフ等がある。このように、受信光モジュールへの光信号が未入力となり、光モジュール内部のノイズが増幅回路で増幅されると、受信光モジュールの電気信号出力が不定となってランダムなパルスを出力することがある。
この不定信号は周波数も保証されず、通常信号よりも周波数が高い場合や低い場合もあり、様々である。このランダム信号を受信LSIが有効データと誤認識し、エラーとなる問題が発生していた。
ここで、この問題の回避策として光モジュールが光信号未入力を検出し、光未入力フラグを出力する事が考えられるが、この場合には受信LSIにフラグ入力ピンを別途設ける必要がある。しかしながら、信号チャネル数が増えるに従い、受信LSIのフラグピン数も増えるという新たな課題が発生するため、別の解決方法が求められていた。
本発明は、上記課題を鑑み、光モジュールを使用した高速インタフェースにおいて、受信LSIの入力ピンを別途設けることなく、光信号未入力に起因する誤認識を防止する配線回路基板を提供することを目的とする。
本発明の配線回路配線基板は、光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板であって、グラウンドに接続されるグラウンド層と、電源に接続される電源層とを内部に有する基板と、前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、を備える。
本発明によれば、光モジュールを使用した高速インタフェースにおいて、入力ピンを別途設けることなく、光信号未入力に起因する誤認識を防止する光モジュール配線基板を提供することができる。
実施の形態1に係る配線回路基板の断面図である。 実施の形態1に係る配線回路基板の平面図である。 実施の形態1に係る配線回路基板の等価回路図である。 実施の形態1に係る光モジュールから出力される電気信号の信号波形を示す図である。 実施の形態1に係る受信LSIの内部構成を示すブロック図である。 実施の形態1に係る光インタフェース接続システムの構成を示す図である。
本発明の実施の形態について以下に図面を参照して説明する。以下の説明は、本発明の好適な実施の形態を示すものであって、本発明の範囲が以下の実施の形態に限定されるものではない。なお、各図面において、同一の符号が付されたものは実質的に同様の内容を示しており、必要に応じて重複説明は省略されている。
(実施の形態1)
以下、図面を参照して本発明の実施の形態1について説明する。図1は、本実施の形態1に係る配線回路基板100の断面図を示している。また、図2は、当該配線回路基板100の平面図を示している。
ここで、配線回路基板100は、受光素子を含む光モジュールと、当該光モジュールからの信号を受信して信号処理を行う受信LSIとを接続するプリント基板である。光モジュールは、光信号を受けて電気信号を出力する。また、受信LSIは、光モジュールから配線回路基板100を介して入力した電気信号に対して信号処理を行う信号処理装置である。
図1、図2に示すように、光モジュール配線基板100では、光モジュールに接続される第1の信号配線11と、受信LSIに接続される第2の信号配線12がプリント基板20の同一の表面に設けられる。当該信号配線11及び信号配線12が配置される信号配線層をここでは表面層(TOP層)と称する。
プリント基板20には、スルーホール13及びスルーホール14がそれぞれ設けられる。プリント基板20は、例えば樹脂等の誘電体で構成される。
プリント基板20において、TOP層と反対の表面にAC結合用のコンデンサ15が実装される。当該AC結合用コンデンサ15が配置される背面の層をBottom層と称する。
信号配線11及び信号配線12とAC結合用コンデンサ15のパッドは、それぞれスルーホール13、14で接続される。
プリント基板20は、多層構造をとり、グラウンドに接続されるGND層16と電源に接続される電源層17の2つのプレーン層が内層として設けられる。
ここでスルーホール13、14は内層(GND層16、電源層17)との間に一定の間隙であるクリアランスが設けられる。スルーホールと内層とのクリアランスを広げると共にスルーホール径を小さくすることでスルーホールのインダクタンス成分が大きくすることが可能となる。一方AC結合用コンデンサ15は、信号成分が通過するのに必要十分な範囲で小さく設けられる。
この結果、光モジュール31と受信LSI32間は、図3に示すような等価回路で接続されることとなる。ここでインダクタンス33、34は、それぞれスルーホール13、14の等価回路を示す。また、キャパシタンス35は、AC結合用コンデンサ15の等価回路を示す。
この回路は簡易的なバンドパスフィルタとなり、特定の周波数より高い周波数はインダクタンス33、34で減衰し、特定の周波数より低い周波数はキャパシタンス35で減衰する。
光モジュール31から受信LSIへ送られる通常信号は、8B10B等の符号化が行われる。光モジュール31が信号を符号化して送ることで信号の周波数成分は特定範囲内に収まるため、当該周波数成分を通過させるバンドパスフィルタとなるようにスルーホール13、14のスルーホール径やクリアランス間隔が選択され、また、AC結合用コンデンサ15の大きさ等が決定される。
このように、信号配線にスルーホールを用い、一方グラウンド層はプリント基板の内層とすることで、スルーホールのインダクタンス成分を利用し、フィルタを形成する。最上層信号配線から最下層信号配線への接続にスルーホールを設けることでスルーホール長を長くとることができ、インダクタンスを大きくすることが可能となるため、特定の周波数より高い周波数を効率良く減衰させることができる。
一例として、通常信号の周波数が10Gbpsとすると、スルーホール13、14のインダクタンスを数nH程度、AC結合用コンデンサ15の容量を数10pF程度となるように調整することで、信号周波数成分以外が減衰するバンドパスフィルタを形成できる。
具体的には板厚1.6mm〜2.4mm程度の一般的なFR4材料の基板ではスルーホールの直径は0.1mm〜0.2mm程度、クリアラン間隔は0.6〜0.7mm以上とすることで上記数nH程度のインダクタンスが形成できる。
スルーホールのインダクタンスはスルーホール径とスルーホール長によって決まり、直径が小さいほど或いは長さが長いほどインダクタンスは大きくなる。数nH程度のインダクタンスを形成するには上記値となる。
またスルーホールの容量が大きいとノイズによる不定信号がスルーホールを通過してしまうため、容量を小さくするためクリアランス間隔を広げることが必要である。また裏面にコンデンサを配置することで信号はスルーホールの上から下に分岐することなく通過し、インダクタンスを大きくし、且つ容量を小さくできる。基板の厚さが薄い場合やノイズ周波数が低い場合はインダクタンスを大きくするためコンデンサの前後でスルーホールを複数回通過させることも可能である。
これにより、図4に示すように光モジュール31に光信号入力がある場合は光モジュール31から出力される通常信号は図3に示すバンドパスフィルタの等価回路を減衰なく通過する。一方で、光モジュール31への光信号入力がなくなった場合に、光モジュール31から出力される周波数不定のランダム信号はバンドパスフィルタで減衰し、レベル信号となって受信LSI32に伝わらなくなる。
以上のように、本発明の配線回路基板は、光モジュールと受信LSI間の配線を接続する信号の配線層を表面層(TOP層)とし、更に、AC結合用のコンデンサを反対面の表面層(Bottom層)に搭載する。配線とコンデンサパッドを接続するスルーホールは内層(GND層、電源層)とのクリアランスを広げるとともにスルーホール径を小さくすることでスルーホールのインダクタンスを大きくする。一方AC結合コンデンサの容量は信号成分が通過するのに必要十分な範囲で小さくする。
当該構成とすることで、スルーホールのインダクタンス成分とAC結合用のコンデンサにより部品点数を増やすことなく簡易的なLCのバンドパスフィルタを作ることが可能となる。
通常の汎用インタフェースは伝送周波数とその中に含まれるデータの周波数成分は決まっており、それ以外のランダムな不定信号はこのバンドパスフィルタにより減衰しレベル信号となる。この結果光未入力時に光モジュールから出力されるランダムな不定信号により受信LSIが誤動作する問題がなくなり、且つ光信号未入力検出フラグを使用せずに済むので受信LSIの信号ピン数も増加することがない。
このように、光モジュールへ光信号が入力されていない状態での光モジュールから出力されるランダム信号による受信LSIの誤動作をプリント板のスルーホール構造を工夫することで簡易的に防止することができる。
ここで、受信LSI32にレベル信号を検出する機能を持たせるとなお良好である。図5は、受信LSI32の内部構成を示すブロック図である。受信LSI32は、入力回路61と、内部ロジック62と、レベル信号検出回路63と、を備える。
入力回路61は、プリント基板20に実装された信号配線12に接続されており、光モジュール31より送られてくる入力信号を、レベル信号検出回路63からの制御に従って内部ロジック62へ通過させる。内部ロジック62は、入力信号を処理するための回路である。
レベル信号検出回路63は入力信号がレベル信号となったことを検出し、入力回路61の出力をディスイネーブルする。これにより光モジュール31から出力される不定信号がバンドパスフィルタを通過する周波数成分でも一度レベル信号を検出してディスイネーブルすることで内部ロジック62に不定信号が入力することを防止できる。
本発明の配線基板を用いることで、より安定した通信環境を整えつつ、2つのLSI間(装置間)を接続する光インタフェース接続が可能となる。図6は、本発明の配線回路基板を用いて構成した光インタフェース接続システムの構成を示す図である。
光インタフェース接続システムにおいて送信系は、信号処理装置である第1LSI42と送信用光モジュール41がプリント基板50上に実装され、信号配線51で接続されている。第1LSI42から出力された電気信号は発光素子を備える送信用光モジュール41にて光信号に変換される。
送信用光モジュール41からの光信号は受信用光モジュール31にて受光されて電気信号に変換され、信号配線11へ出力される。当該信号は、図3の等価回路で示される配線を通って信号処理装置である受信LSI32に送られ、信号処理が行われる。
このような光インタフェース接続システムとしては、具体的にはファイバチャネルやインフィニバンド、イーサネット(登録商標)等がある。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、以下の形態を取ることが可能である。
(付記1)
光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板であって、グラウンドに接続されるグラウンド層と、電源に接続される電源層とを内部に有する基板と、前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、を備える配線回路基板。
(付記2)
前記第1のスルーホール及び前記第2のスルーホールは、それぞれ前記基板に含まれる前記グラウンド層と電源層との間に所定幅のクリアランスを有する状態で形成される、付記1に記載の配線回路基板。
(付記3)
前記信号処理装置は、レベル信号を検出するレベル信号検出回路と、前記レベル信号検出部でレベル信号が検出された場合に前記光モジュールからの出力をディスイネーブルする切り換え回路と、を備える付記1に記載の配線回路基板。
(付記4)
光信号を受けて電気信号を出力する光モジュールと、
前記電気信号を処理する信号処理装置と、
前記光モジュールと信号処理装置とを接続する配線回路基板とを含む光インタフェース接続システムであって、
前記配線回路基板は、グラウンドに接続されるグラウンド層と、電源に接続される電源層とを内部に有する基板と、前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、を備える、
光インタフェース接続システム。
11 信号配線 12 信号配線
13 スルーホール 14 スルーホール
15 AC結合用コンデンサ 16 グラウンド層
17 電源層 20 プリント基板
31 (受光用)光モジュール 32 受信LSI(情報処理装置)
41 送信用光モジュール 42 送信LSI(情報処理装置)
50 プリント基板 51 信号配線
61 入力回路 62 内部ロジック
63 レベル信号検出回路 100 配線回路基板

Claims (3)

  1. 光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板であって、
    グラウンドに接続されるグラウンド層と電源に接続される電源層とを内部に有する基板と、
    前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、
    前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、
    前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、
    前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、
    前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、
    を備える配線回路基板。
  2. 前記第1のスルーホール及び前記第2のスルーホールは、それぞれ前記基板に含まれる前記グラウンド層と電源層との間に所定幅のクリアランスを有する状態で形成される、
    請求項1に記載の配線回路基板。
  3. 前記信号処理装置は、レベル信号を検出するレベル信号検出回路と、
    前記レベル信号検出部でレベル信号が検出された場合に前記光モジュールからの出力をディスイネーブルする切り換え回路と、
    を備える請求項1に記載の配線回路基板。
JP2011288765A 2011-12-28 2011-12-28 配線回路基板 Expired - Fee Related JP5906736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011288765A JP5906736B2 (ja) 2011-12-28 2011-12-28 配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288765A JP5906736B2 (ja) 2011-12-28 2011-12-28 配線回路基板

Publications (2)

Publication Number Publication Date
JP2013138131A true JP2013138131A (ja) 2013-07-11
JP5906736B2 JP5906736B2 (ja) 2016-04-20

Family

ID=48913609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288765A Expired - Fee Related JP5906736B2 (ja) 2011-12-28 2011-12-28 配線回路基板

Country Status (1)

Country Link
JP (1) JP5906736B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113727513A (zh) * 2021-07-27 2021-11-30 平头哥(上海)半导体技术有限公司 封装基板、印刷电路板、封装器件和电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714018A (ja) * 1990-08-02 1995-01-17 Internatl Business Mach Corp <Ibm> Emi抑制回路カード
JPH11261181A (ja) * 1998-03-16 1999-09-24 Nec Corp プリント回路基板
JP2002158503A (ja) * 2000-11-21 2002-05-31 Advanced Space Communications Research Laboratory 帯域通過フィルタ
JP2005175189A (ja) * 2003-12-11 2005-06-30 Fuji Xerox Co Ltd プリント配線基板
JP2007067004A (ja) * 2005-08-29 2007-03-15 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714018A (ja) * 1990-08-02 1995-01-17 Internatl Business Mach Corp <Ibm> Emi抑制回路カード
JPH11261181A (ja) * 1998-03-16 1999-09-24 Nec Corp プリント回路基板
JP2002158503A (ja) * 2000-11-21 2002-05-31 Advanced Space Communications Research Laboratory 帯域通過フィルタ
JP2005175189A (ja) * 2003-12-11 2005-06-30 Fuji Xerox Co Ltd プリント配線基板
JP2007067004A (ja) * 2005-08-29 2007-03-15 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113727513A (zh) * 2021-07-27 2021-11-30 平头哥(上海)半导体技术有限公司 封装基板、印刷电路板、封装器件和电子装置
CN113727513B (zh) * 2021-07-27 2024-01-09 平头哥(上海)半导体技术有限公司 封装基板、印刷电路板、封装器件和电子装置

Also Published As

Publication number Publication date
JP5906736B2 (ja) 2016-04-20

Similar Documents

Publication Publication Date Title
US8270180B2 (en) Printed circuit board
US8418357B2 (en) Printed circuit board layout method
US10257910B2 (en) Optical module
US20090294168A1 (en) Printed circuit board
US8263877B2 (en) Printed circuit board
KR101086856B1 (ko) 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치
US20150173174A1 (en) Multi-layer printed circuit board
US20100307806A1 (en) Printed circuit board
US20150034376A1 (en) Printed circuit board structure
JP5906736B2 (ja) 配線回路基板
US20110271025A1 (en) Computer motherboard
TWI400011B (zh) 互連結構
JP5561428B2 (ja) 伝送システムとバックプレーンシステム構築方法
US10904998B2 (en) System and method for via optimization in a printed circuit board
US8243466B2 (en) Printed circuit board
US20150163910A1 (en) Printed circuit board
US8253031B2 (en) Printed circuit board
Aryanfar et al. A low-cost resonance mitigation technique for multidrop memory interfaces
CN102243513A (zh) 电脑主板
US8406005B2 (en) Printed circuit board
US20120020500A1 (en) Printed circuit board
US10740279B2 (en) Computer system and motherboard thereof
JP2011151591A (ja) 伝送回路および信号伝送方法
US7370253B2 (en) Apparatus and method for high-speed SAS link protocol testing
US7394260B2 (en) Tuning a test trace configured for capacitive coupling to signal traces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5906736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees