JP2013138131A - 配線回路基板 - Google Patents
配線回路基板 Download PDFInfo
- Publication number
- JP2013138131A JP2013138131A JP2011288765A JP2011288765A JP2013138131A JP 2013138131 A JP2013138131 A JP 2013138131A JP 2011288765 A JP2011288765 A JP 2011288765A JP 2011288765 A JP2011288765 A JP 2011288765A JP 2013138131 A JP2013138131 A JP 2013138131A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- substrate
- circuit board
- wiring
- optical module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 37
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】グラウンドに接続されるグラウンド層16と、電源に接続される電源層17とを内部に有する基板20と、基板20の表面に実装され、光モジュールに接続される第1の信号配線11と、基板の表面であって、第1の信号配線11と同一の層に実装され、信号処理装置に接続される第2の信号配線12と、第1の信号配線及11び第2の信号配線12がそれぞれ実装される基板20の表面と反対側の基板の表面に配置されるコンデンサ15と、基板20に設けられるスルーホールであって、第1の信号配線11とコンデンサ15の片方を接続する第1のスルーホール13と、基板20に設けられるスルーホールであって、第2の信号配線12とコンデンサ15の他方を接続する第2のスルーホール14と、を備える配線回路基板とした。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態1について説明する。図1は、本実施の形態1に係る配線回路基板100の断面図を示している。また、図2は、当該配線回路基板100の平面図を示している。
光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板であって、グラウンドに接続されるグラウンド層と、電源に接続される電源層とを内部に有する基板と、前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、を備える配線回路基板。
(付記2)
前記第1のスルーホール及び前記第2のスルーホールは、それぞれ前記基板に含まれる前記グラウンド層と電源層との間に所定幅のクリアランスを有する状態で形成される、付記1に記載の配線回路基板。
(付記3)
前記信号処理装置は、レベル信号を検出するレベル信号検出回路と、前記レベル信号検出部でレベル信号が検出された場合に前記光モジュールからの出力をディスイネーブルする切り換え回路と、を備える付記1に記載の配線回路基板。
(付記4)
光信号を受けて電気信号を出力する光モジュールと、
前記電気信号を処理する信号処理装置と、
前記光モジュールと信号処理装置とを接続する配線回路基板とを含む光インタフェース接続システムであって、
前記配線回路基板は、グラウンドに接続されるグラウンド層と、電源に接続される電源層とを内部に有する基板と、前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、を備える、
光インタフェース接続システム。
13 スルーホール 14 スルーホール
15 AC結合用コンデンサ 16 グラウンド層
17 電源層 20 プリント基板
31 (受光用)光モジュール 32 受信LSI(情報処理装置)
41 送信用光モジュール 42 送信LSI(情報処理装置)
50 プリント基板 51 信号配線
61 入力回路 62 内部ロジック
63 レベル信号検出回路 100 配線回路基板
Claims (3)
- 光信号を受けて電気信号を出力する光モジュールと前記電気信号を処理する信号処理装置とを接続する配線回路基板であって、
グラウンドに接続されるグラウンド層と電源に接続される電源層とを内部に有する基板と、
前記基板の表面に実装され、前記光モジュールに接続される第1の信号配線と、
前記基板の表面であって、前記第1の信号配線と同一の層に実装され、前記信号処理装置に接続される第2の信号配線と、
前記第1の信号配線及び前記第2の信号配線がそれぞれ実装される前記基板の表面と反対側の前記基板の表面に配置されるコンデンサと、
前記基板に設けられるスルーホールであって、前記第1の信号配線と前記コンデンサの片方を接続する第1のスルーホールと、
前記基板に設けられるスルーホールであって、前記第2の信号配線と前記コンデンサの他方を接続する第2のスルーホールと、
を備える配線回路基板。 - 前記第1のスルーホール及び前記第2のスルーホールは、それぞれ前記基板に含まれる前記グラウンド層と電源層との間に所定幅のクリアランスを有する状態で形成される、
請求項1に記載の配線回路基板。 - 前記信号処理装置は、レベル信号を検出するレベル信号検出回路と、
前記レベル信号検出部でレベル信号が検出された場合に前記光モジュールからの出力をディスイネーブルする切り換え回路と、
を備える請求項1に記載の配線回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011288765A JP5906736B2 (ja) | 2011-12-28 | 2011-12-28 | 配線回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011288765A JP5906736B2 (ja) | 2011-12-28 | 2011-12-28 | 配線回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013138131A true JP2013138131A (ja) | 2013-07-11 |
JP5906736B2 JP5906736B2 (ja) | 2016-04-20 |
Family
ID=48913609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011288765A Expired - Fee Related JP5906736B2 (ja) | 2011-12-28 | 2011-12-28 | 配線回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5906736B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113727513A (zh) * | 2021-07-27 | 2021-11-30 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714018A (ja) * | 1990-08-02 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | Emi抑制回路カード |
JPH11261181A (ja) * | 1998-03-16 | 1999-09-24 | Nec Corp | プリント回路基板 |
JP2002158503A (ja) * | 2000-11-21 | 2002-05-31 | Advanced Space Communications Research Laboratory | 帯域通過フィルタ |
JP2005175189A (ja) * | 2003-12-11 | 2005-06-30 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
-
2011
- 2011-12-28 JP JP2011288765A patent/JP5906736B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714018A (ja) * | 1990-08-02 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | Emi抑制回路カード |
JPH11261181A (ja) * | 1998-03-16 | 1999-09-24 | Nec Corp | プリント回路基板 |
JP2002158503A (ja) * | 2000-11-21 | 2002-05-31 | Advanced Space Communications Research Laboratory | 帯域通過フィルタ |
JP2005175189A (ja) * | 2003-12-11 | 2005-06-30 | Fuji Xerox Co Ltd | プリント配線基板 |
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113727513A (zh) * | 2021-07-27 | 2021-11-30 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
CN113727513B (zh) * | 2021-07-27 | 2024-01-09 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5906736B2 (ja) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8270180B2 (en) | Printed circuit board | |
US8418357B2 (en) | Printed circuit board layout method | |
US10257910B2 (en) | Optical module | |
US20090294168A1 (en) | Printed circuit board | |
US8263877B2 (en) | Printed circuit board | |
KR101086856B1 (ko) | 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치 | |
US20150173174A1 (en) | Multi-layer printed circuit board | |
US20100307806A1 (en) | Printed circuit board | |
US20150034376A1 (en) | Printed circuit board structure | |
JP5906736B2 (ja) | 配線回路基板 | |
US20110271025A1 (en) | Computer motherboard | |
TWI400011B (zh) | 互連結構 | |
JP5561428B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
US10904998B2 (en) | System and method for via optimization in a printed circuit board | |
US8243466B2 (en) | Printed circuit board | |
US20150163910A1 (en) | Printed circuit board | |
US8253031B2 (en) | Printed circuit board | |
Aryanfar et al. | A low-cost resonance mitigation technique for multidrop memory interfaces | |
CN102243513A (zh) | 电脑主板 | |
US8406005B2 (en) | Printed circuit board | |
US20120020500A1 (en) | Printed circuit board | |
US10740279B2 (en) | Computer system and motherboard thereof | |
JP2011151591A (ja) | 伝送回路および信号伝送方法 | |
US7370253B2 (en) | Apparatus and method for high-speed SAS link protocol testing | |
US7394260B2 (en) | Tuning a test trace configured for capacitive coupling to signal traces |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5906736 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |