JP2007067004A - 印刷配線板及び半導体集積回路装置 - Google Patents

Abstract

【課題】 信号層の伝送損失を大きくすることなく、導体層の共振によるＥＭＩを低減することが可能な印刷配線板及び半導体集積回路装置を提供すること。
【解決手段】 印刷配線板は、絶縁層を介して略平行に配された第１導体層、第２導体層、及び信号層を有し、第１導体層及び第２導体層のうち、信号層に隣接する一方の導体層は、低損失性導体と、損失性の面抵抗率を有する高損失性導体とを有する。低損失性導体は、信号層の配線パターンの少なくとも一部と重なり合うように配されている重複パターンを有する。
【選択図】 図７

Description

本発明は、不要な電磁干渉（EMI, Electromagnetic Interference）の発生を抑制した印刷配線板及び半導体集積回路装置に関する。

ＩＣ、ＬＳＩ等の電子部品を搭載した携帯電話等の電子機器においては、電子機器内部において発生する電磁波ノイズ（ＥＭＩ）が問題となっている。ＥＭＩの発生源の１つは、電子部品が実装されたプリント基板の電源面とグラウンド面の平行平板間における電磁界の共振現象である。

図１〜図２に、一般的な印刷配線板の概略図を示す。図１は印刷配線板５１の上面図であり、図２は図１のＡ−Ａ断面図である。図１に示す印刷配線板は、信号層５２ａ、５２ｂ、電源層５６及びグランド層５７が積層された構造を有しており、各層間には絶縁層５３が介在している。また、印刷配線板５１には、各層間を電気的に接続するため、及び／又は電子部品５５の端子と各層とを接続するために、スルーホール５４が形成され、スルーホール５４内に層間接続導体５８が配置されている。

ここで、ＥＭＩの発生源として問題視されているのは、印刷配線板５１上に配置された電子部品５５に電力を供給する際に電源層５６とグランド層５７に流れ込むノイズ電流である。例えば、電子部品５５に電流供給するために、層間接続導体５８に電流が流れるとき、電源層５６とグランド層５７との間に電磁界が生じ、この電磁界が電源層５６とグランド層５７の平行平板の間で共振することで、大きなＥＭＩが生じることになる。

そこで、ＥＭＩを低減する印刷配線板として、特許文献１〜３に示すような印刷配線板が知られている。特許文献１記載の印刷配線板においては、電源層及びグランド層の周辺部にニッケルメッキ層やクロムメッキ層を損失層として設けることによって、電源層とグランド層の周辺部間の共振による高周波電流を減衰させている。

特許文献２に記載の印刷配線板においては、電源層とグランド層で絶縁層を挟み込んだサンドイッチ構造において、電源層と絶縁層間、及びグランド層と絶縁層間にそれぞれ損失層を挿入すること、すなわち電源層、損失層、絶縁層、損失層、グランド層の順に積層することにより、高周波電流を減衰させている。

特許文献３に記載の印刷配線板においては、特許文献２に記載のような構造の他に、損失層（高抵抗導体）と電源層（低抵抗導体）とを積層するのではなく、同一層内において低抵抗導体の周囲に高抵抗導体を形成した印刷配線板を開示している。

また、別の問題として、印刷配線板の信号層は、近くの高電磁界発生源等の外来ノイズによってＥＭＩを受けることもある。そこで、外来ノイズを遮蔽するために、図３に示すような、導体のベタパターンからなるシールド層５９を配置した印刷配線板５１も知られている。

特開平１０−２７９８７号公報 米国特許６８７３２１９号明細書 特開２００３−２８３０７３号公報

特許文献１及び特許文献２に記載の印刷配線板においては、損失（抵抗）を与える高損失性導体（損失層）と良導電体である低損失性導体（電源層、グランド層）とが重ね合わせられているため、高損失性導体の損失効果が、低損失性導体の影響により無効化される。したがって、高損失性導体の厚さは、その表皮効果の表皮厚さの１．４倍以上に形成する必要がある。以下の数１の式は、表皮深さｄを求める式である。例えば、高損失性導体にニッケル−リン合金を使用して平行平板の１ＧＨｚ程度の共振を低減する場合、ニッケル−リン合金の表皮深さｄは数１の式より４９μｍになる。したがって、この場合、十分な損失性を得るためには、高損失性導体の厚さを７０μｍ以上にしなければならない。通常、低損失性導体の厚さは１０μｍ程度であるので、この高損失性導体の厚さは、低損失性導体の厚さに対して厚くなりすぎる。したがって、特許文献１及び特許文献２に記載されたような印刷配線板においてＥＭＩ低減の効果の大きい高損失性導体を使用すると、表皮効果の表皮深さが深くなるので高損失性導体の必要な厚さが厚くなりすぎるという問題が生じる。

ｄ：表皮深さ（ｍ）、ｆ：周波数（Ｈｚ）、μ_０：真空の透磁率（Ｈ／ｍ）、σ：導電率（Ω^−１ｍ^−１）

特許文献３のように、高損失性導体を低損失性導体に隣接して形成し、高損失性導体にリターン電流を流す場合には、高損失性導体が大きな伝送損失を生じさせるという問題がある。

また、図３に示すような、シールド層５９を用いて外来ノイズをシールドする印刷配線板においては、シールド層５９を低損失性導体で形成すると、シールド層５９とグランド層５７とが平行平板を形成し、該平行平板の電磁界共振によりＥＭＩが生じてしまう。そこで、ＥＭＩを生じる共振をなくすために、シールド層５９を高損失性導体で形成すると、今度は信号層５２の伝送損失が増大するという問題が生じる。

本発明は、信号層の伝送損失を大きくすることなく、導体層の共振によるＥＭＩを低減する印刷配線板及び半導体集積回路装置を提供することを目的とする。

本発明の第１の視点によれば、絶縁層を介して略平行に配された第１導体層、第２導体層、及び信号層を有する印刷配線板において、第１導体層及び第２導体層のうち、信号層に隣接する一方の導体層は、低損失性導体と、損失性の面抵抗率を有する高損失性導体とを有し、低損失性導体は、信号層の配線パターンの少なくとも一部と重なり合うように配されている重複パターンを有する印刷配線板を提供する。

第１視点の好ましい形態によれば、各層間を電気的に接続するスルーホールを有する場合に、低損失性導体は、スルーホールを取り囲むような環状パターンを有する。

第１視点の好ましい形態によれば、重複パターンの幅は、信号層の配線パターンの幅と同じか、もしくはそれ以上である。

第１視点の好ましい形態によれば、一方の導体層の面積に対して占める低損失性導体の面積の割合は６０％以下である。

第１視点の好ましい形態によれば、第１導体層又は第２導体層においてＥＭＩが生じる共振電流方向の寸法をＬ、第１導体層と第２導体層との間隔をｔ、第１導体層と第２導体層間に介在する絶縁層の比誘電率をε_ｒ、真空の透磁率をμ₀＝４π×１０^−７Ｈ／ｍ、真空の誘電率をε₀＝８．８４×１０^−１２Ｆ／ｍ、とするとき、高損失性導体の面抵抗率ρ（Ω／□）は、以下の数３の式を満たす。

第１視点の好ましい形態によれば、低損失性導体の面抵抗率は０．２５Ω／□以下である。

第１視点の好ましい形態によれば、環状パターンの外径は、スルーホールの孔径の２〜７倍の範囲内にある。

第１視点の好ましい形態によれば、第１導体層及び第２導体層のうち、一方の導体層が、電源に接続された電源層であり、他方の導体層がグランド層である。別の好ましい形態によれば、第１導体層及び第２導体層のうち、一方の導体層が、外来ノイズから信号層を遮蔽するシールド層である。

第１視点の好ましい形態によれば、電子部品が搭載されている。さらに好ましい形態によれば、電子部品の下部領域に、信号層に隣接する一方の導体層が配されている。

第１視点の好ましい形態によれば、第１導体層と第２導体層との間に電子部品が内蔵されている。

本発明の第２の視点によれば、絶縁層を介して略平行に配された第１導体層、第２導体層、及び信号層を有する印刷配線板において、第１導体層及び第２導体層のうち、信号層に隣接する一方の導体層は、低損失性導体と、損失性の面抵抗率を有する高損失性導体とを有し、低損失性導体は、信号層の配線パターンの少なくとも一部と重なり合うように配されている重複パターンを有する半導体集積回路装置を提供する。

第２視点の好ましい形態によれば、各層間を電気的に接続するスルーホールを有する場合に、低損失性導体は、スルーホールを取り囲むような環状パターンを有する。

第２視点の好ましい形態によれば、重複パターンの幅は、信号層の配線パターンの幅と同じか、もしくはそれ以上である。

第２視点の好ましい形態によれば、一方の導体層の面積に対して占める低損失性導体の面積の割合は６０％以下である。

第２視点の好ましい形態によれば、第１導体層又は第２導体層においてＥＭＩが生じる共振電流方向の寸法をＬ、第１導体層と第２導体層との間隔をｔ、第１導体層と第２導体層間に介在する絶縁層の比誘電率をε_ｒ、真空の透磁率をμ₀＝４π×１０^−７Ｈ／ｍ、真空の誘電率をε₀＝８．８４×１０^−１２Ｆ／ｍ、とするとき、高損失性導体の面抵抗率ρ（Ω／□）は、以下の数３の式を満たす。

第２視点の好ましい形態によれば、低損失性導体の面抵抗率は０．２５Ω／□以下である。

第２視点の好ましい形態によれば、環状パターンの外径は、スルーホールの孔径の２〜７倍の範囲内にある。

本発明によれば、導体層に高損失性導体を配することにより導体層の共振によるＥＭＩを低減できると共に、低損失性導体からなる重複パターンを配することにより信号層の伝送損失を低減することができる。また、環状パターンを配することにより層間接続導体の伝送損失を低減することもできる。

本発明の印刷配線板の第１の実施形態を図４〜図１０に示す。図４は印刷配線板１の上面図を示し、図５は図４のＢ−Ｂ断面図を示し、そして図６〜図９は印刷配線板１の各層面の平面を示す。印刷配線板１は、第１信号層２ａ、電源層６、グランド層７、及び第２信号層２ｂを有し、各層間には絶縁層３が介在している（図４及び図５参照）。第１信号層２ａ上には、電子部品５が搭載されている。また、印刷配線板１には、各層間を電気的に接続するためのスルーホール４が形成されており、スルーホール４中には層間接続導体８が配置されている。クリアランス３ａは絶縁層３の一部であり、電源層６又はグランド層７と層間接続導体８とを絶縁する部分に設けられている。

第１信号層２ａ及び第２信号層２ｂは、低損失性導体からなる所望の配線パターンを有し、該配線パターンは層間接続導体８と接続している（図６及び図９参照）。グランド層７は、周辺部、スルーホール４及びクリアランス３ａを除く一面に延在した低損失性導体を有している（図８参照）。

電源層６は、低損失性導体６ａ及び高損失性導体６ｂから形成される（図７参照）。まず、グランド層７との共振によるＥＭＩを低減するために、高損失性導体６ｂが、電源層６の下面側（グランド層７側）の一面（周辺部、スルーホール４及びクリアランス３ａを除く）に延在している。次に、高損失性導体６ｂ層上（電源層６の上面側（第１信号層２側））に低損失性導体６ａが形成されている。低損失性導体６ａは、３種のパターン、電源から電子部品５まで電流を供給する電流供給パターン６ａ(１)、第１信号層２ａの配線パターンの形状及び位置と層間において重なり合う（一致する）ように配置されている重複パターン６ａ(２)、及びスルーホール４（及びクリアランス３ａ）を取り囲むように配置されている環状パターン６ａ(３)、から形成される。図１０に、各パターン６ａ(１)〜(３)毎に模様分けした電源層６の低損失導体６ａ部分の図を示す。

重複パターン６ａ(２)は、隣接する信号層２ａの配線パターンに流れる電流と逆方向の電流を流すためのパターンである。印刷配線板１の上方（又は下方）からみて信号層２ａの配線パターンと重なる位置に重複パターン６ａ(２)を形成することにより、高損失性導体６ｂによる信号層２ａの伝送損失を低減することができる。重複パターン６ａ(２)は、好ましくは、第１信号層２ａの配線パターンと同じ形状になるように形成する。また、重複パターン６ａ(２)の幅は、好ましくは、少なくとも第１信号層２ａの配線パターンと同じ幅にし、より好ましくは、第１信号層２ａの配線パターンの幅より広くする。

環状パターン６ａ(３)は、高損失性導体６ｂによって生ずる、層間接続導体８を流れる電流の伝送損失を低減するために配置され、低損失性導体６ａと層間接続導体８との電気的接続の有無（クリアランス３ａの有無）にかかわらず配置することができる。環状パターン６ａ(３)は、スルーホール４（又は層間接続導体８）を部分的に囲むような形状でもよいが、好ましくは、完全に取り囲むことができるような環状の形状にする。環状パターン６ａ(３)の外径（又は外周の対角線）は、好ましくはスルーホール４の直径（又は対角線）の２〜７倍程度であり、より好ましくは４〜５倍程度である。環状パターン６ａ(３)の形状は、円状ないし楕円状に限らず、多角形状であってもよい。

電源層６を占める低損失性導体６ａの好ましい割合は、電源層６の表面積に対して６０％以下であり、低損失性導体６ａの面積比率が小さくなるほどＥＭＩの低減効果がよくなる傾向がある。したがって、電流供給パターン６ａ(１)、重複パターン６ａ(２)及び環状パターン６ａ(３)の長さ及び幅は、低損失性導体６ａの合計面積に応じて適宜設定するようにする。例えば、第１信号層２ａの配線パターンが高密度で配線されている場合は、重複パターン６ａ(２)の幅は、配線パターンの幅と同じ幅にして低損失性導体６ａの面積を電源層６の６０％以下にすることが好ましい。また、第１信号層２ａの配線パターンが高密度で配線されている領域と低密度で配線されている領域とが混在している場合には、配線パターンが高密度で配線される配線束を成している領域と重なる電源領域に、その配線束とほぼ同じ幅の重複パターン６ａ(２)を形成し、それ以外の領域には低損失導体パターンの無い高損失性導体６ｂの領域を形成することで低損失性導体６ａの面積を電源層６の６０％以下にしても良い。なお、低損失性導体６ａは、高損失性導体６ｂと重なるように配置することもできれば、重ならないように配置することもできる。図５に示すような形態の場合、電源層６において低損失性導体６ａと高損失性導体６ｂとが重なっている部分は、低損失性導体６ａとしてみなすことができる。

第１の実施形態においては高損失性導体６ｂを電源層６に配置したが、電源層の代わりにグランド層７に配置することもできる。この場合、重複パターン６ａ(２)及び環状パターン６ａ(３)はグランド層７の低損失性導体に設けるようにする。

次に、高損失性導体の好ましい面抵抗率を求める式について説明する。ＥＭＩを生じる導体層（電源層、グランド層）の共振電流方向の寸法をＬ、導体層間の距離（絶縁層の厚さ）をｔ、導体層間に介在する絶縁層の比誘電率をε_ｒ、とするとき、一方の導体層に配する高損失性導体の最適な面抵抗率ρ（Ω／□）は、以下の数２の式により求められる。なお、μ_０は真空の透磁率、ε_０は真空の誘電率である。

μ_０＝４π×１０^−７Ｈ／ｍ、ε_０＝８．８４×１０^−１２Ｆ／ｍ

例えば、ε_ｒ＝４．５、Ｌ＝１５０ｍｍ、ｔ＝０．２ｍｍのとき、高損失性導体の最適な面抵抗率は、約１．６Ω／□である。最適な面抵抗率が数２の式で与えられる根拠は、実施例において説明する。

導体層からなる平行平板が、１つの印刷配線板に複数存在する場合もあるが、その場合は個々の導体層の形状毎に、数２の式で与えられる高損失性導体の最適な面抵抗率が存在する。

また、高損失性導体の面抵抗率が上記数２の式から導かれる最適な面抵抗率の０．１〜１６０倍の範囲内にあれば、ＥＭＩを有効に低減することができる。したがって、本発明に印刷配線板において、高損失性導体の好ましい面抵抗率の範囲は、以下の数３の式から導くことができる。なお、「０．１〜１６０倍」の根拠は、電磁界シミュレーションから求められたものであり、該シミュレーションのモデル及び結果については、以下の実施例において説明する。

ここで、印刷配線板に複数の導体層の平行平板が存在する場合に、例えば導体層が矩形面をなすとき、各導体層には短手方向の長さＬｓと長手方向の長さＬｎが存在するが、共振電流の方向としては短手方向も長手方向も可能である。各方向の電磁界共振の周波数がＥＭＩを抑制すべき周波数帯に入る場合には、その共振を抑制する必要がある。この場合、好適な面抵抗率ρを求めるためには、ＥＭＩを発生させる周波数で共振する長さＬｓ及び／又はＬｎを上記数２及び数３の式のＬに代入する。このとき、最も低い共振周波数を抑制するほうが効果的であるので、好ましくは、導体層の最も低い共振周波数を与える長手方向の長さＬｎを数式のＬに代入する。また、電源層の形状が矩形とは大きく異なる場合、例えばＬ字型、Ｃ字型等の場合、その形状の幅Ｌｓ及び／又は領域の長さＬｎをＬとしてρを求めることができる。

例えば、ｔ＝１ｍｍ、√ε_ｒ＝２、矩形状の導体層においてＬｓ＝１００ｍｍ、Ｌｎ＝２００ｍｍの場合、短手方向の半波長共振周波数は７５０ＭＨｚであり、長手方向の半波長共振周波数は３７５ＭＨｚとなる。この場合、最も低い共振周波数を与えるＬはＬｎとなるので、好適な面抵抗率ρの範囲は、数３の式より０．６２５Ω／□≦ρ≦１０００Ω／□となる。両方向の共振ともに抑制する場合には、Ｌｎから得られたρの範囲と、Ｌｓを数３に代入して得られたρの範囲１．２５Ω／□≦ρ≦２０００Ω／□とを連立させることで、両方向の共振を抑制する好適な面抵抗率ρは、１．２５Ω／□≦ρ≦１０００Ω／□となる。なお、共振周波数（Ｈｚ）は、以下の数４の式から求められる。

ここで、本発明において、「低損失性導体」とは、面抵抗率が０．２５Ω／□以下の導体パターンのことを示し、「高損失性導体」とは、面抵抗率が０．２５Ω／□を超える導体パターンのことを示している。また、面抵抗率（Ω／□）とは、厚さを持った導体面の単位長さ、単位幅当たりの抵抗率、すなわち厚さの影響を加味した抵抗率を示している。

低損失性導体の面抵抗率は、０．２５Ω／□以下であるが、好ましくは０．１Ω／□以下、さらに好ましくは０．０５Ω／□以下である。また、高損失性導体の面抵抗率は、０．２５Ω／□超であるが、好ましくは、全導体層のうち最大寸法Ｌ_ｍａｘを式３の左辺に代入した値以上であり、さらに好ましくは、全導体層のうち２番目におおきい寸法Ｌ_２ｎｄを式３の左辺に代入した値以上である。

信号層、電源層又はグランド層で使用する低損失性導体の材料には、導電性の良い金属、好ましくは銅、金、銀、アルミニウム、タングステン、モリブデン等、を使用する。また、高損失性導体の材料には、導電性の良い銅、金、銀、アルミニウム、タングステン、モリブデンも用いることができるが、好適には、銅の電気抵抗率の４倍から１０００倍の金属で形成する。例えば、ニッケル、鉄、スズ、ニッケル−クロム合金、ニッケル−リン合金、銅−ニッケル合金、Ｐｂ−Ｓｎ共晶はんだ合金などを用いる。また、低損失性導体及び高損失性導体に使用する材料は金属に限定されず、ポリフェニレンビニレン、インジウムトリス２，４-ペンタンジオナート（あるいは、トリスアセトアセトナートインジウム）、インジウムトリスヘキサフルオロペンタンジオナート、メチルトリメチルアセトキシインジウム、等の有機金属化合物、あるいは、ＩＴＯ（Indium Tin Oxide）やＧａＰやＡｌＧａＡｓ等の半導体材料を用いても良い。

絶縁層は、ガラスエポキシ樹脂、ポリイミド樹脂、ガラス、又はアルミナ、窒化珪素、炭化珪素もしくはムライト等を主成分とするセラミックス等、更にはシリコン基板等で形成することが可能であり、所望の比誘電率に応じて適宜最適な絶縁体を選択する。

上記数３の式を変形した数５の式によれば、使用する高損失性導体の面抵抗率ρから印刷配線板の寸法Ｌの適用可能範囲を求めることもできる。例えば、２μｍ厚のニッケル−リン合金を使用した面抵抗率ρ＝５Ω／□の高損失性導体は、平行平板間隔ｔ＝０．０２ｍｍの場合、０．５ｍｍ≦Ｌ≦７００ｍｍの導体層に適用可能であり、ｔ＝０．４ｍｍの場合では、９ｍｍ≦Ｌ≦１５，０００ｍｍの導体層に適用可能である。

ここで、数４及び数５の式より、使用する高損失性導体の面抵抗率から適用可能な共振周波数を算出することもできる。厚さ０．３μｍの２３％ニッケル−銅合金膜を使用した面抵抗率ρ＝１Ω／□の高損失性導体は、平行平板間隔ｔ＝０．０２ｍｍの場合では、２．５ｍｍ≦Ｌ≦３５００ｍｍの導体層に適用可能であり、平行平板間隔ｔ＝０．１ｍｍの場合では、１１ｍｍ≦Ｌ≦１９，０００ｍｍの導体層に適用可能である。ここで、ε_ｒ＝４．５、平行平板間隔ｔ＝０．１ｍｍ、導体層の寸法Ｌ＝１１ｍｍのときの平行平板の共振周波数は６．４ＧＨｚである。すなわち１１ｍｍ以下の寸法の平行平板が存在しても、それは６．４ＧＨｚより高い共振周波数を持つ。したがって、この条件において、面抵抗率ρ＝１Ω／□の高損失性導体は、６．４ＧＨｚ以下の周波数の共振を低減できるので、十分実用的に使えると考えられる。一方、面抵抗率ρ＝５０Ω／□の高損失性導体を使用する場合は、平行平板間隔ｔ＝０．０２ｍｍであれば、０．０５ｍｍ≦ｌ≦７５ｍｍのものまでが適用可能であり、平行平板間隔ｔ＝０．１ｍｍであれば、０．２５ｍｍ≦Ｌ≦３５０ｍｍのものまで適用可能である。したがって、面抵抗率ρ＝５０Ω／□の高損失性導体も十分に実用可能であると考えられる。そのため、この条件においては、高損失性導体は、少なくとも１Ω／□≦ρ≦５０Ω／□の範囲の面抵抗率を有すれば、幅広い周波数の共振に対応することができる。なお、好適な面抵抗率の範囲は、数３の式に示すように、絶縁層の比誘電率ε_ｒ、導体層間の距離ｔ、導体層の寸法Ｌに依存するので、条件に応じて数３の式から適宜設定する必要がある。

面抵抗率１〜５０Ω／□を得るための各種金属の膜厚等のデータを表１示す。

例えば、第１の実施形態において、低損失性導体６ａに銅を用いているときに高損失性導体６ｂの面抵抗率を１Ω／□にするには、高損失性導体６ｂの材料に３０質量％のリンを含むニッケル−リン合金を用いる場合、ニッケル−リン合金は、抵抗率１０^−５Ωｍであるので、約１０μｍの厚さに形成することで１Ω／□の面抵抗率に形成することができる。ニッケル−リン合金は、後のエッチングで未溶解残渣（スマット）も生じずに溶解することができるなど、扱い易いという利点がある。また、高損失性導体６ｂの材料に２３％ニッケル−銅合金を用いる場合、ニッケル−銅合金の抵抗率は、３０３ｎΩｍであるので、厚さ約０．３μｍに形成することで、約１Ω／□の面抵抗率にすることができる。また、高損失性導体６ｂの材料にニッケルを用いる場合、ニッケルの抵抗率７８ｎΩｍであるので、ニッケルの厚さを０．０８μｍに形成することで、約１Ω／□の面抵抗率を得ることができる。

また、高損失性導体６ｂは、低損失性導体６ａと同じ材質で形成することにより、高損失性導体６ｂと低損失性導体６ａとを一体にして形成することもできる。例えば、低損失性導体６ａを１０μｍ厚の銅メッキで形成する場合、高損失性導体６ｂを約０．０２μｍ厚の銅メッキで形成することにより、約１Ω／□の面抵抗率を得ることができる。このように、両導体を銅で形成すれば、製造コストを抑えることができる。

第１の実施形態に係る図４〜図１０に示すような印刷配線板１の製造方法を説明する。まず、電源層６とグランド層７間の絶縁層３をなす絶縁基板に高損失性導体６ｂを形成する。絶縁層３の材質は、所望の比誘電率となる材質を適宜選択する。次に、低損失性導体（電流供給パターン６ａ(１)、重複パターン６ａ(２)、環状パターン６ａ(３)、グランド層７）を銅の無電界メッキにより形成する。次に、金属箔付の絶縁基板を、プリプレグを介して、電源層６及びグランド層７にそれぞれ積層する。次に、スルーホール４を開け、スルーホール内面に銅等のメッキを施すこと又はスルーホール４内に導電体を充填することにより層間接続導体８を形成する。次に、積層体両面の金属箔をエッチングすることにより信号層２ａ、２ｂを形成する。

各導体層と絶縁層とは、アンカー効果を利用して密着性を高めることもできる。例えば、高損失性導体６ｂの材料に銅−ニッケル−リン合金を用いる場合は、針状金属を表面に析出させてアンカー効果を得ることができる。更に、高損失性導体６ｂにニッケルを用いる場合は、ヒドラジンを還元剤とし、グリシンを錯化剤として使用した無電解ニッケルメッキにより針状のニッケルを析出させ、そのアンカー効果を得ることができる。

本発明の印刷配線板の第２の実施形態を図１１〜図１３に示す。図１１は印刷配線板１の上面図、図１２は図１１のＣ−Ｃ断面図、そして図１３は図１２に示す信号層面の平面図である。第１の実施形態においては、電源層とグランド層からなる平行平板の共振によるＥＭＩを低減する印刷配線板を示したが、第２の実施形態においては、グランド層７とシールド層９からなる平行平板、すなわち２つのグランド層がなす平行平板、の共振によるＥＭＩを低減する印刷配線板を示す。第２の実施形態の印刷配線板は、例えば、インサーキットエミュレータとＣＰＵ搭載ボードとを接続する配線パターンを有するフレキシブル印刷配線板に使用される。

第２の実施形態においては、ベタパターンのグランド層７と信号層２が絶縁層３を介して配置され、さらに、信号層２とシールド層９が絶縁層３を介して配置されている。これにより、グランド層７とシールド層９は、絶縁層３及び信号層２を介して平行平板を形成する構成になっている。シールド層９は、外来ノイズを遮蔽すると共にグランド層７との共振によるＥＭＩを低減する高損失性導体９ｂと、高損失性導体９ｂによる信号層２の伝送損失を低減する低損失性導体９ａとから構成されている。低損失性導体９ａは、印刷配線板１の上方から見て、信号層２と形状及び位置が重なり合うように配置されており（図１１〜１３参照）、第１の実施形態でいう重複パターンを形成している。高損失性導体９ｂは、低損失性導体９ａ上にベタパターンで構成されている。高損失性導体９ｂは、スズメッキ、導電性接着剤、又は銀ペースト、銅ペーストなどの導電ペーストを印刷することにより形成することができる。

第２の実施形態によれば、信号層２がグランド層７とシールド層９の間に配置される場合であっても、シールド層９を高損失性導体９ｂと低損失性導体（重複パターン）９ａから構成することにより、グランド層７とシールド層９との共振によるＥＭＩを低減することができると共に、信号層２の伝送損失も低減することができる。また、第２の実施形態によれば、印刷配線板１中に２つの信号層が存在する場合（不図示）であっても、信号層間の相互の電磁ノイズを低減することもできる（実施例９参照）。

第２の実施形態の別の構造として、高損失性導体９ｂと低損失性導体９ａとの間に接着剤等の中間物を介在させることもできる（不図示）。例えば、厚さ数十μｍ以下の粘着剤を介して高損失性導体９ｂと低損失性導体９ａとを接着させた場合には、高損失性導体９ｂと低損失性導体９ａとは直接的に電気接続しないが、粘着剤を介した容量結合により間接的に電気接続されることになる。

本発明の印刷配線板の第３の実施形態を図１４〜図１８に示す。第３の実施形態においては、第２の実施形態と同様に、印刷配線板１の上面に低損失性導体９ａ及び高損失性導体９ｂからなるシールド層９を有し、低損失性導体９ａは、絶縁層３中に配された信号層２と重なり合うように配された重複パターンを構成している。第３の実施形態が第２の実施形態と異なる点は、シールド層９が印刷配線板１の全面ではなく一部の領域のみを覆っている点である。この第３の実施形態が用いられる場合は、例えば、幅の広い導体板５ａを有する電子部品５を印刷配線板１に搭載する場合などである。図１４〜図１８に示す印刷配線板１においては、電子部品５の導体板５ａが印刷配線板１の表面に近接して設置されると、導体板５ａが信号層２の信号伝送特性に影響を及ぼすので、電子部品５の下部領域に、ＥＭＩのシールド効果を有する高損失性導体９ｂと伝送損失を低減する重複パターン９ａからなるシールド層９が形成されている。第３の実施形態においては、重複パターン９ａは、信号層２の全体と重なり合うのではなく、信号層２と部分的に重なり合うような構成となっている（図１６及び図１７参照）。

第２及び第３の実施形態に係る印刷配線板１は、例えば、印刷配線板１のアナログ回路の信号層２を外来ノイズからシールドする場合、あるいは、近くの高電磁界発生源から信号層２をシールドする場合にも使用することができる。

本発明の印刷配線板の第４の実施形態を図１９に示す。第４の実施形態は、本発明の原理を半導体集積回路装置に適用した形態である。半導体集積回路装置２１においても、外来ノイズから信号層２２ａをシールドするために、電源層３２に高損失性導体２３が配されている。そして、高損失性導体２３の下側には、信号層２２ａと配置に対応するように重複パターン２２ｃが配され、伝送損失の低減を抑制している。

図１９に示す半導体集積回路装置においては、シリコン基板２５上に、ソース用半導体膜２６及びドレイン用半導体膜２７が形成され、その間の電流通路２８上に酸化膜絶縁層３０で隔たれたゲート電極パターン２９が形成されている。そして、ソース用半導体膜２６及びドレイン用半導体膜２７の上に層間接続導体２２ｄが接続される。層間接続導体２２ｄは、ポリイミド等からなる絶縁層２４に埋め込んで形成され、信号層２２ａ、電源層３２、グランド層２２ｂに接続される。

ここで、例えば、電源層３２とグランド層２２ｂの寸法が２ｍｍ程度の平行平板を構成する場合、この平行平板には周波数１００ＧＨｚ程度の共振が生じる。この場合、共振を低減させるためには、面抵抗率１Ω／□程度の高損失性導体２３を電源層３２に形成すれば良い。このためには、表１に示すように、厚さ１７ｎｍの銅で形成した面抵抗率１Ω／□の高損失性導体２３を電源層３２に形成するにする。そして、この電源層３２に隣接する信号層２２ａが存在する場合には、厚さ７０ｎｍ以上の銅で、信号層２２ａの配置に対応する重複パターン２２ｃを電源層３２に形成する。電源層３２がアルミニウムで構成されている場合も、同様に表１に示すように厚さ２７ｎｍの高損失性導体２３を形成すれば良い。

本発明の印刷配線板の第５の実施形態を図２０〜図２３に示す。図２０は印刷配線板１の断面図であり、図２１は電源層６面の平面図、図２２はグランド層７面の平面図、図２３は第２信号層２ｂ面の平面図である。第５の実施形態においては、電子部品５は、電源層６とグランド層７の間の絶縁層中に内蔵されている。電子部品５と電源層６とグランド層７との接続方法は、適宜好適な形態を選択することができる。例えば、図２０〜図２２に示す形態においては、電子部品５のグランド端子５ｃは、グランド層７の低損失性導体７ａと接合部３３を介して金属結合している。また、電子部品５の電源端子５ｂは、電源層６の凹部と接続している。

また、第１の実施形態においては、ＥＭＩを低減するための高損失性導体６ａを電源層６面に配置していたが（図５参照）、第５の実施形態においては、高損失性導体７ｂをグランド層７面に配置している。それに伴い、伝送損失の低減するための重複パターン７ａ(２)及び環状パターン７ａ(３)もグランド層７面に配置している。重複パターン７ａ(２)は、信号層２ｂの配線パターンに層に沿うように、少なくとも信号層２ｂの配線パターンと同じ幅で形成されている。また、環状パターン７ａ(３)は、スルーホール４（層間接続導体８、クリアランス３ａ）の周囲を取り囲むように形成されている。

次に、図２０〜図２３に示す印刷配線板１の第１の製造方法を、図２４を用いて説明する。まず、図２４（ａ）に示す工程においては、絶縁基板３ｂ周縁部、低損失性導体７ａ部分、クリアランス３ａ及びスルーホール４を除く絶縁基板３ｂ上の領域に、高損失性導体７ｂをメッキ等により形成する。その後、所定の位置に低損失性導体７ａを形成する。次に、電子部品５を設置する低損失性導体７ａの領域に、接合部３３となる金属ペーストを配置する。この金属ペーストには、銀超微粒子等の金属粒子を、アルキルアミン等の分散剤を用いて、テトラデカン等の溶媒に分散させたものを使用することができ、金属ペーストは、インクジェット印刷等の方法により配置することができる。

次に、図２４（ｂ）に示す工程においては、金属ペースト上に電子部品５を設置する。例えば、図２４に示す電子部品５は、上面の一部に電源端子５ｂと、電源端子５ｂ付近を除く領域を覆うグランド端子５ｃとを有する。上記に例示した銀超微粒子の金属ペーストを使用する場合、グランド端子５ｃ側の面と金属ペーストが接するように電子部品５を設置した後、全体を約２００℃まで加熱することにより、金属ペースト中の分散剤を分解させ、溶媒を蒸発させ、そして銀超微粒子を焼結させることで、グランド端子５ｃと低損失性導体７ａとを金属接合する。このように、接合部３３を金属結合で形成すると、接合部３３は、半田付けの加熱処理時に約３００℃まで加熱されても耐えることができる。

次に、図２４（ｃ）〜（ｄ）に示す工程においては、電子部品５を除く領域に絶縁層３を配置し、電子部品５の周囲に流体状の絶縁層３を供給することで、電子部品５を覆う絶縁層３を形成する。例えば、図２４（ｃ）に示すように、電子部品５の領域をくり貫いた銅箔等の金属箔３５付の樹脂（絶縁層３）を絶縁基板３ｂ上に配置する。次に、図２４（ｄ）に示すように、鏡板等の加熱・加圧手段３６により、金属箔３５を介して配置した絶縁層３を加熱及び加圧することで、電子部品５の周囲に流体状絶縁層３ｃを溶出させる。あるいは、電子部品５周囲には、ディスペンサ等により流体状絶縁層３ｃを充填することもできる。

次に、図２４（ｅ）に示す工程においては、流体状絶縁層３ｃが硬化した後、金属箔３５をエッチング除去し、露出した絶縁層３を研磨することで、一定の厚さの絶縁層３を形成する。

次に、図２４（ｆ）に示す工程においては、炭酸ガスレーザ等によって、電子部品５の電源端子５ｂに達する孔を絶縁層３に形成する。その後、その孔内及び絶縁層３上の所定の領域に低損失性導体を、メッキ等により形成することで電源層６を形成する。

次に、電源層６上の絶縁層３、第１信号層２ａ、スルーホール４及び層間接続導体８を形成することで、図２０に示すような印刷配線板１を形成する。スルーホールは、例えば、ドリル、レーザ等の手段によって開けることができ、層間接続導体８は、例えば、スルーホール内のメッキ、スルーホール内への金属材料の充填等によって形成することができる。また、必要に応じて、第１信号層２ａ上にソルダレジスト３４を印刷する。

所望の印刷配線板１を複数個有する印刷配線板を１回の工程で製造し、さらに切断工程を追加することで、印刷配線板１を製造することもできる。

第５の実施形態に係る印刷配線板１の第２の製造方法を図２５に示す。まず、図２５（ａ）に示す工程においては、銅等の金属基板３７上に、高損失性導体７ｂ及び溶解性充填剤３８を配置する。溶解性充填剤３８は、無機溶液又は有機溶剤に可溶なもの、例えば酸性水溶液に可溶な炭酸カルシウム、であり、インクジェット印刷やディスペンサ印刷等により配置する。

図２５（ｂ）に示す工程においては、溶解性充填剤３８上に電子部品５を配置すると共に、電子部品５の領域をくり貫いた金属箔３５付の樹脂（絶縁層３）を配置する。また、電子部品５の電源端子５ｂ上に溶解性充填剤３８を配置する。

図２５（ｃ）に示す工程においては、金属箔３５上から加熱・加圧手段３６により樹脂を溶融させ、電子部品５の周囲に流体状絶縁層３ｃを供給し、硬化させる。

図２５（ｄ）に示す工程においては、金属箔３５及び金属基板３７をエッチング除去し、溶解性充填剤３８を適当な液体により除去する。次に、露出した絶縁層３を機械研磨することで、所定の厚さの絶縁層３を形成する。

図２５（ｅ）に示す工程においては、電源層６及びグランド層７の低損失性導体をメッキ等により配置する。この時、電源層６及びグランド層７の低損失性導体と電子部品５とが接触するようにする。

図２５（ｆ）に示す工程においては、電源層６上側及びグランド層７下側に所定の厚さの絶縁層３を配置し、その後、第１信号層２ａ、第２信号層２ｂ、スルーホール４、層間接続導体８を形成し、必要に応じて第１信号層上にソルダレジスト３４を形成する。

第５の実施形態に係る印刷配線板１によれば、電子部品５と電源層６及びグランド層７とをほぼ直接的に接合しているので、電子部品５のインダクタンスを低減することができる。また、図２４に示すような印刷配線板１の第１の製造方法によれば、電子部品５と電源層６又はグランド層７とを低温で金属結合させることができる。また、図２５に示すような第２の製造方法によれば、電子部品５の両面から導体及び絶縁層を配置することができる。第２の製造方法によれば、第１の製造方法に比べて印刷配線板１を薄くすることもできる。

以下の実施例において、本発明の印刷配線板の電磁界シミュレーションについて説明する。電磁界シミュレーションにおいては、モーメント法の電磁界シミュレータであるＳｏｎｎｅｔを用いて印刷配線板のＥＭＩ又は伝送損失を計算した。

実施例１においては、高損失性導体の好適な面抵抗率の範囲を最適な面抵抗率から求める倍率を算出するための計算を行った。図２６は、本発明の印刷配線板の電磁界シミュレーションのモデルである。図２６のモデルは、ａ＝１５０ｍｍ、ｂ＝１５０ｍｍの高損失性導体４３ｂに格子状の低損失性導体４３ａを組み込んだ電源層４３を上面に有し、グランド層４４を下面に有している。この他の条件は、低損失性導体の幅が１０ｍｍ、電源層４３とグランド層間の距離ｔが０．２ｍｍ、絶縁層４２の比誘電率ε_ｒが４．５、としている。図２７及び図２８に、このモデルに対して電磁界シミュレーションによりＥＭＩを計算した結果を示す。図２７は、高損失性導体４３ｂの面抵抗率ρ（Ω／□）＝０、０．１６、０．４、０．８、１．６の場合の各ＥＭＩを示し、図２８は、高損失性導体４３ｂの面抵抗率ρ（Ω／□）＝１．６、３．２、６．４、１６、３２、６４、１２８、２５６、１０００、＞１００×１０^３の場合の各ＥＭＩを示す。図２７によれば、ＥＭＩの最小値を与える面抵抗率ρは１．６Ω／□程度であることが認められる。また、図２８によれば、ＥＭＩの最小値を与える面抵抗率ρは、１．６〜６．４Ω／□であることが認められる。したがって、実施例１の条件によれば、面抵抗率ρの最適値は１．６Ω／□と考えられる。また、図２７及び図２８において、ＥＭＩの最大値と最小値の差は約５０ｄＢである。すなわち、最小値の条件、例えば面抵抗率ρ＝１．６Ω／□、においては、ＥＭＩを１００，０００分の１程度に低減することができている。

また、図２７によれば、面抵抗率ρ＝０．１６Ω／□の場合でも、ＥＭＩが最大になる面抵抗率ρ＝０Ω／□のＥＭＩを約２０ｄＢ低減できる。図２８によれば、面抵抗率ρ＝２５６Ω／□の場合でも、ＥＭＩが最大になる面抵抗率ρ＞１００×１０^３Ω／□の場合のＥＭＩを約２０ｄＢ低減できる。したがって、図２７及び図２８によれば、面抵抗率が、１．６Ω／□の１０分の１の０．１６Ω／□から、１６０倍の２５６Ω／□までの範囲内の値であっても、ＥＭＩを低減する効果が十分にあることが分かる。

なお、このＥＭＩ計算は、電源領域の低損失性導体の電位の強さを観測することで得ており、高損失性導体の電位を考慮していない。そのため、面抵抗率の大きい場合、例えばρ＝２５６Ω／□、おいては、ＥＭＩは高めに観測されている。したがって、低損失性導体と高損失性導体の電位を平均すれば、例えばρ＝２５６Ω／□の時のＥＭＩは、より低減されていると考えられる。

実施例２においては、共振電流の方向が好適な面抵抗率に及ぼす影響について検討した。図２９は、実施例１のモデルよりも電源層４３の長さａをおおよそ半分、ａ＝７０ｍｍ、ｂ＝１５０ｍｍにしたモデルであり、これ以外の条件は、実施例１のモデルと同様である。図３０及び図３１に、このモデルに対して電磁界シミュレーションによりＥＭＩを計算した結果を示す。図３０は、面抵抗率ρ（Ω／□）＝０、０．２、０．５、１、２、４の場合の各ＥＭＩを示し、図３１は、面抵抗率ρ（Ω／□）＝４、８、１６、３２、６４、１２８、２５６、１０００、＞１００×１０^３の場合の各ＥＭＩを示す。図３０によれば、ρ＝０．２Ω／□のＥＭＩは、４５０ＧＨｚ付近においてρ＝０Ω／□のＥＭＩのピークよりも約２０ｄＢほど低く、グラフ全体もなだらかである。したがって、ρ＝０．２Ω／□の場合であっても、ＥＭＩ低減の効果があると考えられる。また、図３１によれば、ρ＝２５６Ω／□のＥＭＩは、４００ＧＨｚ付近においてρ＞１００×１０^３Ω／□のＥＭＩのピークよりも約２０ｄＢほど低く、グラフ全体もなだらかである。したがって、ρ＝２５６Ω／□の場合であってもＥＭＩ低減の効果があると考えられる。

したがって、ＥＭＩを低減する効果のある好適な面抵抗率の範囲は、実施例１の図２６のモデルと同じ範囲になった。以上より、好適な面抵抗率ρは、電源層の共振電流方向の寸法Ｌ（この場合、長手方向の寸法Ｌｎ）に反比例し、その方向に垂直な方向の寸法Ｌｓには影響されないことが分かった。

実施例３においては、電源層とグランド層間の絶縁層の厚さｔが好適な面抵抗率に及ぼす影響について検討した。図３２及び図３３は、実施例１のモデルの絶縁層４２の厚さｔを１０倍にし、それ以外の条件は実施例１と同一にしたモデルのシミュレーション結果である。図３２は、面抵抗率ρ（Ω／□）＝０、１．６、４、８、１６の場合の各ＥＭＩを示し、図３３は、面抵抗率ρ（Ω／□）＝１６、４０、８０、１６０、３２０、６４０、１２８０、２５６０、１０×１０^３、＞１００×１０^３の場合の各ＥＭＩを示す。図３２によれば、最小のＥＭＩを示す面抵抗率ρは、１６Ω／□である。一方、図３３によれば、最小のＥＭＩを示す面抵抗率ρは、１６〜４０Ω／□である。

したがって、本モデルにおいて、最適な面抵抗率は、ρ＝１６Ω／□であると考えられ、本モデルの最適な面抵抗率は、実施例１のモデルの最適な面抵抗率の１０倍になった。これより、最適な面抵抗率ρは、絶縁層の厚さｔに比例することが導かれた。

実施例４においては、絶縁層の比誘電率ε_ｒが好適な面抵抗率に及ぼす影響について検討した。図３４及び図３５は、実施例１のモデルの絶縁層４２の比誘電率ε_ｒを４倍の１８にし、それ以外の条件は実施例１と同一にしたモデルのシミュレーション結果である。図３４は、面抵抗率ρ（Ω／□）＝０、０．１、０．２、０．４、０．８の場合の各ＥＭＩを示し、図３５は、面抵抗率ρ（Ω／□）＝０．８、１．６、４、８、１６、３２、＞１００×１０^３の場合の各ＥＭＩを示す。図３４によれば、最小のＥＭＩを示す面抵抗率ρは、０．８Ω／□である。一方、図３５によれば、最小のＥＭＩを示す面抵抗率ρは、０．８〜４Ω／□である。

したがって、本モデルにおいて、最適な面抵抗率は、ρ＝０．８Ω／□と考えられ、本モデルの最適な面抵抗率は、実施例１のモデルの最適な面抵抗率の２分の１になった。これより、最適な面抵抗率は、絶縁層の比誘電率ε_ｒの平方根に反比例することが導かれた。

実施例５においては、低損失性導体の面積の割合が好適な面抵抗率に及ぼす影響について検討した。図３６（Ａ）〜（Ｆ）は、図２６に示すような電磁界シミュレーションのモデルであり、低損失性導体４３ａ及び高損失性導体４３ｂ部分のみを示している。各モデルにおいて、電源層４３の寸法はａ＝１５０ｍｍ、ｂ＝１５０ｍｍ、絶縁層４２の厚さｔは０．２ｍｍ、絶縁層４２の比誘電率ε_ｒは４．５、高損失性導体４３ｂの面抵抗率ρは１．６Ω／□、低損失性導体４３ａは厚さ２０μｍの銅、低損失性導体４３ａの領域全体の一辺の長さは１３０ｍｍ、である。図３６の（Ａ）〜（Ｃ）のモデルは、幅５ｍｍの低損失性導体４３ａを、５×５、７×７、１３×１３で格子状に組んだモデルであり、図の（Ｄ）〜（Ｆ）モデルは、幅１０ｍｍの低損失性導体４３ａを、３×３、５×５、７×７で格子状に組んだモデルである。図の（Ａ）と（Ｄ）、（Ｂ）と（Ｅ）、（Ｃ）と（Ｆ）の組はそれぞれ、低損失性導体の面積が近い値になっている。

図３７にモデル（Ａ）〜（Ｃ）のＥＭＩ計算結果、図３８にモデル（Ｄ）〜（Ｆ）のＥＭＩ計算結果を示す。また、図３７及び図３８には、（Ｇ）比較モデルとして、高損失性導体４３ｂの面抵抗率ρが０Ω／□のときの計算結果も示す。図３７と図３８を比較すると、低損失性導体４３ａの面積が近い値のモデル同士は、ほぼ同様のＥＭＩを示しており、低損失性導体４３ａの面積が大きいモデルほどＥＭＩの低減効果が小さくなっている。これより、ＥＭＩを有効に低減可能な低損失性導体４３ａの面積の上限は、電源層４３の面積に対する低損失性導体４３ａの最大面積の比で与えられる。低損失性導体４３ａの面積が大きい（Ｃ）及び（Ｆ）の両モデルは、ＥＭＩを２０ｄＢ程度低減できており、モデル（Ｃ）及び（Ｆ）が有する低損失性導体４３ａの面積割合以下であれば、ＥＭＩを有効に低減することができると考えられる。両モデルの低損失性導体４３ａの面積は、約１３，０００ｍｍ^３であり、電源層４３の面積は、１５０ｍｍ×１５０ｍｍ＝２２，５００ｍｍ^３であるので、電源層４３を占める低損失性導体４３ａの割合は、約５８％である。したがって、ＥＭＩを効率よく低減するためには、低損失性導体４３ａの面積は、電源層４３の面積の６０％以下が好ましいと考えられる。

第１の実施形態に係る印刷配線板の重複パターンが信号層の伝送損失に及ぼす効果について電磁界シミュレーションを行った。印刷配線板のモデルは、電源層の寸法を長さ１５０ｍｍ×幅１５０ｍｍ、電源層と信号層の距離を０．２ｍｍ、電源層と信号層間の絶縁層の比誘電率を４．５とする。銅からなる信号層の配線パターンの幅は、特性インピーダンスが５０Ωになるように０．３７４ｍｍに設定する。

この条件の時に、信号層の配線パターンの長さが２００ｍｍの場合において、（i）重複パターンの幅が配線パターンの幅と同じ場合、（ii）重複パターンの幅が配線パターンの幅の３倍の場合、（iii）重複パターンが存在しない場合、について比較した結果を図３９に示す。これによれば、重複パターンが存在することにより、信号層の配線パターンの伝送損失が大きく低減された。この理由は、重複パターンが存在しない場合は、配線パターンに流れる電流の作る磁界が、電磁誘導により高損失性導体内に渦電流を生じ、その渦電流が高損失性導体の抵抗によって熱エネルギーに変わるためと考えられる。また、信号の周波数が高いほど電磁誘導も大きいため、周波数が高くなるにつれて伝送損失が大きくなったと考えられる。一方、重複パターンが存在する場合は、信号層の配線パターンに流れる電流の作る磁界の電磁誘導は、重複パターン内に配線パターンの電流の逆方向のリターン電流を生じ、重複パターンの抵抗率が小さいことでそのリターン電流が損失せず、結果として伝送損失が低減されたものと考えられる。

実施例６の別の例として、電源層と信号層との間の間隔が実施例６の１／４の０．０４ｍｍであり、銅からなる配線パターンの幅が、特性インピーダンスが５０Ωになるように０．０７６ｍｍに設定し、それ以外の条件は実施例７と同じに設定した場合について、実施例６と同様の条件（i）〜（iii）の結果を図４０に示す。これによれば、重複パターンが存在することにより、信号層の配線パターンの伝送損失が効果的に低減された。ここで、条件（ii）の伝送損失が条件（i）の伝送損失に比べて大きく低減されなかったが、この理由は、配線パターンの幅が０．０７６ｍｍと細いため、配線パターン自身の抵抗値が大きくなり、これが主要な伝送損失を生じているためと考えられる。

本発明の第２の実施形態に係る印刷配線板について、信号層の伝送損失を電磁界シミュレーションによって算出した。印刷配線板のモデルを図４１に示す。印刷配線板４１は、図４１に示すように、グランド層４４、信号層４５及びシールド層（低損失性導体４６及び高損失性導体４７）を有する。印刷配線板４１の寸法は、ａ＝２００ｍｍ、ｂ＝１９０ｍｍ、ｃ＝１ｍｍであり、グランド層４４と信号層４５間の距離ｔ及び信号層４５とシールド層間の距離は、それぞれ０．５ｍｍである。シールド層は、長さｌｍ、幅Ｗｍ、厚さ１０〜２０μｍの銅からなる低損失性導体（重複パターン）４６及び面抵抗率１Ω／□の高損失性導体４７からなる。また、信号層４５の幅はＷｓ、絶縁層４２の比誘電率は４．５である。

信号層４５の幅Ｗｓが１０ｍｍ（特性インピーダンス４．２Ω）、かつ重複パターン４６の長さｌｍが１４０ｍｍのとき、（i）重複パターン４６の幅Ｗｍ＝０ｍｍ、すなわち重複パターン４６が存在せずシールド層が高損失性導体４７のみからなる場合、（ii）Ｗｍ＝１０ｍｍの場合及び（iii）Ｗｍ＝１３０ｍｍの場合について、伝送損失の大きさを電磁界シミュレーションにより解析した。図４２に信号層４５の伝送損失の計算結果を示す。図４２によれば、信号層４５の伝送損失は、重複パターン４６の幅が信号層４５の幅と同じ１０ｍｍの場合に全体的に小さかった。重複パターン４６の幅が１３０ｍｍの場合は、シールド層に対する重複パターン４６の面積割合は約４８％であるが、重複パターン４６が存在しない場合よりは伝送損失は小さかった。しかしながら、特定周波数において伝送損失が急激に大きくなっている。これは、信号層４５を流れる電流がシールド層とグランド層４４の作る平行平板に電磁界共振を生じ、そのエネルギーを供出するために生じたものであると考察される。

次に、信号層４５の幅Ｗｓが２ｍｍ（特性インピーダンス１９Ω）のとき、（i）重複パターン４６の幅Ｗｍ＝０ｍｍ、すなわち重複パターン４６が存在せず、シールド層が高損失性導体４７のみからなる場合、（ii）重複パターン４６の長さｌｍ＝１４０ｍｍ、幅Ｗｍ＝２ｍｍの場合、（iii）重複パターン４６の長さｌｍ＝２００ｍｍ、幅Ｗｍ＝１７０ｍｍの場合、及び（iv）シールド層の全面が銅パターンからなる場合について、伝送損失の大きさを電磁界シミュレーションにより解析した。図４３に信号層４５の伝送損失の計算結果を示す。図４３によれば、条件（iv）の場合、すなわち高損失性導体４７の無い場合、においては、信号層４５を流れる電流がシールド層とグランド層４４からなる平行平板に電磁界共振のエネルギーを供出するために特定周波数で大きな伝送損失を生じていた。しかしながら、条件（i）〜（iii）のグラフに示すように、シールド層に高損失性導体４７を設置することで電磁界共振を抑制できた。条件（i）〜（iii）について比較すると、条件（ii）のとき、すなわち重複パターン４６の幅が信号層４５の幅と同じ２ｍｍのときに、全体として最も伝送損失が少なかった。条件（iii）の場合、シールド層に対する重複パターン４６の占める面積割合は約９０％であるが、重複パターン４６の割合が６０％を越えているため、特定周波数で大きな伝送損失が生じていた。これは、信号層４５を流れる電流がシールド層とグランド層４４からなる平行平板に大きな電磁界共振を生じさせ、そのエネルギーが供出されたためであると考察される。

次に、信号層の伝送損失は、他の信号層が平行平板に電磁界共振を発生させることによっても生じることを電磁界シミュレーションにより示す。図４４に印刷配線板のモデルを示す。このモデルにおいて、印刷配線板は、第１信号層４５ａと第２信号層４５ｂを有し、シールド層（不図示）は、絶縁層４２を介して第１信号層４５ａ及び第２信号層４５ｂを覆っている。そこで、このモデルの信号層４５ａ、４５ｂ相互の影響を電磁界シミュレーションにより解析した。その結果、シールド層とグランド層４４からなる平行平板の電磁界共振周波数が３５０ＭＨｚの場合において、第２信号層４５ｂには、その終端抵抗Ｒｓ２の値に応じて図４６に示すような電圧Ｖ３が誘導された。その等価回路を図４５に示すが、電圧源には、第１信号層４５ａに伝送する電気信号の電圧Ｖ１に比例した電圧が生じる。重複パターンの幅Ｗｍが２ｍｍの場合のとき、この電圧源に生じる誘導電圧は、重複パターンの幅Ｗｍが１７０ｍｍの場合、すなわちシールド層に対して重複パターンの占める割合が９０％の場合、に比べ、５分の１程度に小さくなった。このように、第１信号層４５ａが平行平板に電磁界共振を生じることで、第２信号層４５ｂに電磁誘導ノイズが生じた。この電磁誘導ノイズは、平行平板のシールド層を、高損失性導体と低損失性導体（重複パターン）から形成し、シールド層に対する低損失性導体の占める割合を６０％以下にすることで低減することができる。

本発明の第５の実施形態に係る印刷配線板について、電磁界シミュレーションによりＥＭＩを算出した。電磁界シミュレーションに用いた（i）第５の実施形態に係るモデルは、図２０〜図２３を参照すると、絶縁層３の比誘電率が４．５、電源層６とグランド層７からなる平行平板の縦及び横の寸法が８ｍｍ、電源層６とグランド層７間の距離が０．２４ｍｍ、低損失性導体の材質が銅、高損失性導体７ｂの面抵抗率が２Ω／□、電子部品２が１８０ｐＦのコンデンサ、である。また、このモデルと比較する（ii）比較モデルとして、高損失性導体７ｂを有するグランド層７の代わりに、全面銅からなる８ｍｍ角のグランド層７を有するモデルについても電磁界シミュレーションを行った。シミュレーション結果を図４７に示す。各モデルに共に、８．７ＧＨｚ付近に平行平板のＴＭ１０モードの共振、及び４ＧＨｚ付近に内蔵コンデンサ素子に起因する共振を生じているが、（i）第５の実施形態に係るモデルでは、（ii）比較モデルに比べて共振の強さをそれぞれ約３０ｄＢ低減することができた。これより、本発明によれば、電子部品を内蔵した印刷配線板についても効果的にＥＭＩを低減可能であることが示された。

以上において印刷配線板について説明した事項、例えば高損失性導体の好適な面効率範囲、低損失性導体の面積割合等、は、半導体集積回路装置についても同様に適用することができる。

高損失性導体を配してＥＭＩを低減すると共に低損失性導体を配して伝送損失を低減する本発明の概念は、以上に示したような印刷配線板及び半導体集積回路装置のみならず、平行な導体層を有する他の機器・装置に適用できることは言うまでも無い。

背景技術を説明するための印刷配線板の概略図。 図１に示す印刷配線板のＡ−Ａ断面図。 背景技術を説明するための印刷配線板の概略図。 本発明の第１の実施形態に係る印刷配線板の上面図。 図４に示す印刷配線板のＢ−Ｂ断面図。 図４及び図５に示す印刷配線板の第１信号層面の平面図。 図４及び図５に示す印刷配線板の電源層面の平面図。 図４及び図５に示す印刷配線板のグランド層面の平面図。 図４及び図５に示す印刷配線板の第２信号層面の平面図。 図７に示す電源層の低損失層導体をパターン別に模様分けした図。 本発明の第２の実施形態に係る印刷配線板の上面図。 図１１に示す印刷配線板のＣ−Ｃ断面図。 図１２に示す印刷配線板の信号層面の平面図。 本発明の第３の実施形態に係る印刷配線板の上面図。 図１４に示す印刷配線板のＤ−Ｄ断面図。 図１４及び図１５に示す印刷配線板のシールド層面の平面図。 図１５に示す印刷配線板の信号層面の平面図。 図１５に示す印刷配線板のグランド層面の平面図。 本発明の第４の実施形態に係る半導体集積回路装置の断面図。 本発明の第５の実施形態に係る印刷配線板の上面図。 図２０に示す印刷配線板の電源層面の平面図。 図２０に示す印刷配線板のグランド層面の平面図。 図２０に示す印刷配線板の第２信号層面の平面図。 本発明の第５の実施形態に係る印刷配線板の第１の製造方法を説明する図。 本発明の第５の実施形態に係る印刷配線板の第２の製造方法を説明する図。 実施例１における電磁界シミュレーションのモデルの上面図（上）とＥ−Ｅ断面図（下）。 実施例１におけるシミュレーション結果を示すグラフ。 実施例１におけるシミュレーション結果を示すグラフ。 実施例２における電磁界シミュレーションのモデルの上面図（上）とＦ−Ｆ断面図（下）。 実施例２におけるシミュレーション結果を示すグラフ。 実施例２におけるシミュレーション結果を示すグラフ。 実施例３におけるシミュレーション結果を示すグラフ。 実施例３におけるシミュレーション結果を示すグラフ。 実施例４におけるシミュレーション結果を示すグラフ。 実施例４におけるシミュレーション結果を示すグラフ。 実施例５における電磁界シミュレーションのモデルの部分上面図。 実施例５におけるシミュレーション結果を示すグラフ。 実施例５におけるシミュレーション結果を示すグラフ。 実施例６におけるシミュレーション結果を示すグラフ。 実施例７におけるシミュレーション結果を示すグラフ。 実施例８における電磁界シミュレーションのモデルの透視斜視図。 実施例８におけるシミュレーション結果を示すグラフ。 実施例８におけるシミュレーション結果を示すグラフ。 実施例９における電磁界シミュレーションのモデルの透視斜視図。 実施例９におけるシミュレーション結果を示す模式図。 実施例９におけるシミュレーション結果を示すグラフ。 実施例１０におけるシミュレーション結果を示すグラフ。

符号の説明

１ 印刷配線板
２ａ 第１信号層
２ｂ 第２信号層
３ 絶縁層
３ａ クリアランス
３ｂ 絶縁基板
３ｃ 流体状絶縁層
４ スルーホール
５ 電子部品
５ａ 導体板
５ｂ 電源端子
５ｃ グランド端子
６ 電源層
６ａ 低損失性導体
６ａ（１） 電流供給パターン
６ａ（２） 重複パターン
６ａ（３） 環状パターン
６ｂ 高損失性導体
６ｃ 凹部
７ グランド層
７ａ 低損失性導体
７ａ（２） 重複パターン
７ａ（３） 環状パターン
７ｂ 高損失性導体
７ｃ 凹部
８ 層間接続導体
９ シールド層
９ａ 低損失性導体
９ｂ 高損失性導体
１０ 導体
１１ 接合部
２１ 半導体集積回路装置
２２ 低損失性導体
２２ａ 信号層
２２ｂ グランド層
２２ｃ 重複パターン
２２ｄ 層間接続導体
２３ 高損失性導体
２４ 絶縁層
２５ シリコン基板
２６ ソース用半導体膜
２７ ドレイン用半導体膜
２８ 電流通路
２９ ゲート電極パターン
３０ 酸化膜絶縁層
３１ エッチングストッパ層
３２ 電源層
３３ 接合部
３４ ソルダレジスト
３５ 金属箔
３６ 加熱・加圧手段
３７ 金属基板
３８ 溶解性充填剤
４１ 印刷配線板
４２ 絶縁層
４３ 電源層
４３ａ 低損失性導体
４３ａ(１) ポート１
４３ｂ(２) ポート２
４３ｂ 高損失性導体
４４ グランド層
４５ 信号層
４５ａ 第１信号層
４５ｂ 第２信号層
４６ 低損失性導体
４７ 高損失性導体
５１ 印刷配線板
５２ａ、５２ｂ 信号層
５３ 絶縁層
５４ スルーホール
５５ 電子部品
５６ 電源層
５７ グランド層
５８ 層間接続導体
５９ シールド層

Claims (19)

1. 絶縁層を介して略平行に配された第１導体層、第２導体層、及び信号層を有する印刷配線板において、
   前記第１導体層及び前記第２導体層のうち、前記信号層に隣接する一方の導体層は、低損失性導体と、損失性の面抵抗率を有する高損失性導体とを有し、
   前記低損失性導体は、前記信号層の配線パターンの少なくとも一部と重なり合うように配されている重複パターンを有することを特徴とする印刷配線板。
2. 各層間を電気的に接続するスルーホールを有する場合に、
   前記低損失性導体は、前記スルーホールを取り囲むような環状パターンを有することを特徴とする請求項１記載の印刷配線板。
3. 前記重複パターンの幅は、前記信号層の前記配線パターンの幅と同じか、もしくはそれ以上であることを特徴とする請求項１又は２記載の印刷配線板。
4. 前記一方の導体層の面積に対して占める前記低損失性導体の面積の割合は６０％以下であることを特徴とする請求項１〜３のいずれか一項に記載の印刷配線板。
5. 前記第１導体層又は前記第２導体層においてＥＭＩが生じる共振電流方向の寸法をＬ、前記第１導体層と前記第２導体層との間隔をｔ、前記第１導体層と前記第２導体層間に介在する前記絶縁層の比誘電率をε_ｒ、真空の透磁率をμ₀＝４π×１０^−７Ｈ／ｍ、真空の誘電率をε₀＝８．８４×１０^−１２Ｆ／ｍ、とするとき、
   前記高損失性導体の面抵抗率ρ（Ω／□）は、以下の数１の式を満たすことを特徴とする請求項１〜４のいずれか一項に記載の印刷配線板。
   

   
6. 前記低損失性導体の面抵抗率は０．２５Ω／□以下であることを特徴とする請求項１〜５のいずれか一項に記載の印刷配線板。
7. 前記環状パターンの外径は、前記スルーホールの孔径の２〜７倍の範囲内にあることを特徴とする請求項２〜６のいずれか一項に記載の印刷配線板。
8. 前記第１導体層及び前記第２導体層のうち、一方の導体層が、電源に接続された電源層であり、他方の導体層がグランド層であることを特徴とする請求項１〜７のいずれか一項に記載の印刷配線板。
9. 前記第１導体層及び前記第２導体層のうち、一方の導体層が、外来ノイズから信号層を遮蔽するシールド層であることを特徴とする請求項１〜７のいずれか一項に記載の印刷配線板。
10. 電子部品が搭載されていることを特徴とする請求項１〜９のいずれか一項に記載の印刷配線板。
11. 前記電子部品の下部領域に、前記信号層に隣接する前記一方の導体層が配されていることを特徴とする請求項１０記載の印刷配線板。
12. 前記第１導体層と前記第２導体層との間に電子部品が内蔵されていることを特徴とする請求項１〜１１のいずれか一項に記載の印刷配線板。
13. 絶縁層を介して略平行に配された第１導体層、第２導体層、及び信号層を有する印刷配線板において、
    前記第１導体層及び前記第２導体層のうち、前記信号層に隣接する一方の導体層は、低損失性導体と、損失性の面抵抗率を有する高損失性導体とを有し、
    前記低損失性導体は、前記信号層の配線パターンの少なくとも一部と重なり合うように配されている重複パターンを有することを特徴とする半導体集積回路装置。
14. 各層間を電気的に接続するスルーホールを有する場合に、
    前記低損失性導体は、前記スルーホールを取り囲むような環状パターンを有することを特徴とする請求項１３記載の半導体集積回路装置。
15. 前記重複パターンの幅は、前記信号層の前記配線パターンの幅と同じか、もしくはそれ以上であることを特徴とする請求項１３又は１４記載の半導体集積回路装置。
16. 前記一方の導体層の面積に対して占める前記低損失性導体の面積の割合は６０％以下であることを特徴とする請求項１３〜１５のいずれか一項に記載の半導体集積回路装置。
17. 前記第１導体層又は前記第２導体層においてＥＭＩが生じる共振電流方向の寸法をＬ、前記第１導体層と前記第２導体層との間隔をｔ、前記第１導体層と前記第２導体層間に介在する前記絶縁層の比誘電率をε_ｒ、真空の透磁率をμ₀＝４π×１０^−７Ｈ／ｍ、真空の誘電率をε₀＝８．８４×１０^−１２Ｆ／ｍ、とするとき、
    前記高損失性導体の面抵抗率ρ（Ω／□）は、以下の数２の式を満たすことを特徴とする請求項１３〜１６のいずれか一項に記載の半導体集積回路装置。
    

    
18. 前記低損失性導体の面抵抗率は０．２５Ω／□以下であることを特徴とする請求項１３〜１７のいずれか一項に記載の半導体集積回路装置。
19. 前記環状パターンの外径は、前記スルーホールの孔径の２〜７倍の範囲内にあることを特徴とする請求項１３〜１８のいずれか一項に記載の半導体集積回路装置。
    
    
    

Images