JP2008181938A - 導電性シートおよび導電性シートを用いた電子機器 - Google Patents
導電性シートおよび導電性シートを用いた電子機器 Download PDFInfo
- Publication number
- JP2008181938A JP2008181938A JP2007012506A JP2007012506A JP2008181938A JP 2008181938 A JP2008181938 A JP 2008181938A JP 2007012506 A JP2007012506 A JP 2007012506A JP 2007012506 A JP2007012506 A JP 2007012506A JP 2008181938 A JP2008181938 A JP 2008181938A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive sheet
- printed circuit
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】プリント基板の改造を伴うことなく、ノイズ耐性を強化するとともに、実装面積の増大を抑制する。
【解決手段】導電性シート２３には、プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層１０が設けられるとともに、導体層１０を上下から挟み込むように配置された絶縁層１１ａ、１１ｂが設け、半導体装置とプリント基板との間に導電性シート２３を挿入しながら、半導体装置をプリント基板に実装する。
【選択図】図１
【解決手段】導電性シート２３には、プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層１０が設けられるとともに、導体層１０を上下から挟み込むように配置された絶縁層１１ａ、１１ｂが設け、半導体装置とプリント基板との間に導電性シート２３を挿入しながら、半導体装置をプリント基板に実装する。
【選択図】図１
Description
本発明は導電性シートおよび導電性シートを用いた電子機器に関し、特に、プリント基板に実装された半導体装置から放射される電磁ノイズを低減する方法に適用して好適なものである。
近年の電子機器の小型化および高機能化に伴って、それらの電子機器に搭載されるプリント基板にも高密度化が要求されるとともに、高速動作への対応が求められている。
一方、プリント基板の高密度化や高速動作性の向上に伴って、電磁ノイズの影響による半導体装置の誤動作などが発生し、電子機器の機能を発揮させる上での障害となっている。このような誤動作を引き起こす要因の一つとして、半導体装置に使われるシリコン層の電位不安定性が挙げられる。すなわち、半導体装置のスイッチング動作や外乱ノイズによってシリコン層の電位変動が発生し、半導体装置の誤動作を誘発する要因となっている。
一方、プリント基板の高密度化や高速動作性の向上に伴って、電磁ノイズの影響による半導体装置の誤動作などが発生し、電子機器の機能を発揮させる上での障害となっている。このような誤動作を引き起こす要因の一つとして、半導体装置に使われるシリコン層の電位不安定性が挙げられる。すなわち、半導体装置のスイッチング動作や外乱ノイズによってシリコン層の電位変動が発生し、半導体装置の誤動作を誘発する要因となっている。
このような半導体装置の誤動作に対処するため、例えば、特許文献１には、電磁シールド用フィルムにて電子部品を覆いかつ熱圧着にてプリント基板に取り付けることにより、シールド構造を薄型化するとともに、プリント基板等に対する熱ストレスを削減する方法が開示されている。
また、半導体装置に使われるシリコン層の電位変動を安定化させるために、半導体装置の実装領域にグランドプレーンを配置する方法がある。
また、半導体装置に使われるシリコン層の電位変動を安定化させるために、半導体装置の実装領域にグランドプレーンを配置する方法がある。
図７は、グランドプレーンを用いた電磁ノイズ対策方法を示す斜視図、図８は、図７の電磁ノイズ対策方法を適用した時の状態を示す断面図である。
図７において、プリント基板１００には、配線パターン１０４が形成されるとともに、半導体装置１０１の実装領域に対応してグランドプレーン１０２が配置されている。そして、グランドプレーン１０２を介して半導体装置１０１をプリント基板１００上に配置し、半導体装置１０１に設けられたリード端子１０５を配線パターン１０４に接続することにより、半導体装置１０１がプリント基板１００に実装される。
図７において、プリント基板１００には、配線パターン１０４が形成されるとともに、半導体装置１０１の実装領域に対応してグランドプレーン１０２が配置されている。そして、グランドプレーン１０２を介して半導体装置１０１をプリント基板１００上に配置し、半導体装置１０１に設けられたリード端子１０５を配線パターン１０４に接続することにより、半導体装置１０１がプリント基板１００に実装される。
そして、グランドプレーン１０２を介して半導体装置１０１がプリント基板１００上に実装されると、半導体装置１０１内の半導体層１０６とグランドプレーン１０２との間で容量性結合１０７が形成される。このため、半導体装置１０１内の半導体層１０６の電位変動が安定化され、ノイズ耐性が強化される。
特開２００３−２０９３９０号公報
しかしながら、ノイズ耐性を強化するために、電子部品全体を電磁シールド用フィルムにて覆う方法では、電磁シールド用フィルムを熱圧着にてプリント基板に取り付けるための領域が別途必要になり、実装面積の増大を招くという問題があった。
また、プリント基板１００にグランドプレーン１０２を配置する方法では、プリント基板１００にグランドプレーン１０２を配置するためにプリント基板１００を改造する必要があるとともに、グランドプレーン１０２を配置するための領域を別途確保する必要があり、プリント基板１００の大幅な変更が不可能な商品開発の最終段階においてはノイズ対策が困難になるとともに、実装面積の増大を招くという問題があった。
そこで、本発明の目的は、プリント基板の改造を伴うことなく、ノイズ耐性を強化するとともに、実装面積の増大を抑制することが可能な導電性シートおよび導電性シートを用いた電子機器を提供することである。
また、プリント基板１００にグランドプレーン１０２を配置する方法では、プリント基板１００にグランドプレーン１０２を配置するためにプリント基板１００を改造する必要があるとともに、グランドプレーン１０２を配置するための領域を別途確保する必要があり、プリント基板１００の大幅な変更が不可能な商品開発の最終段階においてはノイズ対策が困難になるとともに、実装面積の増大を招くという問題があった。
そこで、本発明の目的は、プリント基板の改造を伴うことなく、ノイズ耐性を強化するとともに、実装面積の増大を抑制することが可能な導電性シートおよび導電性シートを用いた電子機器を提供することである。
上述した課題を解決するために、請求項１記載の導電性シートによれば、プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層と、前記導体層を上下から挟み込むように配置された絶縁層とを備えることを特徴とする。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、導電性シートを配置するための余分なスペースを確保することなく、半導体装置内の半導体層と導電性シート内の導体層との間で容量性結合を形成することが可能となるとともに、プリント基板に形成されている配線パターンが短絡するのを防止することができる。このため、プリント基板の改造を伴うことなく、半導体装置内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ対策を容易に施すことが可能となる。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、導電性シートを配置するための余分なスペースを確保することなく、半導体装置内の半導体層と導電性シート内の導体層との間で容量性結合を形成することが可能となるとともに、プリント基板に形成されている配線パターンが短絡するのを防止することができる。このため、プリント基板の改造を伴うことなく、半導体装置内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ対策を容易に施すことが可能となる。
また、請求項２記載の導電性シートによれば、前記絶縁層の表面に形成された粘着層をさらに備えることを特徴とする。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、半導体装置とプリント基板との間に導電性シートを固定することができる。
また、請求項３記載の導電性シートによれば、前記導体層はプリント基板のグランド層に電気的に接続可能な形状を有することを特徴とする。
これにより、導電性シート内の導体層の電位を安定化させることができ、放射電磁ノイズを低減することが可能となるとともに、ノイズ耐性をより一層強化することができる。
また、請求項４記載の導電性シートによれば、前記導体層は前記半導体装置のグランド用リード端子に電気的に接続可能な形状を有することを特徴とする。
これにより、導電性シート内の導体層を容易にグランド層に電気的に接続することが可能となり、ノイズ耐性をより一層強化することができる。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、半導体装置とプリント基板との間に導電性シートを固定することができる。
また、請求項３記載の導電性シートによれば、前記導体層はプリント基板のグランド層に電気的に接続可能な形状を有することを特徴とする。
これにより、導電性シート内の導体層の電位を安定化させることができ、放射電磁ノイズを低減することが可能となるとともに、ノイズ耐性をより一層強化することができる。
また、請求項４記載の導電性シートによれば、前記導体層は前記半導体装置のグランド用リード端子に電気的に接続可能な形状を有することを特徴とする。
これにより、導電性シート内の導体層を容易にグランド層に電気的に接続することが可能となり、ノイズ耐性をより一層強化することができる。
また、請求項５記載の導電性シートを用いた電子機器によれば、半導体層が内部に配置された半導体装置と、前記半導体装置が実装されたプリント基板と、前記半導体装置と前記プリント基板との間に挿入された導電性シートとを備え、前記導電性シートは、前記半導体装置の底面の外形と同様の形状を有する導体層と、前記導体層を上下から挟み込むように配置された絶縁層とを備えることを特徴とする。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、導電性シートを配置するための余分なスペースを確保することなく、半導体装置内の半導体層と導電性シート内の導体層との間で容量性結合を形成することが可能となるとともに、プリント基板に形成されている配線パターンが短絡するのを防止することができる。このため、プリント基板の改造を伴うことなく、半導体装置内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ対策を容易に施すことが可能となる。
これにより、半導体装置とプリント基板との間に導電性シートを挿入することで、導電性シートを配置するための余分なスペースを確保することなく、半導体装置内の半導体層と導電性シート内の導体層との間で容量性結合を形成することが可能となるとともに、プリント基板に形成されている配線パターンが短絡するのを防止することができる。このため、プリント基板の改造を伴うことなく、半導体装置内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ対策を容易に施すことが可能となる。
以上説明したように、本発明によれば、プリント基板の改造を伴うことなく、半導体装置内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ耐性を強化することができる。
以下、本発明の実施形態に係る導電性シートについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る導電性シートの概略構成を示す断面図である。
図１において、導電性シート２３には、プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層１０が設けられるとともに、導体層１０を上下から挟み込むように配置された絶縁層１１ａ、１１ｂが設けられている。
図１は、本発明の第１実施形態に係る導電性シートの概略構成を示す断面図である。
図１において、導電性シート２３には、プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層１０が設けられるとともに、導体層１０を上下から挟み込むように配置された絶縁層１１ａ、１１ｂが設けられている。
なお、導体層１０としては、例えば、銅箔やアルミ箔などを用いることができ、良好な電気伝導率を有するものであれば、他の材料でもよい。また、絶縁層１１ａ、１１ｂとしては、例えば、エポキシ樹脂やシリコン樹脂などの絶縁性樹脂を用いることができ、ポリイミドフィルムやポリエチレンフィルムなどの絶縁性フィルムを用いるようにしてもよい。
ここで、導電性シート２３に導体層１０を設けることにより、半導体装置内の半導体層と導体層１０との間で容量性結合を形成することができ、半導体装置内の半導体層の電位変動を安定化することができる。
ここで、導電性シート２３に導体層１０を設けることにより、半導体装置内の半導体層と導体層１０との間で容量性結合を形成することができ、半導体装置内の半導体層の電位変動を安定化することができる。
また、導電性シート２３に絶縁層１１ａ、１１ｂを設けることにより、半導体装置とプリント基板との間に導電性シート２３を挿入した場合においても、プリント基板に形成されている配線パターンが短絡するのを防止することができる。
また、半導体装置の底面の外形と同様の形状を導体層１０に持たせることにより、導電性シート２３を配置するための余分なスペースをプリント基板に確保する必要がなくなり、実装面積の増大を抑制することができる。
また、半導体装置の底面の外形と同様の形状を導体層１０に持たせることにより、導電性シート２３を配置するための余分なスペースをプリント基板に確保する必要がなくなり、実装面積の増大を抑制することができる。
また、絶縁層１１ａ、１１ｂの表面には、プリント基板および半導体装置に導電性シート２３を固定するための粘着層を設けるようにしてもよい。
ここで、絶縁層１１ａ、１１ｂの表面に粘着層を設けることにより、半導体装置とプリント基板との間に導電性シート２３を挿入することで、導電性シート２３を半導体装置とプリント基板との間に容易に固定することができる。
ここで、絶縁層１１ａ、１１ｂの表面に粘着層を設けることにより、半導体装置とプリント基板との間に導電性シート２３を挿入することで、導電性シート２３を半導体装置とプリント基板との間に容易に固定することができる。
図２は、本発明の第１実施形態に係る導電性シートのプリント基板への装着方法を示す斜視図である。
図２において、プリント基板２０には配線パターン２４が形成されるとともに、半導体装置２１にはリード端子２５が形成されている。そして、半導体装置２１をプリント基板２０に実装する場合、プリント基板２０における半導体装置２１の実装領域２２に導電性シート２３を配置する。そして、導電性シート２３を介して半導体装置２１をプリント基板２０上に配置し、半導体装置２１に設けられたリード端子２５を配線パターン２４に接続することにより、半導体装置２１をプリント基板２０に実装することができる。
図２において、プリント基板２０には配線パターン２４が形成されるとともに、半導体装置２１にはリード端子２５が形成されている。そして、半導体装置２１をプリント基板２０に実装する場合、プリント基板２０における半導体装置２１の実装領域２２に導電性シート２３を配置する。そして、導電性シート２３を介して半導体装置２１をプリント基板２０上に配置し、半導体装置２１に設けられたリード端子２５を配線パターン２４に接続することにより、半導体装置２１をプリント基板２０に実装することができる。
これにより、半導体装置２１とプリント基板２０との間に導電性シート２３を挿入することで、導電性シート２３を配置するための余分なスペースを確保することなく、半導体装置２１内の半導体層と導電性シート２３内の導体層１０との間で容量性結合を形成することが可能となるとともに、プリント基板２０に形成されている配線パターン２４が短絡するのを防止することができる。このため、プリント基板２０の改造を伴うことなく、半導体装置２１内の半導体層の電位変動を安定化することが可能となるとともに、実装面積の増大を抑制することができ、電子機器の小型化および高機能化に対応しつつ、商品開発の最終段階においてもノイズ対策を容易に施すことが可能となる。
図３は、本発明の第１実施形態に係る導電性シートをプリント基板へ装着した時の状態を示す断面図である。
図３において、導電性シート２３を介して半導体装置２１がプリント基板２０上に実装されると、半導体装置２１内の半導体層２６と導電性シート２３内の導体層１０との間で容量性結合２７が形成される。このため、半導体装置２１内の半導体層２６の電位変動を安定化することができ、ノイズ耐性を強化することができる。
図３において、導電性シート２３を介して半導体装置２１がプリント基板２０上に実装されると、半導体装置２１内の半導体層２６と導電性シート２３内の導体層１０との間で容量性結合２７が形成される。このため、半導体装置２１内の半導体層２６の電位変動を安定化することができ、ノイズ耐性を強化することができる。
図４は、本発明の第２実施形態に係る導電性シートの概略構成を示す平面図である。
図４において、導電性シート４０には、プリント基板に実装される半導体装置の外形に対応した外形パターン部４１と、プリント基板に実装される半導体装置に設けられたリード端子２５の形状に対応したピンパターン部４２とが設けられている。なお、導電性シート４０は、絶縁層にて上下が挟み込まれた導体層から構成することができる。
そして、ピンパターン部４２の導体層は、プリント基板のグランド層に電気的に接続できるように構成することができるとともに、半導体装置のグランド用リード端子に電気的に接続できるように構成することができる。
図４において、導電性シート４０には、プリント基板に実装される半導体装置の外形に対応した外形パターン部４１と、プリント基板に実装される半導体装置に設けられたリード端子２５の形状に対応したピンパターン部４２とが設けられている。なお、導電性シート４０は、絶縁層にて上下が挟み込まれた導体層から構成することができる。
そして、ピンパターン部４２の導体層は、プリント基板のグランド層に電気的に接続できるように構成することができるとともに、半導体装置のグランド用リード端子に電気的に接続できるように構成することができる。
図５は、本発明の第２実施形態に係る導電性シートのプリント基板への装着方法を示す斜視図である。
図５において、プリント基板５０には配線パターン５４ａ、５４ｂが形成されるとともに、半導体装置５１にはリード端子５５が形成されている。そして、半導体装置５１をプリント基板５０に実装する場合、グランド層に接続される配線パターン５４ａに対応したピンパターン部５３ａを導電性シート５３に残し、それ以外のピンパターン部を除去してから、プリント基板５０における半導体装置５１の実装領域５２に導電性シート５３を配置する。そして、導電性シート５３を介して半導体装置５１をプリント基板５０上に配置し、グランド層に接続される配線パターン５４ａをピンパターン部５３ａを介してリード端子５５に接続するとともに、グランド層以外に接続される配線パターン５４ｂをリード端子５５に直接接続することにより、半導体装置５１をプリント基板５０に実装することができる。
図５において、プリント基板５０には配線パターン５４ａ、５４ｂが形成されるとともに、半導体装置５１にはリード端子５５が形成されている。そして、半導体装置５１をプリント基板５０に実装する場合、グランド層に接続される配線パターン５４ａに対応したピンパターン部５３ａを導電性シート５３に残し、それ以外のピンパターン部を除去してから、プリント基板５０における半導体装置５１の実装領域５２に導電性シート５３を配置する。そして、導電性シート５３を介して半導体装置５１をプリント基板５０上に配置し、グランド層に接続される配線パターン５４ａをピンパターン部５３ａを介してリード端子５５に接続するとともに、グランド層以外に接続される配線パターン５４ｂをリード端子５５に直接接続することにより、半導体装置５１をプリント基板５０に実装することができる。
これにより、導電性シート５３内の導体層をグランド層に接続することが可能となることから、導電性シート５３内の導体層の電位を安定化させることができ、放射電磁ノイズを低減することが可能となるとともに、ノイズ耐性をより一層強化することができる。
なお、導電性シート５３に設けられたピンパターン部５３ａを配線パターン５４ａやリード端子５５に接続する方法としては、例えば、ピンパターン部５３ａについては、導体層を覆う絶縁層を除去し、ピンパターン部５３ａの導体層を配線パターン５４ａやリード端子５５に接続することができる。
あるいは、ピンパターン部５３ａについては導体層が予め露出するようにして導体層にハンダメッキを施すようにしてもよい。そして、ピンパターン部５３ａの導体層に形成されたハンダメッキ層を介してピンパターン部５３ａの導体層を配線パターン５４ａやリード端子５５に接続するようにしてもよい。
なお、導電性シート５３に設けられたピンパターン部５３ａを配線パターン５４ａやリード端子５５に接続する方法としては、例えば、ピンパターン部５３ａについては、導体層を覆う絶縁層を除去し、ピンパターン部５３ａの導体層を配線パターン５４ａやリード端子５５に接続することができる。
あるいは、ピンパターン部５３ａについては導体層が予め露出するようにして導体層にハンダメッキを施すようにしてもよい。そして、ピンパターン部５３ａの導体層に形成されたハンダメッキ層を介してピンパターン部５３ａの導体層を配線パターン５４ａやリード端子５５に接続するようにしてもよい。
図６は、本発明の第２実施形態に係る導電性シートをプリント基板へ装着した時の状態を示す断面図である。
図６において、導電性シート５３を介して半導体装置５１がプリント基板５０上に実装されると、導電性シート５３内の導体層がグランド層に接続された状態で、半導体装置５１内の半導体層５６と導電性シート５３内の導体層との間で容量性結合５７が形成される。このため、半導体装置５１内の半導体層５６の電位変動を安定化することができ、ノイズ耐性をより一層強化することができる。
図６において、導電性シート５３を介して半導体装置５１がプリント基板５０上に実装されると、導電性シート５３内の導体層がグランド層に接続された状態で、半導体装置５１内の半導体層５６と導電性シート５３内の導体層との間で容量性結合５７が形成される。このため、半導体装置５１内の半導体層５６の電位変動を安定化することができ、ノイズ耐性をより一層強化することができる。
１０ 導体層
１１ａ、１１ｂ 絶縁層
２０、５０ プリント基板
２１、５１ 半導体装置
２２、５２ 実装領域
２３、４０、５３ 導電性シート
２４、５４ａ、５４ｂ 配線パターン
２５、５５ リード端子
２６、５６ 半導体層
２７、５７ 容量性結合
４１ 外形パターン部
４２、５３ａ ピンパターン部
１１ａ、１１ｂ 絶縁層
２０、５０ プリント基板
２１、５１ 半導体装置
２２、５２ 実装領域
２３、４０、５３ 導電性シート
２４、５４ａ、５４ｂ 配線パターン
２５、５５ リード端子
２６、５６ 半導体層
２７、５７ 容量性結合
４１ 外形パターン部
４２、５３ａ ピンパターン部
Claims (5)
- プリント基板に実装される半導体装置の底面の外形と同様の形状を有する導体層と、
前記導体層を上下から挟み込むように配置された絶縁層とを備えることを特徴とする導電性シート。 - 前記絶縁層の表面に形成された粘着層をさらに備えることを特徴とする請求項１記載の導電性シート。
- 前記導体層はプリント基板のグランド層に電気的に接続可能な形状を有することを特徴とする請求項１または２記載の導電性シート。
- 前記導体層は前記半導体装置のグランド用リード端子に電気的に接続可能な形状を有することを特徴とする請求項１または２記載の導電性シート。
- 半導体層が内部に配置された半導体装置と、
前記半導体装置が実装されたプリント基板と、
前記半導体装置と前記プリント基板との間に挿入された導電性シートとを備え、
前記導電性シートは、
前記半導体装置の底面の外形と同様の形状を有する導体層と、
前記導体層を上下から挟み込むように配置された絶縁層とを備えることを特徴とする導電性シートを用いた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007012506A JP2008181938A (ja) | 2007-01-23 | 2007-01-23 | 導電性シートおよび導電性シートを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007012506A JP2008181938A (ja) | 2007-01-23 | 2007-01-23 | 導電性シートおよび導電性シートを用いた電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008181938A true JP2008181938A (ja) | 2008-08-07 |
Family
ID=39725629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007012506A Pending JP2008181938A (ja) | 2007-01-23 | 2007-01-23 | 導電性シートおよび導電性シートを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008181938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228339A (ja) * | 2010-04-15 | 2011-11-10 | Renesas Electronics Corp | 光結合装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170099A (ja) * | 1990-09-27 | 1992-06-17 | Mitsubishi Electric Corp | 電子部品のシールド構造 |
| JPH0818271A (ja) * | 1994-06-27 | 1996-01-19 | Tokin Corp | 電子装置およびそのノイズ抑制方法 |
| JP2006156946A (ja) * | 2004-11-04 | 2006-06-15 | Kitagawa Ind Co Ltd | 電磁波シールドフィルム |
-
2007
- 2007-01-23 JP JP2007012506A patent/JP2008181938A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04170099A (ja) * | 1990-09-27 | 1992-06-17 | Mitsubishi Electric Corp | 電子部品のシールド構造 |
| JPH0818271A (ja) * | 1994-06-27 | 1996-01-19 | Tokin Corp | 電子装置およびそのノイズ抑制方法 |
| JP2006156946A (ja) * | 2004-11-04 | 2006-06-15 | Kitagawa Ind Co Ltd | 電磁波シールドフィルム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011228339A (ja) * | 2010-04-15 | 2011-11-10 | Renesas Electronics Corp | 光結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8279625B2 (en) | Printed circuit board radio-frequency shielding structures | |
| US8289728B2 (en) | Interconnect board, printed circuit board unit, and method | |
| JP2015053298A (ja) | 回路モジュール | |
| JP2010129874A (ja) | プリント配線板 | |
| JP2006303202A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
| KR101497230B1 (ko) | 전자부품 내장기판 및 전자부품 내장기판 제조방법 | |
| JP5369827B2 (ja) | 電子部品内蔵モジュール | |
| JP2008016844A (ja) | プリント基板及びその製造方法 | |
| KR20140141494A (ko) | 배선 기판 | |
| JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
| JP2007059803A (ja) | プリント基板、電子基板及び電子機器 | |
| JP2005026263A (ja) | 混成集積回路 | |
| US9922918B2 (en) | Substrate for stacked module, stacked module, and method for manufacturing stacked module | |
| JP2005333027A (ja) | 半導体装置、ノイズ軽減方法、及び、シールドカバー | |
| JP4910335B2 (ja) | 印刷配線板及び半導体集積回路装置 | |
| KR20150062056A (ko) | 전자소자 내장 기판 및 그 제조 방법 | |
| US20110080717A1 (en) | Interconnect board, printed circuit board unit, and method | |
| US20160066436A1 (en) | Method for fabricating circuit board structure | |
| JP2008181938A (ja) | 導電性シートおよび導電性シートを用いた電子機器 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP7017995B2 (ja) | 配線基板 | |
| JP2013222946A (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
| JP2010062180A (ja) | 多層プリント配線板 | |
| JP2008283114A (ja) | 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法 | |
| KR102262073B1 (ko) | 배선 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20090918 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110628 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20111122 Free format text: JAPANESE INTERMEDIATE CODE: A02 |