JP2013222946A - 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 - Google Patents

部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 Download PDF

Info

Publication number
JP2013222946A
JP2013222946A JP2012095732A JP2012095732A JP2013222946A JP 2013222946 A JP2013222946 A JP 2013222946A JP 2012095732 A JP2012095732 A JP 2012095732A JP 2012095732 A JP2012095732 A JP 2012095732A JP 2013222946 A JP2013222946 A JP 2013222946A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
component
insulating member
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012095732A
Other languages
English (en)
Other versions
JP6007566B2 (ja
Inventor
Toru Serizawa
徹 芹澤
Takeshi Tsunoda
剛 角田
Yuichi Yamamoto
勇一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012095732A priority Critical patent/JP6007566B2/ja
Publication of JP2013222946A publication Critical patent/JP2013222946A/ja
Application granted granted Critical
Publication of JP6007566B2 publication Critical patent/JP6007566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁部材中に電子部品が埋設されてなる部品内蔵配線基板において、電子部品からの発熱を効果的に発散させ、電子部品からの発熱に起因した実装部分の破壊などの諸問題を解消する。
【解決方法】少なくとも一対の配線層と、前記一対の配線層間に配設された絶縁部材と、前記絶縁部材中に埋設された電子部品と、前記絶縁部材内に配設され、前記電子部品の非アクティブ面及び側面を収納するための凹部が形成された金属体と、を具えるようにして、部品内蔵配線基板を構成する。
【選択図】図１

Description

本発明は、絶縁部材中に埋設した電子部品から発せられる熱を効果的に放熱することができる部品内蔵配線基板、及びその放熱方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線基板を多層化することが盛んに行われている。
このような多層化配線基板においては、複数の配線層を互いに略平行となるようにして配置し、配線層間に絶縁部材を配し、半導体部品などの電子部品を配線層の少なくとも１つと電気的に接続するようにして絶縁部材中に埋設するとともに、絶縁部材間を厚さ方向に貫通した層間接続体（ビア）を形成し、複数の配線層を互いに電気的に接続するようにしている（例えば、特許文献１参照）。
しかしながら、このような部品内蔵配線基板においては、その絶縁部材中に埋設した電子部品、特に半導体部品などの場合に、その発熱量は比較的大きくなる。一方、電子部品を埋設する絶縁部材は、樹脂などの熱伝導性に劣る部材から構成しているため、電子部品から発せられた熱を配線基板の外方に効率良く放熱することができない。このため、配線基板内部の温度が上昇し、その部品実装部分を破壊したり、配線基板の接続部分にダメージを与えたりという問題が生じていた。さらには、温度上昇に伴って発煙、発火などの問題を生じる場合もあった。
かかる問題に鑑み、メタル基板上に高熱伝導性の無機粉を分散させた絶縁層を塗布し、その上方に配設した封止材中に電子部品を配設することによって電子部品からの放熱性を向上させるという技術が開示されている（例えば、特許文献２参照）。しかしながら、この技術では、放熱部材であるメタル基板と電子部品との間には封止材が介在しているために、電子部品から発せられる熱が封止材によって吸収されてしまい、メタル基板を介した放熱性はさほど高くない。したがって、上述した当初の問題を十分に解決することができない。
また、能動部品を金属コアを構成する金属層上に固定してその放熱性を確保する技術が開示されているが（例えば、特許文献３参照）、この技術では受動部品については絶縁部材上に固定するため、受動部品が抵抗素子のような発熱性の部品の場合、当該部品から発せられる熱を放熱することができない。また、能動部品から発せられる熱量が多い場合は、単に金属層上に固定したのみではその放熱性を確保できないという問題があった。
特開２００３−１９７８４９号 特許第３７３３４１９号 特許第３９５００６０号
本発明は、絶縁部材中に電子部品が埋設されてなる部品内蔵配線基板において、電子部品からの発熱を効果的に発散させ、電子部品からの発熱に起因した実装部分の破壊などの諸問題を解消することを目的とする。
上記目的を達成すべく、本発明は、
少なくとも一対の配線層と、
前記一対の配線層間に配設された絶縁部材と、
前記絶縁部材中に埋設された電子部品と、
前記絶縁部材内に配設され、前記電子部品の非アクティブ面及び側面を収納するための凹部が形成された金属体と、
を具えることを特徴とする、部品内蔵配線基板に関する。
また、本発明は、
少なくとも一対の配線層と、前記一対の配線層間に配設された絶縁部材と、前記絶縁部材中に埋設された電子部品とを具える部品内蔵配線基板において、
前記絶縁部材内に凹部が形成された金属体を配設し、この金属体の前記凹部内に前記電子部品の非アクティブ面及び側面を収納し、前記電子部品から発せられる熱を、前記金属体を介して放熱させることを特徴とする、部品内蔵配線基板の放熱方法に関する。
本発明によれば、電子部品が埋設された絶縁部材中に金属体を埋設させ、この金属体に形成された凹部内に電子部品の非アクティブ面及び側面を収納するようにしている。したがって、電子部品から発せられた熱は、その非アクティブ面のみでなく、側面からも金属体に吸収されるようになる。したがって、電子部品が、半導体部品、チップ部品等の能動部品、受動部品の如何によらず、電子部品から発せられた熱は上記金属体によって効率良く吸収されることになる。また、例えば半導体部品等から発せられる熱が十分に大きい場合においても、上記金属体によって当該熱を効率良く吸収することができる。
この結果、配線基板内部の温度が上昇し、その部品実装部分を破壊したり、配線基板の接続部分にダメージを与えたりという問題を回避することができる。さらには、温度上昇に伴う発煙、発火などの問題を回避することもできる。
なお、本発明の一例において、電子部品の側面は金属体の凹部の側壁面と直接接触するように構成することができる。一般に金属体の凹部はエッチングによって形成するが、エッチング精度が低いと、電子部品の側面と金属体の凹部の側壁面との間に隙間が生じてしまい、当該隙間に極僅かではあるが絶縁部材の一部が侵入してしまう場合がある。絶縁部材は熱伝導性に劣るため、極僅かであっても当該絶縁部材を介して存在する２つの物質間の熱伝導率を大幅に劣化させてしまう。
しかしながら、本例においては、上述のように絶縁部材を介在させることなく、電子部品の側面と金属体の凹部の側壁面とを直接接触するようにしているので、これらの間の熱伝導率が劣化することがなく、電子部品から発せられた熱を極めて効率良く金属体によって吸収することができる。但し、この場合は、金属体に形成する凹部の形状及び寸法を電子部品の形状及び寸法と合致するように、エッチングによって正確に形成する必要がある。
また、本発明の一例において、上記金属体は、メタルコア基板として用いることができる。この場合、金属体を含めた部品内蔵配線基板の製造工程を簡略化できるとともに、金属体がメタルコア基板を構成していることから、金属体が吸収した熱を外部に効率良く放出させることができる。さらに、部品内蔵配線基板の強度を増大させることができ、シールド特性も向上させることができる。
なお、本発明におけるメタルコア基板とは、いわゆる配線基板の技術において、均熱性、機械強度及びシールド特性を向上させるために汎用されているメタルコア基板を意味する。
以上、本発明によれば、絶縁部材中に電子部品が埋設されてなる部品内蔵配線基板において、電子部品からの発熱を効果的に発散させ、電子部品からの発熱に起因した実装部分の破壊などの諸問題を解消することができる。
以下、本発明の具体的特徴について、発明を実施するための形態に基づいて説明する。
第１の実施形態の部品内蔵配線基板の概略構成を示す断面構成図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。 第１の実施形態の部品内蔵配線基板の製造方法における工程図を示す断面図である。
（第１の実施形態）
図１は、本実施形態の部品内蔵配線基板を示す断面構成図である。図１に示す部品内蔵配線基板１０は、その表面及び裏面に位置し、互いに略平行な第１の配線層１１及び第２の配線層１２を有するとともに、その内側において、互いに略平行であるとともに、第１の配線層１１及び第２の配線層１２とも略平行な関係を保持する第３の配線層１３及び第４の配線層１４を有している。また、第３の配線層１３及び第４の配線層１４間には、略中央部に凹部１７Ｏが形成されたメタルコア基板１７が配設されている。
なお、メタルコア基板１７は、いわゆる配線基板の技術において、均熱性、機械強度及びシールド特性を向上させるために汎用されているメタルコア基板を意味する。
なお、各配線層１１〜１４及びメタルコア基板１７は、例えば、金、銀、銅などの電気的良導体から構成することができる。
第１の配線層１１及びメタルコア基板１７間には、第１の絶縁部材２１が配設されており、メタルコア基板１７及び第２の配線層１２間には、第２の絶縁部材２２が配設されている。メタルコア基板１７の端部には貫通孔１７ＴＨが形成され、当該貫通孔１７ＴＨ内には、第１の絶縁部材２１が充填されて分断されているが、これはメタルコア基板１７がベタのパターンとなることにより、層間接続体を介した各配線層１１〜１４が短絡してしまうのを防止するためである。
第１の配線層１１及び第３の配線層１３間は、第１の絶縁部材２１によって電気的に絶縁されているとともに、第１の層間接続体３１によって互いの一部が電気的に接続されている。同様に、第３の配線層１３及びメタルコア基板１７間は、第１の絶縁部材２１によって電気的に絶縁されているとともに、第３の層間接続体３３によって互いの一部が電気的に接続されている。
また、メタルコア基板１７及び第４の配線層１４間は、第２の絶縁部材２２によって電気的に絶縁されているとともに、第４の層間接続体３４によって互いの一部が電気的に接続されている。同様に、第４の配線層１４及び第２の配線層１２間は、第３の絶縁部材２１によって電気的に絶縁されているとともに、第２の層間接続体３２によって互いの一部が電気的に接続されている。この結果、部品内蔵配線基板１０は、多層配線基板を構成する。
第１の層間接続体３１〜第４の層間接続体３４も、例えば、金、銀、銅などの電気的良導体から構成することができるが、所定の樹脂中に前述した金属の微紛を分散させたものから構成することができる。また、前述した金属などの他に炭素材を用いることができ、所定の樹脂中に炭素微紛を分散させたものから構成することができる。
第１の絶縁部材２１中には、電子部品４１が埋設され、接続部材４１Ａを介して、接続端子等が露出したアクティブ面４１１が第３の配線層１３に電気的に接続されてフェイスダウンの状態で実装されている。また、電子部品４１と第３の配線層１３との間にはアンダーフィル樹脂５２が配設され、接続部材４１Ａの破損や腐食等を防止している。なお、電子部品４１は、例えば半導体部品、チップ部品等の能動素子及び／又は受動素子とすることができる。
さらに、電子部品４１は、メタルコア基板１７の凹部１７Ｏ内に非アクティブ面４１２及び側面４１３が収納されている。電子部品４１の非アクティブ面４１２は、導電性接着剤５１を介して、凹部１７Ｏの上壁面１７Ｏ−１に接触しているとともに、側面４１３は、凹部１７Ｏの側壁面１７Ｏ−２に対して直接接触している。
なお、本実施形態では、電子部品４１の非アクティブ面４１２をメタルコア基板１７の凹部１７Ｏの上壁面１７Ｏ−１に導電性接着剤５１を介して接触させているが、導電性接着剤５１を介することなく、直接接触させるようにすることもできる。
本実施形態の部品内蔵配線基板１０では、電子部品４１が埋設された第１の絶縁部材２１中にメタルコア基板１７を配設し、メタルコア基板１７に形成された凹部１７Ｏ内に電子部品４１の非アクティブ面４１２及び側面４１３を収納し、さらに、導電性接着剤５１を介して非アクティブ面４１２を凹部１７Ｏの上壁面１７Ｏ−１に接触するようにし、側面４１３を凹部１７Ｏの側壁面１７Ｏ−２に直接接触するようにしている。なお、非アクティブ面４１２は、アクティブ面４１１に対し、接続端子等が露出しておらず、樹脂や基板等で封止された面を意味するものである。
したがって、電子部品４１から発せられた熱は、非アクティブ面４１２のみでなく、側面４１３からもメタルコア基板１７によって効率良く吸収されることになる。また、電子部品４１が例えば半導体部品等であって、当該半導体部品から発せられる熱が十分に大きい場合においても、メタルコア基板１７によって当該熱を効率良く吸収することができる。この結果、配線基板内部の温度が上昇し、その部品実装部分、すなわち接続部材４１Ａを破壊したり、各配線層１１〜１４と各層間接続体３１〜３４との接続部分にダメージを与えたりという問題を回避することができる。さらには、温度上昇に伴う発煙、発火などの問題を回避することもできる。
また、本実施形態の部品内蔵配線基板１０においては、電子部品４１の側面４１３はメタルコア基板１７の凹部１７Ｏの側壁面１７Ｏ−２と直接接触するようにしている。メタルコア基板１７の凹部１７Ｏはエッチングによって形成するが、エッチング精度が低いと、電子部品４１の側面４１３とメタルコア基板１７の凹部１７Ｏの側壁面１７Ｏ−２との間に隙間が生じてしまい、当該隙間に極僅かではあるが第１の絶縁部材２１の一部が侵入してしまう場合がある。第１の絶縁部材２１は熱伝導性に劣るため、極僅かであっても当該絶縁部材を介して存在する２つの物質間、すなわち電子部品４１及びメタルコア基板１７間の熱伝導率を大幅に劣化させてしまう。
しかしながら、本実施形態の部品内蔵配線基板１０においては、第１の絶縁部材２１を介在させることなく、電子部品４１の側面４１３とメタルコア基板１７の凹部１７Ｏの側壁面１７Ｏ−２とを直接接触するようにしているので、これらの間の熱伝導率が劣化することがなく、電子部品４１から発せられた熱を極めて効率良くメタルコア基板１７によって吸収することができる。但し、この場合は、メタルコア基板１７に形成する凹部１７Ｏの形状及び寸法を電子部品４１の形状及び寸法と合致するように、エッチングによって正確に形成する必要がある。
但し、電子部品４１から発せられる熱がメタルコア基板１７によって吸収され、上述した作用効果を奏する限りにおいて、電子部品４１の側面４１３とメタルコア基板１７の凹部１７Ｏの側壁面１７Ｏ−２との間において、第１の絶縁部材２１が存在することを排除するものではない。
また、本実施形態では、電子部品４１の非アクティブ面４１２を凹部１７Ｏの上壁面１７Ｏ−１に導電性接着剤５１を介して接触させるようにしているが、電子部品４１の側面４１３と同様に、導電性接着剤５１を介することなく直接接触させることもできる。この場合は、電子部品４１の非アクティブ面４１２から発せられる熱をメタルコア基板１７によってより効率的に吸収することができる。
但し、導電性接着剤５１を介して電子部品４１の非アクティブ面４１２をメタルコア基板１７の上壁面１７Ｏ−１に接触させることにより、電子部品４１とメタルコア基板１７との接触状態を確実に担保することができ、電子部品４１がメタルコア基板１７の凹部１７Ｏの壁面から離脱して、電子部品４１からの発熱をメタルコア基板１７によって吸収できなくなるという問題を回避することができる。
したがって、導電性接着剤５１を用いるか否かは、電子部品４１の形状及び大きさや、メタルコア基板１７の凹部１７Ｏの形状及び大きさ等に基づく、凹部１７Ｏのエッチングによる加工精度に依存する。加工精度が極めて高いような場合は、導電性接着剤５１を用いなくとも、電子部品４１の非アクティブ面４１２等とメタルコア基板１７の凹部１７Ｏの上壁面１７Ｏ−１等との接触を十分に取ることができる。一方、加工精度があまり高くない場合は、電子部品４１の非アクティブ面４１２等とメタルコア基板１７の凹部１７Ｏの上壁面１７Ｏ−１等との接触を十分に取るためには、導電性接着剤５１を用いる必要がある。
また、本実施形態の部品内蔵配線基板１０においては、電子部品４１から発せられる熱を吸収する金属体としてメタルコア基板１７を用いているが、上述した要件、具体的には、金属体に形成した凹部に電子部品４１の非アクティブ面４１２及び側面４１３を収納でき、電子部品４１から発せられた熱を金属体によって吸収することができれば、上記金属体はメタルコア基板１７に限定されるものではなく、任意のバルク状の金属体とすることができる。例えば第２の絶縁部材２２を貫通し、表面が外部に露出したようなバルク状の金属体とすることもできる。
しかしながら、上記金属体としてメタルコア基板１７を用いることにより、メタルコア基板１７を含めた部品内蔵配線基板１０の製造工程を簡略化できるとともに、上述のような第２の絶縁部材２２を貫通するような大きさバルク状の金属体を用いなくとも、メタルコア基板１７によって、当該メタルコア基板１７が吸収した熱を外部に効率良く放出させることができる。さらに、部品内蔵配線基板１０の強度を増大させることができる。
なお、本実施形態では、配線層の数を４とし、これら配線層間に存在する絶縁部材の数を２として、部品内蔵配線基板１０を多層配線基板として構成しているが、少なくとも一対の配線層と、この一対の配線層間に絶縁部材が配設され、この絶縁部材中に実装されるべき電子部品が配設されていれば、その形態は特に限定されるものではない。
（第２の実施形態）
本実施形態では、第１の実施形態の部品内蔵配線基板１０の製造方法について説明する。図２〜図１３は、本実施形態の製造方法における工程図を示す図である。
最初に、図２に示すように、例えば銅からなる基板１７Ｘを準備し、図３に示すように、基板１７Ｘ上にレジスト１７１を塗布し、このレジスト１７１をマスクとして基板１７Ｘを厚さ方向に貫通しないようにしてハーフエッチングを行い、基板１７Ｘの端部において凹部１７ＸＯを形成する。次いで、図４に示すように、基板１７Ｘのエッチング面に対して、凹部１７ＸＯを埋設するようにして絶縁部材１７２を塗布あるいは膜形成等の手段によって形成する。なお、絶縁部材１７２は、後に第１の絶縁部材２１と結合して一体化されるので、一般には第１の絶縁部材２１と同じ材料から構成する。
次いで、図５に示すように、基板１７Ｘの先のエッチング面と相対向する面上にレジスト１７３を塗布し、このレジスト１７３をマスクとして基板１７Ｘを厚さ方向にエッチングし、略中央部において凹部１７Ｏを形成する。このとき、基板１７Ｘの端部もエッチングされ、凹部１７ＸＯの底部が除去されることにより、凹部１７ＸＯは貫通して貫通孔１７ＴＨとなる。一方、基板１７Ｘに比較して絶縁部材１７２はエッチング率が低いので、凹部１７ＸＯ内の絶縁部材１７２はその大部分が残存し、基板１７Ｘの端部が上記エッチングによって形成された貫通孔１７ＴＨによって分断された後も結合材として機能し、基板１７Ｘの形状を保持する。
なお、上述のように、メタルコア基板１７に貫通孔１７ＴＨを形成して分断させるのは、メタルコア基板１７がベタのパターンとなることにより、層間接続体を介した各配線層１１〜１４が短絡してしまうのを防止するためである。
次いで、図６に示すように、基板１７Ｘの表面に残存する絶縁部材１７２を研磨等によって除去し、メタルコア基板１７を得る。
次いで、図７に示すメタルコア基板１７を上下逆転させて配置し、後の第３の層間接続体３３を構成する、例えば銀バンプ３３Ｘをメタルコア基板１７の凹部１７Ｏを除く主面上にスクリーン印刷などによって円錐状に形成する。次いで、図８に示すように、銀バンプ３３Ｘを貫通するようにして、第１の絶縁部材２１のプリプレグ２１Ｘを形成し、メタルコア積層体を得る。
次いで、図９に示すように、第１の絶縁部材２１の一部２１Ｙを介して第１の配線層１１及び第３の配線層１３が相対向するようにして配置され、第１の層間接続体３１によって電気的に接続されてなる両面配線基板を準備する。次いで、図１０に示すように、両面配線基板の第３の配線層１３上に、電子部品４１のアクティブ面４１１が第３の配線層１３と電気的に接続するようにして、電子部品４１を第３の配線層１３上に実装する。その後、電子部品４１及び第３の配線層１３間にアンダーフィル樹脂５２を充填する。
次いで、図１１に示すように、電子部品４１の非アクティブ面４１２に対して、導電性接着剤５１を、インクジェット法あるいはスクリーン印刷法等によって塗布し、下部配線基板を得る。なお、導電性接着剤５１を用いない場合、図１１に示す工程は省略することができる。
次いで、図１２に示すように、第２の絶縁部材２２の一部２２Ｙを介して第２の配線層１２及び第４の配線層１４が対向配置され、これら配線層が第２の層間接続体３２で電気的に接続された両面配線基板を形成し、この両面配線基板の第４の配線層１４上に、後の第４の層間接続体３４を構成する、例えば銀バンプ３４Ｘをスクリーン印刷などによって円錐状に形成する。その後、銀バンプ３４Ｘを貫通するようにして、第２の絶縁部材２２のプリプレグ２２Ｘが形成された上部配線基板を形成する。
次いで、図１３に示すように、図８に示す工程で得たメタルコア積層体を中心に配置し、その下方及び上方に、それぞれ図１１で得た下部配線基板及び図１２で得た上部配線基板を配置し、上下から加熱下加圧し、電子部品４１をメタルコア基板１７の凹部１７Ｏ内に収納するとともに、上部配線基板、メタルコア積層体及び下部配線基板を互いに密着固定させて、目的とする部品内蔵配線基板１０を得る。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
１０ 部品内蔵配線基板
１１ 第１の配線層
１２ 第２の配線層
１３ 第３の配線層
１４ 第４の配線層
１７ メタルコア基板
１７Ｏ メタルコア基板の凹部
１７Ｏ−１ メタルコア基板の凹部の上壁面
１７Ｏ−２ メタルコア基板の凹部の側壁面
２１ 第１の絶縁部材
２２ 第２の絶縁部材
３１ 第１の層間接続体
３２ 第２の層間接続体
３３ 第３の層間接続体
３４ 第４の層間接続体
４１ 電子部品
４１１ 電子部品のアクティブ面
４１２ 電子部品の非アクティブ面
４１３ 電子部品の側面
４１Ａ 接続端子
５１ 導電性接着剤
５２ アンダーフィル樹脂

Claims (8)

  1. 少なくとも一対の配線層と、
    前記一対の配線層間に配設された絶縁部材と、
    前記絶縁部材中に埋設された電子部品と、
    前記絶縁部材内に配設され、前記電子部品の非アクティブ面及び側面を収納するための凹部が形成された金属体と、
    を具えることを特徴とする、部品内蔵配線基板。
  2. 前記電子部品の側面と前記金属体の凹部の側壁面とが直接接触していることを特徴とする、請求項１に記載の部品内蔵配線基板。
  3. 前記金属体はメタルコア基板であることを特徴とする、請求項１又は２に記載の部品内蔵配線基板。
  4. 前記電子部品は半導体部品であることを特徴とする、請求項１〜３のいずれか一に記載の部品内蔵配線基板。
  5. 少なくとも一対の配線層と、前記一対の配線層間に配設された絶縁部材と、前記絶縁部材中に埋設された電子部品とを具える部品内蔵配線基板において、
    前記絶縁部材内に凹部が形成された金属体を配設し、この金属体の前記凹部内に前記電子部品の非アクティブ面及び側面を収納し、前記電子部品から発せられる熱を、前記金属体を介して放熱させることを特徴とする、部品内蔵配線基板の放熱方法。
  6. 前記電子部品の側面と前記金属体の凹部の側壁面とを直接接触させることを特徴とする、請求項５に記載の部品内蔵配線基板の放熱方法。
  7. 前記金属体はメタルコア基板であることを特徴とする、請求項５又は６に記載の部品内蔵配線基板の放熱方法。
  8. 前記電子部品は半導体部品であることを特徴とする、請求項５〜７のいずれか一に記載の部品内蔵配線基板の放熱方法。
JP2012095732A 2012-04-19 2012-04-19 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 Active JP6007566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012095732A JP6007566B2 (ja) 2012-04-19 2012-04-19 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012095732A JP6007566B2 (ja) 2012-04-19 2012-04-19 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法

Publications (2)

Publication Number Publication Date
JP2013222946A true JP2013222946A (ja) 2013-10-28
JP6007566B2 JP6007566B2 (ja) 2016-10-12

Family

ID=49593686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012095732A Active JP6007566B2 (ja) 2012-04-19 2012-04-19 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法

Country Status (1)

Country Link
JP (1) JP6007566B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210288A (zh) * 2015-02-13 2017-09-26 高通股份有限公司 并排半导体封装
KR20190135172A (ko) * 2018-05-28 2019-12-06 주식회사 심텍 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
WO2020246812A1 (ko) * 2019-06-04 2020-12-10 엘지이노텍 주식회사 인쇄회로기판

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432251A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd 半導体パッケージ及びその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2007103939A (ja) * 2005-10-04 2007-04-19 Samsung Electro-Mechanics Co Ltd 電子素子を内蔵した印刷回路基板及びその製造方法
JP2007318047A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
JP2008016653A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2010010640A (ja) * 2008-06-25 2010-01-14 Samsung Electro Mech Co Ltd 電子部品組込み型印刷回路基板及びその製造方法
JP2010272563A (ja) * 2009-05-19 2010-12-02 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US20120087097A1 (en) * 2010-10-07 2012-04-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having eletronic components embedded therein

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432251A (ja) * 1990-05-29 1992-02-04 Hitachi Ltd 半導体パッケージ及びその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2007103939A (ja) * 2005-10-04 2007-04-19 Samsung Electro-Mechanics Co Ltd 電子素子を内蔵した印刷回路基板及びその製造方法
JP2007318047A (ja) * 2006-05-29 2007-12-06 Ibiden Co Ltd 多層配線板及びその製造方法
JP2008016653A (ja) * 2006-07-06 2008-01-24 Fujitsu Ltd 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2010010640A (ja) * 2008-06-25 2010-01-14 Samsung Electro Mech Co Ltd 電子部品組込み型印刷回路基板及びその製造方法
JP2010272563A (ja) * 2009-05-19 2010-12-02 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US20120087097A1 (en) * 2010-10-07 2012-04-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having eletronic components embedded therein

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210288A (zh) * 2015-02-13 2017-09-26 高通股份有限公司 并排半导体封装
JP2018508993A (ja) * 2015-02-13 2018-03-29 クアルコム，インコーポレイテッド スプリットダイ相互接続のためのシステム、装置および方法
KR20180120809A (ko) * 2015-02-13 2018-11-06 퀄컴 인코포레이티드 병렬형 반도체 패키지
CN111883519A (zh) * 2015-02-13 2020-11-03 高通股份有限公司 并排半导体封装
KR102250743B1 (ko) 2015-02-13 2021-05-10 퀄컴 인코포레이티드 병렬형 반도체 패키지
KR20190135172A (ko) * 2018-05-28 2019-12-06 주식회사 심텍 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
KR102101593B1 (ko) * 2018-05-28 2020-04-21 (주)심텍 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
WO2020246812A1 (ko) * 2019-06-04 2020-12-10 엘지이노텍 주식회사 인쇄회로기판

Also Published As

Publication number Publication date
JP6007566B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6325605B2 (ja) 電子部品内蔵基板
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
KR20110033632A (ko) 리지드-플렉서블 회로기판 및 그 제조방법
JP2017098404A (ja) 配線基板およびその製造方法
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
JP2013229548A (ja) 電子部品内蔵基板及びその製造方法
JP2013138068A (ja) 多層プリント基板
US10811332B2 (en) Thermal-dissipating substrate structure
KR20160038304A (ko) 회로기판
US20140118951A1 (en) Interposer and package on package structure
JP2013219170A (ja) 基板装置
US20050258533A1 (en) Semiconductor device mounting structure
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
US8829361B2 (en) Wiring board and mounting structure using the same
JP2019145766A (ja) プリント回路基板
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
KR102149794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013115110A (ja) 段差構造のプリント配線板
TW201919465A (zh) 基板結構
TWM457374U (zh) 內埋式印刷電路板結構
JP6264721B2 (ja) 多層配線基板の放熱構造
JP2014072467A (ja) 配線基板
JP6969847B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R150 Certificate of patent or registration of utility model

Ref document number: 6007566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150