JP2010010640A - 電子部品組込み型印刷回路基板及びその製造方法 - Google Patents

電子部品組込み型印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2010010640A
JP2010010640A JP2008236604A JP2008236604A JP2010010640A JP 2010010640 A JP2010010640 A JP 2010010640A JP 2008236604 A JP2008236604 A JP 2008236604A JP 2008236604 A JP2008236604 A JP 2008236604A JP 2010010640 A JP2010010640 A JP 2010010640A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
circuit board
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008236604A
Other languages
English (en)
Other versions
JP5367331B2 (ja
Inventor
Woon Chun Kim
ウンチョン キム
Soon Gyu Yim
スンギュ イム
Joon Seok Kang
ジュンソク カン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010010640A publication Critical patent/JP2010010640A/ja
Application granted granted Critical
Publication of JP5367331B2 publication Critical patent/JP5367331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Abstract

【課題】製品単価を節減することができる電子部品組込み型印刷回路基板及びその製造方法を提供すること。
【解決手段】コア層となる絶縁層１１０と、絶縁層１１０の上部に、その一部が突出するように埋設された電子部品１２０と、電子部品１２０の突出表面を含めて絶縁層１１０上に設けられた金属シード層１３０と、金属シード層１３０上に設けられたメッキ層１４０と、絶縁層１１０に設けられたビアホール１１３を介して電子部品１２０のパッドと電気的に接続される回路パターン１１４と、絶縁層１１０上に設けられ、回路パターン１１４と電気的に接続されたビアホール１５１上にソルダーボール１６０が付着されるソルダーレジスト層１５０と、を含んだ印刷回路基板を提供する。
【選択図】 図１

Description

本発明は、電子部品組込み型印刷回路基板及びその製造方法に関するものであり、より詳細には、絶縁層にその一部が埋め込まれるチップ寄りに絶縁体の流動性を調節してピット（ｐｉｔ）が設けられることによって、熱放出の効率が向上し、熱可塑性樹脂系列の絶縁層の場合、その一部が絶縁層に埋め込まれたチップの再活用を可能にした電子部品組込み型印刷回路基板及びその製造方法に関するものである。
近年、多機能性及び小型パッケージを具現するための技術として、多様な形態の電子素子が組み込まれた印刷回路基板の開発が注目されている。
現在の大部分の印刷回路基板（ＰＣＢ）の表面には、チップ抵抗（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｒｅｓｉｓｔｏｒ）やチップキャパシタ（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）が個別に実装されている。特に、最近の電子素子が組み込まれた印刷回路基板の製造方法によれば、新たな材料及び工程を用いて基板の内層に抵抗またはキャパシタなどのチップ部品を挿入している。これは、表面に実装された既存のチップ抵抗及びチップキャパシタなどの受動部品の役割を代替するものである。
このような電子素子組込み基板は、多機能性及び小型化の長所と併せて高機能化の側面も有している。換言すれば、これはフリップチップやＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）で使われるワイヤボンディングまたはソルダーボールを用いた電子素子の電気的接続過程において生じ得る信頼性の問題を改善することができる方法であると言える。
従来、ＩＣなどの電子素子組込み方法においては、コア基板の一面やビルドアップ（ｂｕｉｌｄ−ｕｐ）層の一面にのみ電子素子が組み込まれる構造を採用していたため、熱応力環境下で、反り現象に脆弱な非対称形に構成されざるを得なく、電子素子が位置した方向に基板が反るという問題がある。
そのため、一定の厚さ以上の電子素子に対しては、組込みが不可能であるという限界が存在していた。また、印刷回路基板に用いる積層部材が電気絶縁性を有するため、一定の厚さ以下には製作することができないという限界がある。この場合、反り現象を防止するための臨界厚さは、材料の特性によって本質的に制限を受けるようになる。
前述のような従来の電子部品組込み型印刷回路基板の製造方法について簡略に述べる。まず、ガラスクロス（ｇｌａｓｓ ｃｒｏｓｓ）にプリプレグ（ｐｒｅｐｒｅｇ）を積層硬化させたコア基板を準備し、該コア基板に実装されるべき電子部品の大きさに対応する大きさの貫通孔を設ける。
次に、該コア基板に設けられた貫通孔に電子部品を挿入し、該電子部品が挿入された該貫通孔内に充填剤を充填する。そして、該充填剤を１０分ほど硬化させて電子部品を固定し、該充填剤及び該コア基板を、研磨紙を用いて研磨し、電子部品を露出する。
その後、その電子部品上に樹脂絶縁層を積層し、レーザ加工または穴開け加工によってビアホールを設ける。そして、その絶縁層上に無電解メッキまたは電解メッキを行ってメッキ層を設け、エッチングによるレジストパターンを設けることによって、所定の回路パターンの設けられた電子部品組込み型印刷回路基板を製作する。
このような形態で製作される電子部品組込み型印刷回路基板は、絶縁層から成るコア基板の内部に電子部品が埋め込まれる形態で構成されるため、該電子部品から発生する熱が外部に円滑に排出されないという問題が指摘されている。
また、従来の印刷回路基板は、コア基板に設けられた貫通孔内に挿入され、充填剤によって固設されるため、電子部品の実装不良が発生した場合、高価な電子部品を廃棄処分しなければならなく、製造費用の損失が増加するという短所がある。
また、コア基板に電子部品を実装するための貫通孔を一定な大きさに製作しなければならないため、工程上の損失及び作業効率が低下するという問題がある。
本発明は上記の問題点に鑑みて成されたものであって、本発明の目的の一つは、コア層をなす絶縁層の流動性を用いて、電子部品の一部を露出するように取り付け、該露出された電子部品の表面を覆いかぶせるメッキ層を設けることによって、電子部品の放熱特性を最大化すると共に、基板のコア層とこれに接するメッキ層との境界に電子部品が位置することによって、印刷回路基板の厚さを減らすことができるようにした電子部品組込み型印刷回路基板を提供することである。
また、本発明の他の目的は、コア層を構成する絶縁層に別のキャビティを設けることなく、電子部品または絶縁層の選択的な加熱による絶縁層の流動性を用いて電子部品を実装し、該絶縁層が熱可塑性樹脂の場合、絶縁層にその一部が埋め込まれている電子部品の再活用を可能にした電子部品組込み型印刷回路基板の製造方法を提供することにある。
上記目的を解決するために、本発明の一つの好適な実施の形態によれば、コア層となる絶縁層と、該絶縁層の上部に、その一部が突出するように埋設された電子部品と、前記電子部品の突出表面を含めて前記絶縁層上に設けられた金属シード層と、該金属シード層上に設けられるメッキ層と、前記絶縁層に設けられたビアホールを介して前記電子部品のパッドと電気的に接続される回路パターンと、前記絶縁層上に設けられ、前記回路パターンと電気的に接続されたビアホール上にソルダーボールが付着されたソルダーレジスト層とを含む電子部品組込み型印刷回路基板が提供される。
前記絶縁層は、熱可塑性樹脂、熱硬化性樹脂またはＵＶ硬化樹脂のうちのいずれか一つから構成されることができる。
前記電子部品は、真空プレスなどの吸着装置に密着結合され、所定の圧力で絶縁層上に押込まれることによって、前記絶縁層上にその一部が露出するように埋設されてもよい。
ここで、前記電子部品及び前記絶縁層のうちのいずれか一つは選択的に加熱され、前記電子部品と前記絶縁層とが結合する時、該絶縁層が流動性を有するようにしてもよい。
前記絶縁層には、電子部品の押込み時、該電子部品寄りにピット（ｐｉｔ）を設けることができ、前記電子部品の露出表面及び前記絶縁層上に金属シード層を設ける時、前記ピットを含めて電子部品の露出表面を覆いかぶせるような金属シード層を設けることもできる。
また、前記絶縁層が熱可塑性樹脂から成る場合、該熱可塑性樹脂の硬化前または冷却による該熱可塑性樹脂の硬化後、熱可塑性樹脂を再加熱し、電子部品を取り外すことができ、電子部品の再活用が可能である。
また、前記金属シード層は、絶縁層に露出された電子部品の表面に設けられてもよく、前記金属シード層上に所定の厚さのメッキ層が設けられてもよい。
ここで、前記金属シード層は、蒸着、無電解メッキまたはスパッタリングによって設けられることができ、前記金属シード層に設けられるメッキ層は、電解メッキによって設けられることができる。
また、本発明の他の好適な実施の形態によれば、絶縁層に電子部品を押込み、該絶縁層上に電子部品の一部が露出するように該電子部品を実装するステップと、前記絶縁層を硬化させ、前記電子部品を固定するステップと、前記電子部品の露出表面を含めて前記絶縁層の上面に金属シード層を設けるステップと、前記金属シード層の上にメッキ層を設けるステップと、前記絶縁層上に前記電子部品のパッドと対応する位置にビアホールを設け、前記パッドと電気的に導通される回路パターンを設けるステップと、前記回路パターンと電気的に接続されるビアホールの設けられたソルダーレジスト層を設けるステップとを含む電子部品組込み型印刷回路基板の製造方法が提供される。
前記ソルダーレジストを設けるステップの後に、前記印刷回路基板を直接実装するために、前記回路パターンと電気的に接続されたビアホールの形成個所にソルダーボールを設けるステップをさらに含むでもよい。
また、前記絶縁層に電子部品を実装するステップにおいて、前記電子部品が実装される絶縁層の下面には、電子部品及び絶縁層のうちのいずれか一つの選択的加熱時、前記絶縁層の柔軟性を保持させるために金属材質のテープまたはホイルが付着されてもよい。
前述のように、本発明によれば、金属シード層と金属材質のメッキ層とが絶縁層に実装された電子部品の露出表面全体を覆いかぶせているので、電子部品の放熱特性を最大化すると共に、印刷回路基板の厚さを最小化することができるという長所がある。
また、本発明によれば、絶縁層が熱可塑性樹脂から成る場合、工程不良の発生時、電子部品の再活用が可能なため、製品単価を節減することができるという効果が奏する。
本発明のさらに他の目的、本発明によって得られる利点は、以下において図面を参照して説明される実施の形態から一層明らかになるであろう。
＜電子部品組込み型印刷回路基板＞
まず、図１は、本発明の一実施の形態による電子部品組込み型印刷回路基板の断面図である。同図のように、本発明の実施の形態による電子部品組込み型印刷回路基板１００は、絶縁層１１０と、該絶縁層１１０にその一部が埋め込まれている電子部品１２０と、絶縁層１１０に設けられたメッキ層１４０と、絶縁層１１０に設けられた回路パターン１１４と、回路パターン１１４と絶縁されるソルダーレジスト層１５０とから構成される。
絶縁層１１０は、例えば、熱可塑性樹脂、熱硬化性樹脂、ＵＶ硬化樹脂またはこれらの混合樹脂から成り、絶縁層１１０上に電子部品１２０の一部が突出するように埋設される。
絶縁層１１０に埋設された電子部品１２０は、その下面に設けられたパッド１２１が絶縁層１１０上に設けられたビアホール１１３を介して回路パターン１１４と電気的に接続され、絶縁層１１０上に露出された部分は、金属材質のメッキ層１４０が直接密着する金属シード層１３０が覆いかぶせるような構造でなされている。
ここで、金属シード層１３０は、絶縁層１１０に露出された電子部品１２０の表面を含めて絶縁層１１０の上面全体に設けられる。
また、金属シード層１３０上には、金属材質からなるメッキ層１４０が設けられ、電子部品１４０の露出表面に接触した金属シード層１３０及びメッキ層１４０は、金属材質の特性によって電子部品１２０から発生する熱がこれらの金属シード層１３０及びメッキ層１４０を介して外部に容易に発散できるようにする。
より詳しくは、絶縁層１１０にその一部が埋め込まれる形態で取り付けられた電子部品１２０は、埋め込まれた所を除いた部分が絶縁層１１０の上部に突出するように設けられ、絶縁層１１０上に突出した部位である電子部品１２０の上面及び側面一部が金属シード層１３０及びメッキ層１４０で取り囲まれるような形態で構成される。
つまり、電子部品１２０が絶縁層１１０とメッキ層１４０との境界面に埋め込まれることによって、絶縁層の内部に完全に埋設された形態の従来印刷回路基板に比べて、金属材質であるメッキ層１４０との接触面積を最大化することができ、電子部品１２０から発生する熱が金属シード層１３０とメッキ層１４０との接触部位を介して外部に放出され、その放出効率を最大化することができる。
電子部品１２０は、絶縁層１１０の仮硬化状態で吸着装置（図示せず）の押込みによってその上部が露出するように取り付けられ、絶縁層１１０を仮硬化状態に保持するため、絶縁層１１０及び電子部品１２０のうちのいずれか一つを所定の温度、即ち電子部品１２０が絶縁層１１０に押込みによって取り付けられるに適当な程度の流動性が備えられるような温度で選択加熱する。
ここで、絶縁層１１０の下面には、絶縁層１１０の加熱によって流動性を有する場合、その形態を保持するため、金属材質のテープまたはホイル（ｆｏｉｌ）１１１（図２〜図７参照）を付着してもよく、ホイル１１１は、電子部品１２０の放熱のためのメッキ層１４０の形成後回路形成時に、エッチングなどによってビアホール１１３と接続された回路パターン１１４として構成されることができる。
一方、絶縁層１１０は、別の吸着装置によって、電子部品１２０が所定の圧力で押込まれる時、電子部品１２０寄りの絶縁層１１０上に電子部品１２０の押込み力によるピット（ｐｉｔ）１１２が設けられるようにすることができる。
絶縁層１１０に設けられたピット１１２は、絶縁層１１０の流動性を調節するための加熱温度の調整時や樹脂選択時の粘度調節によって、電子部品１２０の押込み時に設けられるようにすることができる。
絶縁層１１０に電子部品１２０を取り付ける際にピット１１２が電子部品１２０寄りに設けられるようにする理由は、電子部品１２０の表面への金属シード層１３０の形成時、ピット１１２の内部にも金属シード層１３０が成長することができるようにし、電子部品１２０と金属シード層１３０との接触面積を少しでも増やして、電子部品１２０の放熱特性が向上するようにするためである。
このような構成を有する本実施の形態の印刷回路基板１００は、前述のように、絶縁層１１０が多様な形態の絶縁性樹脂、例えばＬＣＰ、ＡＢＦ、ＰＲ、ＰＳＲ、液状ＰＩなどの熱硬化性、熱可塑性、ＵＶ硬化樹脂などから成ることができ、この中から、熱可塑性樹脂から成る場合、電子部品１２０の再活用が可能である。
つまり、絶縁層１１０にその一部が突出するように電子部品１２０を実装し、絶縁層１１０を硬化させた後、後の工程で印刷回路基板１００が製作される時、該後の工程の不良が発生する場合、熱可塑性樹脂から成った絶縁層１１０を再可熱することによって、絶縁層１１０から電子部品１２０を分離して再使用を可能にしたものである。
従って、絶縁層１１０を、熱可塑性樹脂を用いて設ける場合には、電子部品１２０の再活用が可能なことから、高価な電子部品１２０で電子部品組込み用印刷回路基板を製作することができる。
一方、絶縁層１１０と接して電子部品１２０の発生熱を外部に放出するためのメッキ層１４０は、伝導性ペーストに代替できる。即ち、該伝導性ペーストは熱伝導性能によって電子部品１２０から発生する熱を外部に放熱させるためのものであり、絶縁層１１０上と電子部品１２０の露出表面上とに伝導性ペーストを直接覆蓋し、これを硬化させることによって、熱放出のための伝導性ペースト層を構成することができる。
前記伝導性ペーストは、熱伝導効率の比較的良いペーストと接着剤とが混合された形態で構成されることが望ましく、主に銀（Ａｇ）ペーストまたは銅（Ｃｕ）ペーストで構成されることが望ましい。
その後、回路パターン１１４が設けられた絶縁層１１０の一面には、通常の多層印刷回路基板製造工程によってビアホール１５１が備えられたソルダーレジスト層１５０が設けられ、該ビアホール１５１に個別にソルダーボール１６０が設けられる。
＜第１の実施の形態による電子部品組込み型印刷回路基板の製造方法＞
図２〜図８は、本発明の第１の実施の形態による電子部品組込み型印刷回路基板の製作工程を示す断面図である。
図示されるように、本発明の実施の形態による印刷回路基板製造方法はまず、樹脂形態で構成された絶縁層１１０の上部において、その下面に多数のパッド１２１が設けられた電子部品１２０をフェースダウン（ｆａｃｅ ｄｏｗｎ）形態で押込んで実装する。
絶縁層１１０は、例えば、熱可塑性樹脂、熱硬化性樹脂、ＵＶ硬化樹脂またはこれらの混合樹脂で構成でき、絶縁層１１０及び電子部品１２０のうちのいずれか一つが所定の温度で加熱されることによって、電子部品１２０の押込み時に、絶縁層１１０に流動性を与えることができるようにする。
ここで、絶縁層１１０は、流動性が与えられた場合、その形態を保持させるために、下面に金属材質のテープまたはホイル１１１が設けられてもよい。
絶縁層１１０に埋設される電子部品１２０は、その上面が真空の押込み手段２００に吸着されて絶縁層１１０の上部から押込まれ、押込み手段２００の押込み力を調節し、絶縁層１１０上に別途のキャビティなしに流動性のみを用いて電子部品１２０の一部のみが埋め込まれるように実装される。
併せて、絶縁層１１０に電子部品１２０の下部一部が埋め込まれるように実装する際、電子部品１２０寄りにピット（ｐｉｔ）１１２が設けられるようにする。
ピット１１２は、絶縁層１１０を構成する樹脂の選択時、ピット１１２が生成されることができる粘度特性が発現されるような樹脂を選択して絶縁層１１０を構成することが望ましい。
続いて、電子部品１２０が実装された絶縁層１１０を硬化させ、電子部品１２０の一部が絶縁層１１０上に露出したままで固定されるようにする。この時、絶縁層１１０を構成する樹脂の種類によって硬化工程が変わってもよいが、熱可塑性樹脂の場合には、常温で自然冷却がなされるようにし、熱硬化性樹脂またはＵＶ樹脂の場合には、主にＵＶを照射して、絶縁層１１０の完全な硬化がなされるようにする。
ここで、絶縁層１１０が熱可塑性樹脂から構成される場合、絶縁層１１０の硬化後、電子部品１２０の固定位置が外れるかまたは工程不良が発生した時、絶縁層１１０を再加熱して再び流動性を与えることによって、絶縁層１１０上から電子部品１２０を分離して再使用を可能にすることができる。
次に、絶縁層１１０の上面と絶縁層１１０上に突出した電子部品１２０の露出表面とに、金属シード層１３０を設ける。
金属シード層１３０は、スパッタリングまたは無電解メッキなどの工程によって薄い金属膜として設けられることが望ましく、電子部品１２０寄りの絶縁層１１０に設けられたピット１１２の内側面上にも一括して設ける。
絶縁層１１０にピット１１２を設け、該ピット１１２の内側面を含めてピット１１２内の電子部品１２０側面まで金属シード層１３０が設けられるようにする理由は、前述のように、電子部品１２０の露出上面だけでなく、側面に接触する金属シード層１３０との接触面積を増やし、放熱特性が最大化されることができるようにするためである。
続いて、前記金属シード層１３０上にメッキ層１４０を設ける。メッキ層１４０は、電解メッキによって金属シード層１３０上に所定の厚さに設けられる。
メッキ層１４０は、熱伝導効率のよい金属材質によって設けられることが望ましく、主に銀（Ａｇ）や銅（Ｃｕ）などによって設けられ、電子部品１２０から発生した熱が金属シード層１３０を介してメッキ層１４０に伝達されて外部に放出されるようにする。
メッキ層１４０は、金属シード層１３０を媒介体として電子部品１２０の表面と直接接触することによって、電子部品１２０の熱放出効率が向上するようにする役割をする。
その後に、絶縁層１１０上であって、電子部品１２０のパッド１２１と対応する位置にビアホール１１３を設け、パッド１２１と電気的に導通される回路パターン１１４を設ける。
そして、回路パターン１１４が設けられた絶縁層１１０に多層印刷回路基板の通常の製造工程を適用してソルダーレジスト層１５０を設け、該ソルダーレジスト層１５０に回路パターン１１４と電気的に接続されるビアホール１５１を設けた後、該ビアホール１５１の形成個所に個別に基板の実装のためのソルダーボール１６０を設け、電子部品の組み込まれた印刷回路基板１００が製作される。
＜第２の実施の形態による電子部品組込み型印刷回路基板の製造方法＞
図９〜図１３はそれぞれ、本発明の第２の実施の形態による電子部品組込み型印刷回路基板の製造工程を示す断面図である。
本実施の形態による電子部品組込み型印刷回路基板において、第１の実施の形態と同一の製造工程及び構成要素に対しては、最大限重複説明をせずに、同一の構成要素に対しては同一符号を付して示す。
図示のように、本実施の形態による電子部品組込み型印刷回路基板１００はまず、絶縁層１１０の上部から、その下面に多数のパッド１２１が備えられた電子部品１２０を真空の押込み手段２００によって該電子部品１２０の上部が絶縁層１１０上に突出するように埋設する。
ここで、絶縁層１１０は、流動性が与えられる場合、その形態を保持させるために、その下面に金属材質のテープまたはホイル（ｆｏｉｌ）１１１が設けられてもよい。
続いて、電子部品１２０が実装された絶縁層１１０を硬化させ、電子部品１２０の一部が絶縁層１１０上に露出したままで固定されるようにする。
ここで、絶縁層１１０が熱可塑性樹脂から構成される場合、絶縁層１１０の硬化後、電子部品１２０の固定位置が外れるかまたは工程不良が発生した時、絶縁層１１０を再加熱して再び流動性を与えることによって、絶縁層１１０上から電子部品１２０を分離して再使用を可能にすることができる。
次に、絶縁層１１０上と絶縁層１１０上に突出した電子部品１２０の露出表面上とに伝導性ペースト層１７０を設けた後、これを硬化させる。
伝導性ペースト層１７０は、熱伝導効率のよいペーストである銀（Ａｇ）ペーストや銅（Ｃｕ）ペーストなどによって設けられ、電子部品１２０から発生した熱が伝導性ペースト層１７０に伝達されて外部に放出されるようにする。
伝導性ペースト層１７０は、スクイズ方式またはスクリーンプリンティング方式によって簡単に設けられることができ、絶縁層１１０と電子部品１２０の表面とが直接接触することによって、電子部品１２０の熱放出効率が向上するようにする役割をする。
このように伝導性ペースト層１７０を絶縁層１１０と電子部品１２０の表面とに一括して設ける時、第１の実施の形態におけるメッキ層１４０の形成工程に比べて、工程が簡単でかつ安価で伝導性ペースト層を設けることができ、印刷回路基板の全体的な製造費用を節減することができる。
その後、絶縁層１１０上であって、電子部品１２０のパッド１２１と対応する位置にビアホール１１３を設け、前記パッド１２１と電気的に導通される回路パターン１１４を設ける。
そして、回路パターン１１４が設けられた絶縁層１１０に多層印刷回路基板の通常の製造工程を適用してソルダーレジスト層１５０を設け、該ソルダーレジスト層１５０に回路パターン１１４と電気的に接続されるビアホール１５１を設けた後、該ビアホール１５１の形成個所に個別に基板の実装のためのソルダーボール１６０を設けて、電子部品の組み込まれた印刷回路基板１００が製作される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
本発明の一実施の形態による電子部品組込み型印刷回路基板の断面図である。 本発明の他の実施の形態による電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 電子部品組込み型印刷回路基板の製作工程を示す断面図である。 本発明の更に他の実施の形態による電子部品組込み型印刷回路基板の製造工程を示す断面図である。 電子部品組込み型印刷回路基板の製造工程を示す断面図である。 電子部品組込み型印刷回路基板の製造工程を示す断面図である。 電子部品組込み型印刷回路基板の製造工程を示す断面図である。 電子部品組込み型印刷回路基板の製造工程を示す断面図である。
符号の説明
１１０ 絶縁層
１１１ ホイル
１１２ ピット
１１４ 回路パターン
１２０ 電子部品
１３０ 金属シード層
１４０ メッキ層
１５０ ソルダーレジスト層
１６０ ソルダーボール
１７０ 伝導性ペースト層

Claims (29)

  1. コア層を設ける絶縁層と、
    前記絶縁層の上部に、一部が突出するように埋設された電子部品と、
    前記電子部品の突出表面を含めて前記絶縁層上に設けられた金属シード層と、
    前記金属シード層上に設けられたメッキ層と、
    前記絶縁層に設けられたビアホールを介して前記電子部品のパッドと電気的に接続される回路パターンと、
    前記絶縁層上に設けられ、前記回路パターンと電気的に接続されたビアホール上にソルダーボールが付着されるソルダーレジスト層と、
    を含むことを特徴とする電子部品組込み型印刷回路基板。
  2. 前記絶縁層及び前記電子部品のうちのいずれか一つが、所定の温度で加熱され、前記絶縁層に前記電子部品が実装される時、前記絶縁層の流動性が保持されるようにしたことを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  3. 前記絶縁層において、前記電子部品寄りに沿ってピットが設けられたことを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  4. 前記ピットは、前記絶縁層の粘度調節によって、前記電子部品の押込み時に設けられることを特徴とする請求項３に記載の電子部品組込み型印刷回路基板。
  5. 前記絶縁層は、熱可塑性樹脂、熱硬化性樹脂またはＵＶ硬化樹脂のうちのいずれか一つまたはこれらの混合樹脂から成ることを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  6. 前記絶縁層が熱可塑性樹脂から成る場合、前記絶縁層を再加熱し、前記電子部品が分離されることによって前記電子部品の再使用を可能にしたことを特徴とする請求項５に記載の電子部品組込み型印刷回路基板。
  7. 前記絶縁層の下面に、前記絶縁層が加熱によって流動性を有する時、その形態を保持するために、金属材質のテープまたはホイルが付着されることを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  8. 前記金属シード層は、蒸着、スパッタリングまたは無電解メッキによって所定の厚さに設けられることを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  9. 前記メッキ層は、電解メッキによって銀または銅の金属材質から成ることを特徴とする請求項１に記載の電子部品組込み型印刷回路基板。
  10. コア層となる絶縁層と、
    前記絶縁層の上部に、一部が突出するように埋設された電子部品と、
    前記電子部品の突出表面を含めて前記絶縁層上に設けられた伝導性ペースト層と、
    前記絶縁層に設けられたビアホールを介して前記電子部品のパッドと電気的に接続される回路パターンと、
    前記絶縁層上に設けられ、前記回路パターンと電気的に接続されたビアホール上にソルダーボールが付着されるソルダーレジスト層と、
    を含むことを特徴とする電子部品組込み型印刷回路基板。
  11. 前記伝導性ペースト層は、熱伝導効率の良いペーストと接着剤とが混合された形態の銀ペーストまたは銅ペーストから成ることを特徴とする請求項１０に記載の電子部品組込み型印刷回路基板。
  12. 前記絶縁層において、前記電子部品寄りに沿ってピットが設けられたことを特徴とする請求項１０に記載の電子部品組込み型印刷回路基板。
  13. 前記絶縁層が熱可塑性樹脂から成る場合、前記絶縁層を再加熱し、前記電子部品が分離されることによって前記電子部品の再使用を可能にしたことを特徴とする請求項１０に記載の電子部品組込み型印刷回路基板。
  14. 絶縁層に電子部品を押込み、該絶縁層上に電子部品の一部が露出するように該電子部品を実装するステップと、
    前記絶縁層を硬化させ、前記電子部品を固定するステップと、
    前記電子部品の露出表面を含めて前記絶縁層の上面に金属シード層を設けるステップと、
    前記金属シード層の上にメッキ層を設けるステップと、
    前記絶縁層上に前記電子部品のパッドと対応する位置にビアホールを設け、該パッドと電気的に導通される回路パターンを設けるステップと、
    前記回路パターンと電気的に接続されるビアホールが設けられたソルダーレジスト層を設けるステップと、
    を含むことを特徴とする電子部品組込み型印刷回路基板の製造方法。
  15. 前記ソルダーレジストを設けるステップの後に、
    前記回路パターンと電気的に接続された前記ビアホールの形成個所にソルダーボールを設けるステップを、さらに含むことを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  16. 前記絶縁層は、熱可塑性樹脂、熱硬化性樹脂、ＵＶ硬化樹脂またはこれらの混合樹脂から成ることを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  17. 前記絶縁層及び前記電子部品のうちのいずれか一つが、選択的に加熱され、前記電子部品の押込み時に前記絶縁層に流動性が与えられるようにしたことを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  18. 前記絶縁層上に前記電子部品を実装するステップにおいて、
    前記絶縁層の下面に金属材質のテープまたはホイルが設けられることを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  19. 前記絶縁層上に前記電子部品を実装するステップにおいて、
    前記電子部品は、その上面が真空の押込み手段で吸着され、押込み力調節によって前記絶縁層上に一部のみが埋め込まれるように実装されることを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  20. 前記絶縁層上に前記電子部品を実装するステップにおいて、
    前記絶縁層において前記電子部品寄りにピットが設けられるようにしたことを特徴とする請求項１９に記載の電子部品組込み型印刷回路基板の製造方法。
  21. 前記絶縁層を硬化させ、前記電子部品を固定するステップの後に、
    前記絶縁層が熱可塑性樹脂から成る場合、前記絶縁層を再加熱し、前記電子部品を分離することによって前記電子部品の再使用を可能にしたことを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  22. 前記金属シード層は、蒸着、無電解メッキまたはスパッタリングで薄い金属膜によって設けられることを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  23. 前記メッキ層は、電解メッキによって所定の厚さに設けられ、銀または銅の金属材質から成ることを特徴とする請求項１４に記載の電子部品組込み型印刷回路基板の製造方法。
  24. 絶縁層に電子部品を押込み、該絶縁層上に電子部品の一部が露出するように該電子部品を実装するステップと、
    前記絶縁層を硬化させ、前記電子部品を固定するステップと、
    前記電子部品の露出表面を含めて前記絶縁層の上面に伝導性ペースト層を設けるステップと、
    前記絶縁層上に前記電子部品のパッドと対応する位置にビアホールを設け、該パッドと電気的に導通される回路パターンを設けるステップと、
    前記回路パターンと電気的に接続されるビアホールが設けられたソルダーレジスト層を設けるステップと、
    を含むことを特徴とする電子部品組込み型印刷回路基板の製造方法。
  25. 前記ソルダーレジストを設けるステップの後に、
    前記回路パターンと電気的に接続された前記ビアホールの形成個所にソルダーボールを設けるステップを、さらに含むことを特徴とする請求項２４に記載の電子部品組込み型印刷回路基板の製造方法。
  26. 前記絶縁層は、熱可塑性樹脂、熱硬化性樹脂、ＵＶ硬化樹脂またはこれらの混合樹脂から成ることを特徴とする請求項２４に記載の電子部品組込み型印刷回路基板の製造方法。
  27. 前記絶縁層上に前記電子部品を実装するステップにおいて、
    前記絶縁層の下面に、金属材質のテープまたはホイルが設けられることを特徴とする請求項２４に記載の電子部品組込み型印刷回路基板の製造方法。
  28. 前記絶縁層を硬化させ、前記電子部品を固定するステップの後に、
    前記絶縁層が熱可塑性樹脂から成る場合、前記絶縁層を再加熱し、前記電子部品を分離することによって該電子部品の再使用を可能にしたことを特徴とする請求項２４に記載の電子部品組込み型印刷回路基板の製造方法。
  29. 前記伝導性ペースト層は、熱伝導効率の良いペーストと接着剤とが混合された形態の銀ペーストまたは銅ペーストから成ることを特徴とする請求項２４に記載の電子部品組込み型印刷回路基板の製造方法。
JP2008236604A 2008-06-25 2008-09-16 電子部品組込み型印刷回路基板及びその製造方法 Expired - Fee Related JP5367331B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0060175 2008-06-25
KR1020080060175A KR101003585B1 (ko) 2008-06-25 2008-06-25 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2010010640A true JP2010010640A (ja) 2010-01-14
JP5367331B2 JP5367331B2 (ja) 2013-12-11

Family

ID=41446034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008236604A Expired - Fee Related JP5367331B2 (ja) 2008-06-25 2008-09-16 電子部品組込み型印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (2) US20090321118A1 (ja)
JP (1) JP5367331B2 (ja)
KR (1) KR101003585B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP2020102577A (ja) * 2018-12-25 2020-07-02 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
TWI513379B (zh) * 2014-07-02 2015-12-11 Nan Ya Printed Circuit Board 內埋元件的基板結構與其製造方法
CN105261623A (zh) * 2014-07-16 2016-01-20 中芯国际集成电路制造(上海)有限公司 芯片、其制备方法、及包括其的图像传感器
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9553036B1 (en) * 2015-07-09 2017-01-24 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN106469699A (zh) * 2015-08-21 2017-03-01 意法半导体有限公司 半导体装置及其制造方法
US10170410B2 (en) 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
CN106535468A (zh) * 2016-12-13 2017-03-22 广东欧珀移动通信有限公司 一种印刷电路板及移动终端
EP3413342A1 (de) * 2017-06-08 2018-12-12 Dyconex AG Elektronische baugruppe und verfahren zur herstellung einer solchen
US11355452B2 (en) 2018-08-10 2022-06-07 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
US10804217B2 (en) 2018-08-10 2020-10-13 STATS ChipPAC Pte. Ltd. EMI shielding for flip chip package with exposed die backside
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621268A (ja) * 1991-01-18 1994-01-28 Nippon Steel Corp Ｔａｂパッケージ
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS49131863U (ja) * 1973-03-10 1974-11-13
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
CN1328785C (zh) * 2002-03-29 2007-07-25 松下电器产业株式会社 导热性基板的制造方法
JP2004152982A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 電子部品実装済部品の製造方法、及び該電子部品実装済部品を備えた電子部品実装済完成品の製造方法、並びに電子部品実装済完成品
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
WO2005039262A1 (ja) * 2003-09-29 2005-04-28 Matsushita Electric Industrial Co., Ltd. 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR100601486B1 (ko) 2004-12-21 2006-07-18 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
KR100661169B1 (ko) * 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
KR100651563B1 (ko) * 2005-07-07 2006-11-29 삼성전기주식회사 전자부품이 내장된 배선기판의 제조방법
KR100722624B1 (ko) 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
CN101449634B (zh) * 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI356479B (en) * 2008-03-04 2012-01-11 Advanced Semiconductor Eng Package structure with embedded die and method of
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP4883203B2 (ja) * 2009-07-01 2012-02-22 株式会社テラミクロス 半導体装置の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI426587B (zh) * 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621268A (ja) * 1991-01-18 1994-01-28 Nippon Steel Corp Ｔａｂパッケージ
JP2006269594A (ja) * 2005-03-23 2006-10-05 Cmk Corp 半導体装置及びその製造方法
JP2007067407A (ja) * 2005-08-30 2007-03-15 Samsung Electro-Mechanics Co Ltd 後面接地型フリップチップ半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP2020102577A (ja) * 2018-12-25 2020-07-02 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
JP7225787B2 (ja) 2018-12-25 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法

Also Published As

Publication number Publication date
US20120042513A1 (en) 2012-02-23
KR20100000612A (ko) 2010-01-06
US20090321118A1 (en) 2009-12-31
KR101003585B1 (ko) 2010-12-22
JP5367331B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
JP5367331B2 (ja) 電子部品組込み型印刷回路基板及びその製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
JP5140112B2 (ja) 電子部品内蔵型プリント基板およびその製造方法
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2008306173A (ja) 部品内蔵配線基板及びその製造方法
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP4875925B2 (ja) 多層配線板及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP5354224B2 (ja) 部品内蔵モジュールの製造方法
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
JP2010010329A (ja) 配線基板およびその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2005019937A (ja) 高密度チップスケールパッケージ
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2014220402A (ja) 半導体パッケージ基板の製造方法
TW202112197A (zh) 電路基板、電路基板之製造方法、及電子機器
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP2002164475A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121024

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees