JP2005019937A - 高密度チップスケールパッケージ - Google Patents

高密度チップスケールパッケージ Download PDF

Info

Publication number
JP2005019937A
JP2005019937A JP2003363408A JP2003363408A JP2005019937A JP 2005019937 A JP2005019937 A JP 2005019937A JP 2003363408 A JP2003363408 A JP 2003363408A JP 2003363408 A JP2003363408 A JP 2003363408A JP 2005019937 A JP2005019937 A JP 2005019937A
Authority
JP
Japan
Prior art keywords
die
circuit board
printed circuit
package
chip scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003363408A
Other languages
English (en)
Inventor
Young-Hee Jung
ジョン、ヨン−ヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005019937A publication Critical patent/JP2005019937A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パッケージ面積に対するソルダーボール形成可能有効面積を広げることができ、ピンカウントを増加させることができる放熱構造を採用した高密度チップスケールパッケージを提供する。
【解決手段】回路パターンが形成されたダイ、前記ダイを実装し、前記ダイ面積の100〜150%であり、回路パターンを含む印刷回路基板、前記ダイの熱を放出するために前記ダイ上に実装された放熱板および前記印刷回路基板と放熱板とのあいだに注入されて、前記印刷回路基板と前記放熱板を密着させ、前記印刷回路基板を外部から遮蔽する封止剤を備えている。
【選択図】図3i

Description

本発明は、回路密度および回路形成可能領域を広げることができる高密度チップスケールパッケージに関する。さらに詳細には、従来の放熱板の接着時に要求されるキャビティを省略するとともに、一方で液状の封止剤(Encapsulant)を使用することによって、回路密度および回路形成可能領域を広げながらも放熱板の放熱効率がよく、また、ワイヤボンディングやフリップチップ方式により実装されたチップのいずれにも適用可能な高密度チップスケールパッケージに関する。
電子産業の高度化に伴い、電子製品も小型化および大容量化されつつある。また、それによるICチップの発達によりI/Oカウントも増加することになった。このように半導体のI/Oカウントが増加すると、駆動に際してICチップから多くの熱が発生してしまう。かかる問題を解決するために考案されたパッケージとして、一般のパッケージに放熱板の機能を有する銅などの金属板を接着させたスーパーBGA(Super-BGA(Ball Grid Array))およびE−BGA(Enhanced-BGA)基板がある。この金属板は、ICチップに直接接着されており、発生する熱を外部に放出させている。
とくに、E−BGA基板は、従来のBGA基板とは異なる新規形態のBGA基板であって、現在、ゲーム機やコンピュータに装着されるグラフィック支援用チップに主として使用される基板である。該E−BGA基板は、従来のBGA基板とは異なり、一面全体にわたって熱放出のための放熱板が接着剤にて接着され、被覆されている。チップ実装および他の基板やマザーボードとの接続のためのソルダーバンプは、いずれも他面に配置される構造にされている。また、ダイが実装される部分はキャビティ(cavity)が形成されている。
スーパーBGA基板は、さらに複雑な構造を有するE−BGAであって、印刷回路基板が複数の層をなすと同時に、放熱板を有する。
図1aおよび図1bに、それぞれE−BGA基板およびスーパーBGA基板の断面を示す。
まず、図1aに示されるように、E−BGA基板では、放熱板101上に印刷回路基板103が接着剤102によって接着されて実装されており、放熱板101の中心にキャビティを設けてダイ104を実装している。印刷回路基板103とダイ104は、ダイ104の回路パターンと印刷回路基板103上に備えられたワイヤボンディングパッド105とがワイヤ106を介して連結することによって接続されている。そして、形成されたワイヤボンディング構造およびダイ104の回路を保護するためにEMC107が覆われる。
このように、E−BGA基板では、放熱板101がパッケージの下面全体を覆っていることから熱放出には優れているものの、他の基板上に実装するにあたっては、最近主として使用されるBGA(Ball Grid Array)方式を使用することができず、ワイヤによるリードフレーム(Lead Frame)方式で実装するしかない。
また、スーパーBGA基板は、図1bに示されるように、E−BGA基板と同様に印刷回路基板112(以下、第1印刷回路基板という)の下面に放熱板111が接着されている構造をもつが、第1印刷回路基板112上に第2印刷回路基板114をさらに積層していることに特徴がある。第2印刷回路基板114は、接着剤層113によって第1印刷回路基板112に接着されている。また、パッケージの中心にキャビティが設けられており、そこにはダイ115が実装され、第1印刷回路基板112はワイヤボンディングパッド117に接続されたワイヤ119によって、第2印刷回路基板114はワイヤボンディングパッド118に接続されたワイヤ120によってダイ115と電気的に接続されている。そして、形成されたワイヤボンディング構造およびダイ115の回路を保護するためにEMC116が覆われている。
スーパーBGA基板およびE−BGA基板は、放熱板がパッケージの下面全体を覆っていることから熱放出性能および信頼性には優れているものの、製造工程が複雑で、高精度の回路パターンが形成し難いという問題がある。
一方、電子産業における軽薄短小化の傾向に対応してCSP(チップスケールパッケージ:Chip Scale Package)が登場した。CSPは、パッケージ面積がその上に実装されるダイ面積とほぼ同じパッケージであって、面積が数個のダイを実装できるように大きい通常の従来パッケージとは違い、パッケージ面積がダイ面積の150%以内のパッケージのことをいう。また、CSPは、他のベース基板上に実装されるとき従来のようにリードフレームを使用せず、パッケージの下面に数個のソルダーボールを接着する方式、つまり、BGA方式を採用することによって他のベース基板上に容易に実装されることを特徴とする。
前述のように、放熱板付きスーパーBGA基板およびE−BGA基板は、熱放出性能および信頼性には優れているものの、製造工程が複雑で、高精度の回路パターンの形成が困難であり、また高コストとなるため、CSPには適用し難い状況である。そこで、同業界では優れた熱的性能と信頼性、および低コストの条件を満足できるような基板を工夫し、C2BGA(Conduction Cooled Ball Grid Array)基板を開発するにいたった。これは、放熱板をソルダーペースト、つまり半田付けにより接着し、一般のSMT(Surface Mount Technology)製造方式のようにリフロー(reflow)工程を通じて放熱板を基板に取り付けた製品である。
このようなC2BGA基板の製造工程を図2a〜2jに示す。
図2aは、加工される前の銅張積層板(CCL:Copper Clad Laminate)201の断面図である。この銅張積層板201は、絶縁層203に銅箔202が覆われている。銅張積層板とは、一般に、印刷回路基板が製造される原板であって、絶縁層に薄く銅を被覆した薄い積層板のことをいう。
銅張積層板は、その用途によって、ガラス/エポキシ銅張積層板、耐熱樹脂銅張積層板、紙/フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板(ポリイミドフィルム)または複合銅張積層板など様々な種別があるが、両面PCBおよび多層PCBの製作には主としてガラス/エポキシ銅張積層板が使用される。
このガラス/エポキシ銅張積層板は、ガラス繊維にエポキシ樹脂(Epoxy Resin:樹脂と硬化剤の配合物)を浸透させた補強基材と銅箔からなる。ガラス/エポキシ銅張積層板は補強基材によって区分されるが、一般に、FR1〜FR5のようにNEMA(National Electrical Manufactures Association:国際電気工業協会)で定めた規格に基づいて補強基材と耐熱性による等級が定められている。これらの等級の中でもFR−4が最も多く使用されているが、最近では樹脂のガラス転移温度特性などを向上させたFR−5の需要も増加している。
ついで、図2bに示されるように、銅張積層板201にドリリングにより回路層間の接続のためのビアホール204を加工する。このとき、ドリリング方法としては、ドリリングマシンによる機械的ドリリングまたはレーザドリリング方法を使用する。
そののち、図2cに示されるように無電解銅めっきおよび電解銅めっきを施して基板表面およびビアホール内壁に銅めっき層205を形成する。このとき、無電解銅めっきを先に行ない、ついで電解銅めっきを行なう。このように電解銅めっきに先立って無電解銅めっきを施す理由は、絶縁層上では電気を必要とする電解銅めっきが施せないからである。つまり、電解銅めっきに必要な導電性膜を形成させるために前処理として薄く無電解銅めっき層を形成するわけである。無電解銅めっきは処理が難しく、不経済という短所があるので、回路パターンを形成する導電性部分は電解銅めっきで形成するのが好ましい。
また、図2dに示されるように、ビアホール204の内壁に形成された無電解および電解銅めっき層205を保護するためにペースト206を充填し、エッチングにより回路バターンを形成する。このとき、ペーストは絶縁性のインク材質を使用するのが一般的であるが、印刷回路基板の使用目的に応じて導電性のペーストも使用可能である。導電性ペーストは、主成分がCu、Ag、Au、Sn、Pbなどである金属を単独または合金の形態に有機接着剤とともに混合したものである。しかし、このようなペースト充填過程は、MLBの製造目的によっては省略してもよい。
そののち、図2eに示されるようにダイの実装されるキャビティ207を形成する。該キャビティ207は、機械的ドリリングマシンまたはパンチング加工によって形成するとよい。
また、図2fに示されるように、他の回路パターンまたは他の基板と接続される部分を除いた部分にソルダーレジスト208を印刷する。
そののち、図2gで、ワイヤまたはソルダーボールなど回路接続のための部分、つまり、前記ソルダーレジスト208が塗布されず銅めっき層205が露出された部分にNi/Auめっき層209を形成する。このとき、図2fのソルダーレジスト208がめっきレジストの役割をするので、ソルダーレジスト208が印刷されなかった部分にのみNi/Auめっき層209が形成される。後述するが、前記Ni/Auめっき層209上にはワイヤボンディングのためのワイヤボンディングバッドが形成される。また、めっき時には、Niを先にめっきしたのち、Auをめっきする。その結果、外部にはAuめっき層が露出される。これは、基板のうち外部回路と接続される部分に対する処理であって、ソルダーレジストで覆われずに露出された銅箔部位が酸化されるのを防止し、実装される部品の半田付け性を向上させ、良好な伝導性を与えるためのものである。
そののち、パッケージの下面に他のベース基板への直接実装のためのソルダーボール210を形成する。ソルダーボール210は、パッケージを他の基板上に実装するときに使用され、他の基板上に形成されたソルダーボールと接続させて両基板を電気的に接続する。このようなソルダーボール210を介して他の基板上に実装される基板をBGA(Ball Grid Array)基板という。
ついで、図2hに示されるように、パッケージの下面に放熱板211を取り付ける。
そののち、図2iに示されるように前記放熱板211にソルダーペースト213を塗布し、その上にダイ212を実装したのち、リフロー工程により放熱板211とダイ212を接着する。そののち、Ni/Auめっき層209上にワイヤボンディングパッド214を形成し、これをダイ212の回路パターンとワイヤ215を介して電気的に接続する。
最後に、図2jに示されるように、露出された回路パターンとワイヤボンディング構造を保護するために、EMC(Epoxy Mold Compound)216を被覆する。EMCは固体状態の物質であって、加熱により流動性の生じた状態で金型に注ぎ入れて所望の形態にしてパッケージ上に覆い被せられる。
前述のごとく、C2BGA基板の製造工程は、一般の基板作製と同様であるが、中央にキャビティを形成して放熱板を取り付けることからパッケージ面積に対するソルダーボール形成可能有効面積が減少してしまい、結果としてピンカウントを増加させることに限界があった。
特許文献1(発明の名称:ヒートシンクへの印刷回路基板の接着・接合)は、印刷回路基板と放熱板とのあいだの隙間を圧力感応性接着剤層と熱硬化性接着剤で充填して印刷回路基板から発生する熱を放熱板にさらに有効に伝達するための構造を開示している。
また、特許文献2(発明の名称:薄型システム対応の高放熱ヒートスプレッダ付きパッケージ構造およびその製法)は、コンピュータなどのマザーボードのソケットに実装されるパッケージの熱放出効果を向上させるための構造を開示している。これは、放熱板をチップスケールパッケージの上部に載せて傾斜面を形成し、その傾斜面にマザーボードの冷却のための冷却ファンのエアフローが通過するようにエアベントおよびエアスロットを形成したものである。しかし、ここに開示された構造は、別途の冷却ファンが存在する場合に限定されるので、その応用範囲に制限がある。
国際特許公開公報WO 02/13586 韓国特許公開公報第2001−0009135号
本発明の目的は、パッケージ面積に対するソルダーボール形成可能有効面積を広げることができ、ピンカウントを増加させることができる放熱構造を採用した高密度チップスケールパッケージを提供することである。
本発明の他の目的は、印刷回路基板中にダイ実装のためのキャビティを含めないことによって、ソルダーボール形成可能有効面積を広げ、ピンカウントも増加させることができる高密度チップスケールパッケージを提供することである。
本発明のさらに他の目的は、ダイをワイヤボンディングで実装する構成やフリップチップ方式で実装する構成のいずれにも適用できる、放熱構造を採用した高密度チップスケールパッケージを提供することである。
本発明のさらなる他の目的は、ダイ上に放熱板を熱伝導性エポキシ接着剤で接着することによって熱を円滑に放出させるようにした、高密度スケールパッケージを提供することである。
前記の目的を達成するために、本発明の高密度チップスケールパッケージは、回路パターンが形成されたダイ、前記ダイを実装し、前記ダイ面積の100〜150%であり、回路パターンを含む印刷回路基板、前記ダイの熱を放出するために前記ダイ上に実装された放熱板および前記印刷回路基板と放熱板とのあいだに注入されて、前記印刷回路基板と前記放熱板を密着させ、前記印刷回路基板を外部から遮蔽する封止剤を備えてなることを特徴としている。
前記ダイが、前記印刷回路基板上に熱伝導性エポキシ接着剤により接着されているのが好ましい。
前記封止剤が、エポキシ液状封止剤であるのが好ましい。
また、前記ダイが、ワイヤを介してワイヤボンディングパッドに連結されることによって前記印刷回路基板と電気的に接続されているのが好ましい。
また、前記ダイが、下面に形成された複数のソルダーボールを含み、前記印刷回路基板と前記複数のソルダーボールを介して電気的に接続されているのが好ましい。
また、前記ダイと前記印刷回路基板とのあいだの空間に注入された液状封止剤を含むのが好ましい。
また、他の印刷回路基板上に、ダイが実装された前記印刷回路基板を実装するために、その下面にソルダーボールを含むのが好ましい。
さらに、前記の目的を達成するための高密度チップスケールパッケージの製法は、(a)ダイ面積の100〜150%であり、回路パターンを含む印刷回路基板上に回路パターンを含むダイを実装する工程、(b)前記ダイ上に放熱のための放熱板を実装する工程、(c)前記印刷回路基板と放熱板とのあいだに液状封止剤を注入する工程、および(d)前記液状封止剤を硬化させる工程を備えることを特徴としている。
前記工程(b)で、前記ダイと前記放熱板は熱伝導性エポキシ接着剤により接着するのが好ましい。
前記工程(c)は、前記注入された液状封止剤のボイドを除去する工程をさらに含むのが好ましい。
また、前記工程(d)は、熱硬化処理により行なわれるのが好ましい。
前記工程(a)は、前記印刷回路基板上にワイヤボンディングパッドを形成する工程および前記ダイと前記ワイヤボンディングパッドをワイヤにより電気的に接続する工程を含むのが好ましい。
前記工程(a)は、前記ダイの下面に複数のソルダーボールを形成して前記印刷回路基板と前記ダイを電気的に接続させる工程を含むのが好ましい。
また、前記工程(a)は、前記ダイと前記印刷回路基板とのあいだの空間に液状封止剤を注入する工程および前記注入された液状封止剤のボイドを除去する工程をさらに含むのが好ましい。
また、他の印刷回路基板上に、ダイが実装された前記印刷回路基板を実装するために、その下面にソルダーボールを形成する工程をさらに含むのが好ましい。
本発明によれば、パッケージ面積に対するソルダーボール形成可能有効面積を広げ、ピンカウントを増加させながらも、熱放出効果が低下しない放熱構造を採用した高密度チップスケールパッケージを提供することができる。
また、印刷回路基板内部にダイ実装のためのキャビティを含まないので、ソルダーボールを形成できる有効面積を広げ、ピンカウントも増加させることができる。
また、ダイをワイヤボンディングで実装する構成やフリップチップ方式で実装する構成のいずれにも適用できながらも、熱放出効果が低下しない放熱構造を採用した高密度チップスケールパッケージを提供することができる。
さらに、ダイ上に放熱板を熱伝導性エポキシ接着剤で接着することによって、ダイと放熱板とのあいだの熱伝達効果を向上させ、ダイから発生する熱を円滑に放出させる高密度チップスケールパッケージを提供することができる。
以下、添付図面を参照しつつ本発明をさらに詳細に説明する。
図3a〜3iは、本発明の一実施の形態であって、ダイが基板上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。
図3aは、本発明の高密度チップスケールパッケージのベース基板(印刷回路基板)となる銅張積層板301を示す。該銅張積層板301は、絶縁層303に銅箔302が覆われている。銅張積層板301には様々な種別があり、とくに、ガラス繊維にエポキシ樹脂(Epoxy Resin:樹脂と硬化剤との配合物)を浸透させた補強基材と銅箔とからなるガラス/エポキシ銅張積層板、中でもFR−4と呼ばれる材質の銅張積層板が最も多用されている。本実施の形態ではFR−4の銅張積層板301を使用しているが、本発明においては、これに限定されるのではない。
前記銅張積層板301には、図3bに示されるように、ドリリングによって回路層間の回路接続のためのビアホール304を加工する。このとき、ドリリングマシンによる機械的なドリリングを使用してもよく、レーザドリリングを使用してもいいが、微小ビアホールの加工にはレーザドリリング方法が好ましい。
そののち、図3cに示されるように無電解めっきおよび電解めっきを施す。このとき、先に無電解めっきにより薄い銅めっき層を形成したのち、電解めっきを実施して基板外部およびビアホール304の内壁に導電性のめっき層305を形成する。そののち、ホール内部を絶縁性ペースト306で充填(plugging)する。前記導電性のめっき層305は電解めっき層および無電解めっき層を含む。
図3dにおいて、ビアホール304の内壁に形成された無電解および電解銅めっき層305を保護するためにペースト306を充填し、エッチングにより回路パターンを形成する。エッチングによる回路パターンは、ドライフィルムなどのエッチングレジストを塗布し、露光および現像によりエッチングレジストパターンを形成したのち、エッチング液で回路パターン以外の部分を除去することによって形成される。
そののち、図3eに示されるように、ソルダーボールおよびワイヤが接続される部分を除いた部分にソルダーレジスト307を印刷する。
ついで、図3fに示されるように、ワイヤまたはソルダーボールなど回路接続のための部分、つまり、前記ソルダーレジスト307が塗布されず、銅めっき層305が露出する部分にNi/Auめっき層308を形成する。このとき、図3eに示されるソルダーレジスト307がめっきレジストの役割をするため、ソルダーレジスト307が印刷されなかった部分にのみNi/Auめっき層308が形成される。後述するように、Ni/Auめっき層308上にはワイヤボンディングのためのワイヤボンディングパッド312が形成される。前記メッキ時には、Niを先にめっきしたのち、Auをめっきする。したがって、外部にはAuめっき層が露出される。これは、基板のうち外部回路と接続される部分に対する処理であって、ソルダーレジストで覆われず、露出する銅箔部位が酸化されるのを防止し、実装される部品の半田付け性を向上させ、良好な伝導性を与えるためのものである。
そののち、パッケージの下面に他のベース基板への直接実装のためのソルダーボール309を形成する。ソルダーボール309は、本発明にかかわるパッケージを他の基板上に実装するときに使用され、他の基板上に設けられたソルダーボールと接続されて両基板間を電気的に接続させる。言い換えると、本実施の形態の高密度チップスケールパッケージ基板は、他の基板上に所謂BGA方式により実装できるように構成される。
また、図3gに示されるように、ソルダーレジスト層307上に接着剤310を塗布し、その上にダイ311を実装して接着させる。そののち、前記Ni/Auめっき層308上にワイヤボンディングのためのワイヤボンディングパッド312を形成し、前記ダイ311の回路パターンと前記ワイヤボンディングパッド312をワイヤ313を介して連結することによってパッケージの回路とダイの回路を電気的に接続させる。このとき、本発明にかかわるパッケージで使用されるベース基板301の面積は、前記実装されるダイ311面積の100〜150%、好ましくは100〜120%である。
そののち、図3hにおいて、ダイ311上に熱伝導性エポキシ接着剤314を塗布し、その上に放熱板315を接着する。つまり、本実施の形態の高密度チップスケールパッケージでは、ダイ311上に放熱板315を直接実装し、これを熱伝導性エポキシ接着剤314により接着することによって円滑な熱放出を可能にしている。
図3iに示されるように、前記パッケージベース基板と放熱板315とのあいだにパッケージベース基板上の露出する回路層およびソルダーレジスト層307が外部から遮蔽されるように液状の封止剤316を注入する。そののち、硬化(curing)処理として、前記液状封止剤316からボイド(void)を除去したのち、熱硬化させる。熱硬化された封止剤316は、その内部の回路を湿度および衝撃などの外部損傷要因から保護する機能を行なっている。
普通は、外部の損傷要因から内部の回路を保護するために使用されるEMC(Epoxy Mold Compound)として、液状でない固体のものを使用しているが、この固形状のEMCは、パッケージに塗布する過程でパッケージに物理的な衝撃を与えるおそれがある。したがって、本発明のように液状封止剤を使用すると、前述したような物理的衝撃を避けることができる。
前述のごとく、パッケージの小型化に対応するためのチップスケールパッケージ(CSP)は、パッケージの面積がその上に実装されるダイ(チップ)面積の100〜150%である点と、チップサイズの高密度化されたパッケージを前記ソルダーボール309により他の基板上に直接実装するという点に特徴がある。図3a〜3hに示される本実施の形態の高密度チップスケールパッケージによれば、放熱効率を低下させることなく、チップスケールパッケージの特性であるパッケージの高密度化および小型化を達成することができる。
図4a〜4iは、本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す。
図4aは、本発明の高密度チップスケールパッケージのベース基板となる銅張積層板401を示す。ここで使用される銅張積層板401は図3aの銅張積層板の材質と同一である。つまり、銅張積層板はFR−4のものが好ましいが、これに限定されるのではない。また、銅張積層板401は絶縁層403に銅箔402が被覆されている。
このように形成された銅張積層板401に、図4bに示されるように、ドリリングにより回路層間の回路接続のためのビアホール404を加工する。このとき、ドリリングマシンによる機械的なドリリングを使用してもよく、レーザドリリングを使用してもいいが、微小ビアホールの加工には高精度のレーザドリリング方法が好ましい。
そののち、図4cに示されるように基板全体にわたって無電解めっきおよび電解めっきを施す。このとき、先に無電解めっきにより薄い銅めっき層を形成したのち、電解めっきを施して基板外部およびビアホール404の内壁に導電性のめっき層405を形成する。そののち、ホール内部を絶縁性ペースト406で充填(plugging)処理する。ここで、前記導電性のめっき層405は電解めっき層および無電解めっき層を含む。
ついで、図4dに示されるように、エッチングにより基板の外部のめっき層405に回路パターンを形成する。エッチングによる回路パターンは、ドライフィルムなどのエッチングレジストを塗布し、露光および現像によりエッチングレジストパターンを形成したのち、エッチング液で回路パターン以外の部分を除去することにより形成される。
図4eに示されるように、ソルダーボールおよびワイヤが接続される部分、つまり、回路接続のためのソルダーボールパッドおよびワイヤボンディングパッドなどが形成される部分以外の部分に、めっき層405に形成された回路パターンを保護するようにソルダーレジスト407を印刷する。
そののち、図4fに示されるように、ワイヤまたはソルダーボールなどの回路接続のための部分、つまり、前記ソルダーレジスト407が塗布されず、銅めっき層405が露出する部分にNi/Auめっき層408を形成する。このとき、図4eのソルダーレジスト407がめっきレジストの役割をするため、ソルダーレジスト407が印刷されなかった部分にのみNi/Au層408が形成される。メッキ時にはNiを先にめっきしたのち、Auをめっきするので、外部にはAuめっき層が露出される。これは、基板のうち外部回路と接続される部分に対する処理であって、ソルダーレジストで覆われず、露出する銅箔部位が酸化されるのを防止し、実装される部品の半田付け性を向上させ、良好な伝導性を与えるためのものである。
そののち、パッケージの下面に他のベース基板への直接実装のためのソルダーボール409を形成する。ソルダーボール409は、本発明にかかわるパッケージを他の基板上に実装するために使用され、他の基板上に設けられたソルダーボールと接続されて両基板間を電気的に接続させている。言い換えると、本実施の形態の高密度チップスケールパッケージ基板は他の基板上に所謂BGA方式により実装できるように構成されている。
図4gに示されるように、下面にソルダーボール409が形成されたダイ410をソルダーレジスト層407上に実装し、ダイ410とソルダーレジスト層407とのあいだにおけるソルダーボール411以外の空間にアンダーフィル(underfill)用液状封止剤412を注入し、充填したのち、熱硬化して固着させる。このとき、本発明にかかわるパッケージで使用されるベース基板401の面積は、前記実装されるダイ410面積の100〜150%、好ましくは100〜120%である。
そののち、図4hに示されるように、ダイ410上に熱伝導性エポキシ接着剤413を塗布し、その上に放熱板414を接着する。本実施の形態の高密度チップスケールパッケージでは、図3a〜3iを参照して説明した一実施の形態の方法と同様に、ダイ410上に放熱板414を直接実装し、これを熱伝導性エポキシ接着剤413により接着することによって円滑な熱放出を可能にする。
最後に、図4iに示されるように、前記パッケージベース基板と放熱板414とのあいだにパッケージベース基板上の露出された回路層およびソルダーレジスト層407が外部から遮蔽されるように液状の封止剤415を注入する。そののち、硬化(curing)処理として、前記液状封止剤415からボイド(void)を除去したのち、液状封止剤415を熱硬化させる。前記液状封止剤は、エポキシ系列の液状封止剤が好ましい。
前記熱硬化された封止剤415は、その内部の回路を湿度および衝撃などの外部損傷要因から保護する機能を有する。本実施の形態において、放熱板414とパッケージとのあいだの空間に注入される液状封止剤415と図4hにおいてアンダーフィル用に使用された液状封止剤412は、同一のものを使用してもよい。
E−BGA基板の断面を示す図である。 スーパーBGA基板の断面を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 従来のC2BGA基板の製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の一実施の形態であって、ダイがパッケージ上にワイヤボンディングにより実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。 本発明の他の実施の形態であって、ダイがパッケージ上にフリップチップ方式により実装される、放熱構造を採用した高密度チップスケールパッケージの製造工程を示す図である。
符号の説明
301、401 銅箔積層板
302、402 銅箔層
303、403 絶縁層
305、405 銅めっき層
306、406 ビアホール充填ペースト
307、407 ソルダーレジスト
308、408 Ni/Auめっき層
309、409、411 ソルダーボール
310 接着剤
311、410 ダイ
312 ワイヤボンディングパッド
313 ワイヤ
314、415 液状封止剤
315、414 放熱板
412 アンダーフィル用液状封止剤
413 熱硬化性エポキシ接着剤

Claims (7)

  1. 回路パターンが形成されたダイ、
    前記ダイを実装し、前記ダイ面積の100〜150%であり、回路パターンを含む印刷回路基板、
    前記ダイの熱を放出するために前記ダイ上に実装された放熱板、および
    前記印刷回路基板と放熱板とのあいだに注入されて、前記印刷回路基板と前記放熱板を密着させ、前記印刷回路基板を外部から遮蔽する封止剤
    を備えてなることを特徴とする高密度チップスケールパッケージ。
  2. 前記ダイが、前記印刷回路基板上に熱伝導性エポキシ接着剤により接着されている請求項1記載の高密度チップスケールパッケージ。
  3. 前記封止剤がエポキシ液状封止剤である請求項1記載の高密度チップスケールパッケージ。
  4. 前記ダイが、ワイヤを介してワイヤボンディングパッドに連結されることによって前記印刷回路基板と電気的に接続されている請求項1記載の高密度チップスケールパッケージ。
  5. 前記ダイが、下面に形成された複数のソルダーボールを含み、前記印刷回路基板と前記複数のソルダーボールを介して電気的に接続されている請求項1記載の高密度チップスケールパッケージ。
  6. 前記ダイと前記印刷回路基板とのあいだの空間に注入される液状封止剤を含む請求項5記載の高密度チップスケールパッケージ。
  7. 他の印刷回路基板上に、ダイが実装された前記印刷回路基板を実装するために、その下面にソルダーボールを含む請求項1記載の高密度チップスケールパッケージ。
JP2003363408A 2003-06-28 2003-10-23 高密度チップスケールパッケージ Pending JP2005019937A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042935A KR20050001930A (ko) 2003-06-28 2003-06-28 고밀도 칩 스케일 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2005019937A true JP2005019937A (ja) 2005-01-20

Family

ID=33536356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363408A Pending JP2005019937A (ja) 2003-06-28 2003-10-23 高密度チップスケールパッケージ

Country Status (5)

Country Link
US (1) US20040262746A1 (ja)
JP (1) JP2005019937A (ja)
KR (1) KR20050001930A (ja)
CN (1) CN1577815A (ja)
TW (1) TW200501854A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166906B2 (en) * 2004-05-21 2007-01-23 Samsung Electronics Co., Ltd. Package with barrier wall and method for manufacturing the same
US8859333B2 (en) * 2006-12-12 2014-10-14 Lsi Corporation Integrated circuit package and a method for dissipating heat in an integrated circuit package
JP4431901B2 (ja) * 2007-01-19 2010-03-17 セイコーエプソン株式会社 半導体装置
US7998791B2 (en) * 2008-02-01 2011-08-16 National Semiconductor Corporation Panel level methods and systems for packaging integrated circuits with integrated heat sinks
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
CN108615711A (zh) * 2014-01-24 2018-10-02 清华大学 一种基于模板的封装结构及封装方法
KR102340828B1 (ko) * 2014-10-23 2021-12-17 삼성전자주식회사 인쇄회로기판 어셈블리 제조 방법
CN106449513B (zh) * 2016-11-11 2023-04-21 华南理工大学 一种防过热csp荧光膜片模压装置及方法
CN107093588B (zh) * 2017-04-21 2019-09-03 华润微电子(重庆)有限公司 一种芯片双面垂直封装结构及封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP3454888B2 (ja) * 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びbgaパッケージ
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US5528457A (en) * 1994-12-21 1996-06-18 Gennum Corporation Method and structure for balancing encapsulation stresses in a hybrid circuit assembly
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
US6225695B1 (en) * 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6739497B2 (en) * 2002-05-13 2004-05-25 International Busines Machines Corporation SMT passive device noflow underfill methodology and structure

Also Published As

Publication number Publication date
US20040262746A1 (en) 2004-12-30
KR20050001930A (ko) 2005-01-07
TW200501854A (en) 2005-01-01
CN1577815A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
US20060128069A1 (en) Package structure with embedded chip and method for fabricating the same
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2007335742A (ja) 半導体装置およびその製造方法
JP2007201250A (ja) 配線基板および半導体装置
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2011142286A (ja) 電子部品内蔵型プリント基板およびその製造方法
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
JP2010010640A (ja) 電子部品組込み型印刷回路基板及びその製造方法
EP1571706B1 (en) Electronic device
JP2003318327A (ja) プリント配線板および積層パッケージ
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
JP2005019937A (ja) 高密度チップスケールパッケージ
JP2009081176A (ja) 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
JP2007088476A (ja) キャビティを備えた基板の製造方法
JP5000105B2 (ja) 半導体装置
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
CN100372084C (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
JP2001168226A (ja) 半導体パッケージ及び半導体装置
WO2019179145A1 (zh) 一种堆叠封装器件及其封装方法
JP2005259860A (ja) 電子回路装置
JP3988629B2 (ja) 電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704