JPH09306954A - 半導体装置及びその実装方法並びに実装構造体 - Google Patents

半導体装置及びその実装方法並びに実装構造体

Info

Publication number
JPH09306954A
JPH09306954A JP8124156A JP12415696A JPH09306954A JP H09306954 A JPH09306954 A JP H09306954A JP 8124156 A JP8124156 A JP 8124156A JP 12415696 A JP12415696 A JP 12415696A JP H09306954 A JPH09306954 A JP H09306954A
Authority
JP
Japan
Prior art keywords
semiconductor chip
flat plate
semiconductor device
plate member
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8124156A
Other languages
English (en)
Inventor
Hideko Ando
英子 安藤
Hiroshi Kikuchi
広 菊地
Toshihiko Sato
俊彦 佐藤
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8124156A priority Critical patent/JPH09306954A/ja
Priority to TW086105474A priority patent/TW366575B/zh
Priority to KR1019970017649A priority patent/KR970077570A/ko
Priority to US08/858,695 priority patent/US6111322A/en
Publication of JPH09306954A publication Critical patent/JPH09306954A/ja
Priority to US09/543,769 priority patent/US6380621B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ３から発生した熱を外気に放出
する放熱効率が低下する。 【解決手段】 配線基板２の一表面上にバンプ電極４を
介在して半導体チップ３が実装され、前記配線基板２の
一表面と前記半導体チップ３の主面との間の間隙領域に
樹脂５が充填されたパッケージ構造を有する半導体装置
において、前記半導体チップ３の主面と対向するその裏
面上に、前記半導体チップ３の平面サイズに比べて大き
い平面サイズで形成され、かつ窒化アルミニウム材で形
成された平板部材７を配置し、前記半導体チップ３の裏
面にこの半導体チップの裏面と対向する前記平板部材７
の一表面の固着領域をろう材６を介在して固着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の一表面上にバンプ電極を介在して
半導体チップが実装され、前記配線基板の一表面と前記
半導体チップの主面との間の間隙領域に樹脂が充填され
たパッケージ構造を有する半導体装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えば、工業調査会
発行の電子材料〔１９９６年、４月号、第１４頁乃至第
１９頁〕に記載されているように、配線基板の一表面上
にバンプ電極を介在して半導体チップが実装され、配線
基板の一表面と半導体チップの主面との間の間隙領域に
樹脂が充填されたパッケージ構造を有する半導体装置が
開発されている。この半導体装置は、配線基板の一表面
と半導体チップの主面との間の間隙領域に充填された樹
脂の機械的強度でバンプ電極の機械的強度を補うことが
できるので、配線基板と半導体チップとの熱膨張係数の
差に起因するバンプ電極の破損を防止することができ
る。また、この半導体装置は、半導体チップの主面と対
向するその裏面及びその側面が外部に露出されており、
半導体チップと外気とが接触する接触面積が大きいの
で、半導体チップが封止体で封止された半導体装置及び
パッケージ体で形成されるキャビティ内に半導体チップ
が塔載された半導体装置に比べて、半導体チップから発
生した熱を外気に放出する放熱効率が高い。
【０００３】
【発明が解決しようとする課題】前記半導体装置におい
て、半導体チップから発生する発熱量は、半導体チップ
に塔載される回路システムの高性能化に伴って増加の傾
向にある。一方、半導体チップの平面サイズは、半導体
チップに塔載される回路システムの高性能化に伴って大
型化の傾向にあるが、半導体チップの平面サイズが増加
する割合は、半導体チップの発熱量が増加する割合に比
べて小さい。つまり、半導体チップと外気とが接触する
接触面積は半導体チップの発熱量に比例して増加しな
い。このため、半導体チップから発生した熱を外気に放
出する放熱効率が低下する。
【０００４】本発明の目的は、配線基板の一表面上にバ
ンプ電極を介在して半導体チップが実装され、前記配線
基板の一表面と前記半導体チップの主面との間の間隙領
域に樹脂が充填されたパッケージ構造を有する半導体装
置の放熱効率を高めることが可能な技術を提供すること
にある。
【０００５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００７】配線基板の一表面上にバンプ電極を介在し
て半導体チップが実装され、前記配線基板の一表面と前
記半導体チップの主面との間の間隙領域に樹脂が充填さ
れたパッケージ構造を有する半導体装置において、前記
半導体チップの主面と対向するその裏面上に、前記半導
体チップの平面サイズに比べて大きい平面サイズで形成
され、かつ窒化アルミニウム材で形成された平板部材を
配置し、前記半導体チップの裏面にこの半導体チップの
裏面と対向する前記平板部材の一表面の固着領域をろう
材を介在して固着する。
【０００８】上述した手段によれば、半導体チップの外
形サイズに比べて大きい外形サイズで形成された平板部
材は半導体チップに比べて外気と接触する接触面積が大
きい。また、窒化アルミニウム材で形成された平板部材
は熱伝導率が高い。また、ろう材を介在する半導体チッ
プの裏面と平板部材の一表面との固着は、半導体チップ
から平板部材に熱を伝達する熱伝達率が高い。従って、
半導体チップから発生した熱は半導体チップから平板部
材に効率良く伝達され、平板部材に伝達された熱は効率
良く拡散され、平板部材で拡散された熱は外気と接触す
る接触面積が大きい平板部材から外気に効率良く伝達さ
れるので、半導体チップから発生した熱を外気に放出す
る放熱効率を高めることができる。
【０００９】また、平板部材の一表面において、半導体
チップの裏面に固着される固着領域を除く他の領域は外
部に露出されるので、配線基板に平板部材を固定した場
合やパッケージ体に平板部材を固定した場合に比べて、
平板部材と外気とが接触する接触面積を増加できる。
【００１０】また、窒化アルミニウム材で形成された平
板部材は、珪素基板からなる半導体チップとの熱膨張係
数の差が小さいので、半導体チップの裏面にろう材を介
在して平板部材を固着しても、平板部材と半導体チップ
との熱膨張係数の差に起因する熱応力を抑制できる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００１２】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１３】（実施形態１）本発明の実施形態１である
半導体装置の概略構成を図１(断面図)に示す。
【００１４】図１に示すように、半導体装置１は、配線
基板２の一表面(実装面)上にバンプ電極４を介在して半
導体チップ３が実装され、配線基板２の一表面と半導体
チップ３の主面との間の間隙領域に樹脂５が充填された
パッケージ構造で構成されている。
【００１５】前記配線基板２の平面形状は例えば方形状
で形成されている。配線基板２は、例えば酸化アルミニ
ウム(Ａｌ2Ｏ3)材からなるセラミックス基板で構成され
ている。この場合の配線基板２は、１０００［℃］以上
の耐熱温度を有し、７×１０~6［１／℃］程度の熱膨張
係数を有する。配線基板２は、例えば、３０［ｍｍ］×
３０［ｍｍ］の外形サイズで形成されている。
【００１６】前記配線基板２の一表面には電極パッド２
Ａが複数個配置され、また、配線基板２の一表面と対向
するその裏面には電極パッド２Ｂが複数個配置されてい
る。この電極パッド２Ａ、電極パッド２Ｂの夫々は、配
線基板２の配線を介して電気的に接続されている。
【００１７】前記半導体チップ３の平面形状は例えば方
形状で形成されている。半導体チップ３は、例えば、珪
素基板及びその主面（素子形成面）上に形成された配線
層を主体とする構造で構成されている。この場合の半導
体チップ３は、３．５×１０~6［１／℃］程度の熱膨張
係数を有する。半導体チップ３は、例えば、１０［ｍ
ｍ］×１０［ｍｍ］の平面サイズで形成されている。
【００１８】前記半導体チップ３には、論理回路システ
ム、記憶回路システム、或はそれらの混合回路システム
が塔載されている。これらの回路システムは高性能化の
傾向にあり、この回路システムの高性能化に伴って半導
体チップ３から発生する発熱量は増加する。
【００１９】前記半導体チップ３の主面には外部端子３
Ａが複数個配置されている。この複数個の外部端子３Ａ
の夫々は、これに限定されないが、例えば、珪素基板の
主面上に形成された配線層のうち、最上層の配線層に形
成された複数個の内部端子の夫々の表面上に形成されて
いる。内部端子は、例えばアルミニウム膜又はアルミニ
ウム合金膜で形成されている。
【００２０】前記複数個の外部端子３Ａの夫々は、配線
基板２の一表面に配置された複数個の電極パッド２Ａの
夫々にバンプ電極４を介在して固着され、電気的にかつ
機械的に接続されている。つまり、半導体チップ３は配
線基板２の一表面上にフェイスダウン方式で実装されて
いる。バンプ電極４は、例えば、３２０［℃］程度の融
点を有する９８．２［重量％］Ｐｂ−１．８［重量％］
Ｓｎ組成の金属材で形成されている。
【００２１】前記配線基板２の電極パッド２Ａ及び半導
体チップ３の外部端子３Ａは、バンプ電極４との高い濡
れ性を確保するため、例えば下地金属膜で形成されてい
る。また、前記配線基板２の電極パッド２Ｂは、バンプ
電極８との高い濡れ性を確保するため、例えば下地金属
膜で形成されている。これらの下地金属膜は、この構造
に限定されないが、例えば、クロム(Ｃｒ)膜、ニッケル
(Ｎｉ)膜、金(Ａｕ)膜の夫々を順次積層した積層構造で
構成されている。
【００２２】前記配線基板２の一表面と半導体チップ３
の主面との間の間隙領域に充填された樹脂５は、例え
ば、シリカ充填剤、硬化促進剤、カップリング剤等を添
加したエポキシ系の熱硬化樹脂で形成されている。配線
基板２の一表面と半導体チップ３の主面との間の間隙領
域に樹脂５を充填することにより、バンプ電極４の機械
的強度を樹脂５の機械的強度で補うことができるので、
配線基板２と半導体チップ３との熱膨張係数の差に起因
するバンプ電極１５の破損を防止することができる。
【００２３】前記半導体チップ３の主面と対向するその
裏面上には平板部材７が配置され、半導体チップ３の裏
面にこの半導体チップ３の裏面と対向する平板部材７の
一表面の固着領域がろう材６を介在して固着されてい
る。
【００２４】前記平板部材７の平面形状は例えば方形状
で形成されている。平板部材７は、半導体チップ３の平
面サイズに比べて大きい平面サイズで形成されている。
例えば、平板部材７は４５［ｍｍ］×４５［ｍｍ］の平
面サイズで形成されている。また、平板部材７は熱伝導
率が高い窒化アルミニウム(ＡｌＮ)材で形成されてい
る。窒化アルミニウム材で形成された平板部材７は、１
０００［℃］以上の耐熱温度を有し、４．１×１０~
6［１／℃］程度の熱膨張係数を有する。
【００２５】前記ろう材６は、バンプ電極４の融点に比
べて低い融点を有する金属材、例えば、３００［℃］程
度の融点を有する９０［重量％］Ｐｂ−１０［重量％］
Ｓｎ組成の金属材で形成されている。
【００２６】前記半導体チップ３の裏面には、ろう材６
に対して濡れ性を有するメタライズ層３Ｂが形成されて
いる。メタライズ層３Ｂは、この構造に限定されない
が、例えば、半導体チップ３の裏面から、ニッケル(Ｎ
ｉ)膜、金(Ａｕ)膜の夫々を順次積層した積層構造で構
成されている。
【００２７】前記平板部材７の一表面の固着領域には、
ろう材６に対して濡れ性を有するメタライズ層７Ａが形
成されている。メタライズ層７Ａは平板部材７の一表面
の固着領域に形成されている。メタライズ層７Ａは、こ
の構造に限定されないが、例えば、メタライズ層３Ｂと
同様の構造で構成されている。
【００２８】前記配線基板２の裏面に配置された複数個
の電極パッド２Ｂの夫々の表面にはバンプ電極８が固着
されている。このバンプ電極８は、ろう材６の融点に比
べて低い融点を有する金属材、例えば、１８３［℃］の
融点を有する３７［重量％］Ｐｂ−６３［重量％］Ｓｎ
組成の金属材で形成されている。
【００２９】前記平板部材７の一表面の固着領域を除く
他の領域は外部に露出されている。また、平板部材７の
裏面及び側面は外部に露出されている。つまり、平板部
材７は、一表面の固着領域を除いた全てが外部に露出さ
れているので、半導体チップ３の平面サイズに比べて平
板部材７の平面サイズを大きくすることにより、平板部
材７と外気とが接触する接触面積が大きくなる。
【００３０】前記平板部材７は、半導体チップ３の外形
サイズに比べて大きい外形サイズで形成されている。こ
の平板部材７は、半導体チップ３に比べて外気と接触す
る接触面積が大きい。また、平板部材７は窒化アルミニ
ウム材で形成されている。この窒化アルミニウム材で形
成された平板部材７は熱伝達率が高い。また、平板部材
７の一表面の固着領域は、半導体チップ３の裏面にろう
材６を介在して固着されている。このろう材６を介在す
る半導体チップ３の裏面と平板部材７の一表面との固着
は、半導体チップ３から平板部材７に熱を伝達する熱伝
達率が高い。従って、半導体チップ３から発生した熱は
半導体チップ３から平板部材７に効率良く伝達され、平
板部材７に伝達された熱は効率良く拡散され、平板部材
７で拡散された熱は外気と接触する接触面積が大きい平
板部材７から外気に効率良く伝達される。
【００３１】次に、前記半導体装置１の製造方法につい
て、図２乃至図５（製造方法を説明するための断面図）
を用いて説明する。
【００３２】まず、配線基板２及び半導体チップ３を準
備する。半導体チップ３の裏面にはメタライズ層３Ｂが
形成されている。また、半導体チップ３の主面に配置さ
れた外部端子３Ａの表面上には、既にバンプ電極４が固
着されている。バンプ電極４は、例えば、３２０［℃］
程度の融点を有する９８．２［重量％］Ｐｂ−１．８
［重量％］Ｓｎ組成の金属材で形成されている。
【００３３】次に、前記配線基板２の一表面上に半導体
チップ２を載置すると共に、配線基板２の一表面に配置
された電極パッド２Ａの表面と半導体チップ３の主面に
配置された外部端子３Ａの表面との間にバンプ電極４を
配置する。
【００３４】次に、熱処理を施し、図２に示すように、
配線基板２の電極パッド２Ａと半導体チップ３の外部端
子３Ａとをバンプ電極４で固着する。熱処理は、例えば
３５０［℃］程度の温度雰囲気中で行う。この工程にお
いて、配線基板２の電極パッド２Ａ、半導体チップ３の
外部端子３Ａの夫々は、バンプ電極４を介在して電気的
にかつ機械的に接続され、半導体チップ３は実装基板２
の一表面上に実装される。
【００３５】次に、図３に示すように、前記配線基板２
の一表面と半導体チップ３の主面との間の間隙領域に液
状の樹脂５を充填する。
【００３６】次に、熱処理を施し、前記液状の樹脂５を
硬化させる。
【００３７】次に、前記平板部材７の一表面の固着領域
に形成されたメタライズ層７Ａの表面上にろう材６を介
在して前記半導体チップ３の裏面に形成されたメタライ
ズ層３Ｂを装着する。ろう材６は、例えば３００［℃］
程度の融点を有する９０［重量％］Ｐｂ−１０［重量
％］Ｓｎ組成の金属材で形成されている。
【００３８】次に、熱処理を施し、図４に示すように、
前記平板部材７の一表面の固着領域と半導体チップ３の
裏面とをろう材６で固着する。熱処理は例えば３１０
［℃］程度の温度雰囲気中で行う。この工程において、
ろう材６は、バンプ電極４の融点に比べて低い融点を有
する金属材で形成されているので、バンプ電極４を溶融
することなく、平板部材７の一表面と半導体チップ３の
裏面とをろう材６で固着することができる。また、半導
体チップ３の裏面には、ろう材６に対して濡れ性を有す
るメタライズ層３Ｂが形成され、平板部材７の一表面の
固着領域にはろう材６に対して濡れ性を有するメタライ
ズ層７Ａが形成されているので、半導体チップ３の裏面
と平板部材７の一表面の固着領域とをろう材６で固着す
ることができる。
【００３９】次に、前記配線基板２の一表面と対向する
その裏面に配置された電極パッド２Ｂの表面上に、ガラ
スマスクを用いたボール供給法でバンプ電極８を供給す
る。バンプ電極８は、ろう材６の融点に比べて低い融点
を有する金属材、例えば１８３［℃］の融点を有する３
７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成の金属材で
形成されている。
【００４０】次に、熱処理を施し、図５に示すように、
配線基板２の裏面の電極パッド２Ｂの表面にバンプ電極
８を固着する。熱処理は、例えば２００［℃］程度の温
度雰囲気中で行う。この工程において、バンプ電極８は
ろう材６の融点に比べて低い融点を有する金属材で形成
されているので、ろう材６を溶融することなく、配線基
板２の電極パッド２Ｂの表面にバンプ電極８を固着する
ことができる。この工程により、半導体装置１はほぼ完
成する。
【００４１】この後、半導体装置１は製品として出荷さ
れる。製品として出荷された半導体装置１は、実装基板
の一表面(実装面)上にバンプ電極８を介在して実装され
る。
【００４２】次に、前記半導体装置１の実装方法につい
て、図６乃至図７（実装方法を説明するための断面図）
を用いて説明する。
【００４３】まず、半導体装置１を準備する。半導体装
置１の配線基板２の裏面に配置された電極パッド２Ｂの
表面には既にバンプ電極８が固着されている。
【００４４】次に、前記半導体装置１の平板部材７の裏
面に柔軟層１１を介在して放熱フィン部材１２を固定す
る。放熱フィン部材１２は、半導体チップ３の平面サイ
ズに比べて大きい平面サイズ、例えば４５［ｍｍ］×４
５［ｍｍ］の平面サイズで形成されている。放熱フィン
部材１２は、熱伝導率が高いアルミニウム材又はアルミ
ニウム材を主体とする合金材若しくは銅材又は銅材を主
体とする合金材で形成されている。アルミニウム材から
なる放熱フィン部材１２は、２３．１×１０~6［１／
℃］程度の熱膨張係数を有する。銅材からなる放熱フィ
ン部材１２は、１６．５×１０~6×［１／℃］程度の熱
膨張係数を有する。柔軟層１１は熱伝導率が高い弾性材
又は粘性材で形成されている。弾性材としては、例えば
シリコーンゲル、伝熱シート等を用いる。粘性材として
は、例えば熱伝導性グリース又は熱伝導性コンパンド等
を用いる。この柔軟層１１は、平板部材７と放熱フィン
部材１２との熱膨張係数の差に起因する熱応力を吸収す
ることができる。
【００４５】次に、図６に示すように、前記半導体装置
１の平板部材７と放熱フィン部材１２とを、弾性力を有
する挟持部材１３で挟持固定する。この工程において、
放熱フィン部材１２は柔軟層１１の接着力によって平板
部材７の裏面に接着固定されているが、柔軟層１１の接
着力は弱いので、平板部材７と放熱フィン部材１２と
を、弾性力を有する挟持部材１３で挟持固定することに
より、平板部材７と放熱フィン部材１２との固定強度を
増加できる。
【００４６】次に、実装基板１０の一表面(実装面)上に
半導体装置１を載置すると共に、前記実装基板１０の一
表面に配置された電極パッド１０Ａと半導体装置１の配
線基板２の裏面に配置された電極パッド２Ｂとの間にバ
ンプ電極８を配置する。
【００４７】次に、熱処理を施し、図７に示すように、
前記実装基板１０の電極パッド１０Ａと配線基板２の電
極パッド２Ｂとをバンプ電極８で固着する。熱処理は、
例えば２００［℃］程度の温度雰囲気中で行う。この工
程において、バンプ電極８はろう材６の融点に比べて低
い融点を有する金属材で形成されているので、ろう材６
を溶融することなく、実装基板１０の電極パッド１０Ａ
と配線基板２の電極パッド２Ｂとをバンプ電極８で固着
することができる。この工程により、半導体装置１は実
装基板１０の一表面上にバンプ電極８を介在して実装さ
れる。また、この工程により、実装基板１０の一表面上
にバンプ電極８を介在して半導体装置１が実装され、半
導体装置１の平板部材７の一表面と対向するその裏面に
柔軟層１１を介在して放熱フィン部材１２が固定された
実装構造体(電子装置)が構成される。
【００４８】このように、本実施形態によれば、以下の
作用効果が得られる。
【００４９】（１）配線基板２の一表面上にバンプ電極
４を介在して半導体チップ３が実装され、前記配線基板
２の一表面と前記半導体チップ３の主面との間の間隙領
域に樹脂５が充填されたパッケージ構造を有する半導体
装置において、前記半導体チップ３の主面と対向するそ
の裏面上に、前記半導体チップ３の平面サイズに比べて
大きい平面サイズで形成され、かつ窒化アルミニウム材
で形成された平板部材７を配置し、前記半導体チップ３
の裏面にこの半導体チップ３の裏面と対向する前記平板
部材７の一表面の固着領域をろう材６を介在して固着す
る。
【００５０】この構成により、半導体チップ３の外形サ
イズに比べて大きい外形サイズで形成された平板部材７
は半導体チップ３に比べて外気と接触する接触面積が大
きい。また、窒化アルミニウム材で形成された平板部材
７は熱伝導率が高い。また、ろう材６を介在する半導体
チップ３の裏面と平板部材７の一表面との固着は、半導
体チップ３から平板部材７に熱を伝達する熱伝達率が高
い。従って、半導体チップ３から発生した熱は半導体チ
ップ３から平板部材７に効率良く伝達され、平板部材７
に伝達された熱は効率良く拡散され、平板部材７で拡散
された熱は外気と接触する接触面積が大きい平板部材７
から外気に効率良く伝達されるので、半導体チップ３か
ら発生した熱を外気に放出する放熱効率を高めることが
できる。
【００５１】また、平板部材７の一表面において、半導
体チップ３の裏面に固着される固着領域を除く他の領域
は外部に露出されるので、配線基板に平板部材７を固着
した場合やパッケージ体に平板部材７を固定した場合に
比べて、平板部材７と外気とが接触する接触面積を増加
できる。
【００５２】また、窒化アルミニウム材で形成された平
板部材７は、珪素基板からなる半導体チップ３との熱膨
張係数の差が小さいので、半導体チップ３の裏面にろう
材６を介在して平板部材７を固着しても、平板部材７と
半導体チップ３との熱膨張係数の差に起因する熱応力を
抑制できる。
【００５３】（２）前記半導体チップ３の裏面及び前記
平板部材７の一表面の固着領域にろう材６に対して濡れ
性を有するメタライズ層(３Ｂ，７Ａ)を形成する。この
構成により、珪素基板からなる半導体チップ３の裏面に
窒化アルミニウム材からなる平板部材７をろう材６で固
着できるので、半導体チップ３と平板部材７との固定強
度を高めることができる。
【００５４】（３）前記バンプ電極４の融点に比べて低
い融点を有する金属材で前記ろう材６を形成する。この
構成により、配線基板２の一表面上にバンプ電極４を介
在して実装された半導体チップ４の裏面に、バンプ電極
４を溶融することなく、平板部材７の一表面の固着領域
を固着することができる。
【００５５】（４）前記ろう材６の融点に比べて低い融
点を有する金属材で前記バンプ電極８を形成する。この
構成により、ろう材６を溶融することなく、実装基板１
０の一表面上にバンプ電極８を介在して半導体装置１を
実装することができる。
【００５６】（５）実装基板１０の一表面上に半導体装
置を実装する実装方法において、配線基板２の一表面上
にバンプ電極４を介在して半導体チップ３が実装され、
前記配線基板２の一表面と前記半導体チップ３の主面と
の間の間隙領域に樹脂５が充填されたパッケージ構造を
有し、更に、前記半導体チップ３の主面と対向するその
裏面に、前記半導体チップの平面サイズに比べて大きい
平面サイズで形成され、かつ窒化アルミニウム材で形成
された平板部材７が配置され、前記半導体チップ３の裏
面にこの半導体チップ３の裏面と対向する前記平板部材
７の一表面の固着領域がろう材６を介在して固着された
半導体装置１を準備する工程と、前記平板部材７の一表
面と対向するその裏面に柔軟層を介在して放熱フィン部
材１２を固定する工程と、実装基板１０の一表面上にバ
ンプ電極８を介在して前記半導体装置１を実装する工程
を備える。
【００５７】これにより、実装基板１０の一表面上にバ
ンプ電極８を介在して半導体装置１を実装する際、半導
体装置１の平板部材７と放熱フィン部材１２との熱膨張
係数の差に起因する熱応力を柔軟層６で吸収することが
できるので、熱膨張係数が大きい金属材、例えば、アル
ミニウム材又は銅材からなる放熱フィン部材を平板部材
７の裏面に固定したままの状態で、実装基板１０の一表
面上に半導体装置１を実装できる。
【００５８】また、平板部材７は半導体チップ３の平面
サイズに比べて大きい平面サイズで形成されているの
で、平板部材７の裏面に、半導体チップ３の平面サイズ
に比べて大きい平面サイズで形成された放熱部材１２を
安定した状態で固定することができる。
【００５９】なお、図８(断面図)に示すように、配線基
板２と平板部材７との間に平板部材７を支持するための
支持部材１４を設けた構造で半導体装置１を構成しても
よい。この場合、平面サイズが小さい半導体チップ３の
裏面に、平面サイズが大きい平板部材７を安定した状態
で取付けることができる。
【００６０】また、図９(断面図)に示すように、平板部
材７の裏面に柔軟層１１を介在して放熱フィン部材１２
を固定した構造で半導体装置１を構成してもよい。
【００６１】また、図９に示すように、平板部材７と放
熱フィン部材１２とを弾性力を有する挟持部材１３で挟
持固定した構造で半導体装置１を構成してもよい。この
場合、平板部材７と放熱フィン部材１２との固定強度を
増加できるので、搬送時、保管時等における放熱フィン
部材１２の脱落を防止できる。
【００６２】また、図９に示すように、配線基板２の裏
面にパッド２Ｃを配置し、このパッド２Ｃの表面に、ろ
う材６の融点に比べて低く、バンプ電極８の融点に比べ
て高い融点を有する金属材で形成され、かつバンプ電極
８の高さに比べて同一又はそれよりも低い高さに設定さ
れた支持バンプ１５を固着した構造で半導体装置１を構
成してもよい。この場合、実装基板１０の一表面上にバ
ンプ電極８を介在して半導体装置１を実装する際、半導
体装置１を支持バンプ１５で支持しながらバンプ電極８
を溶融することができるので、平板部材７や放熱フィン
部材１２によって半導体装置１の重量が増加していて
も、バンプ電極８が支持バンプ１５の高さ以下に押し潰
されることはない。従って、支持バンプ１５の高さでバ
ンプ電極８の高さを制御することができる。
【００６３】また、半導体装置１の実装プロセスにおい
て、図１０(断面図)に示すように、実装基板１０に支持
部材１６を介して放熱部材１２を支持してもよい。この
場合、半導体装置１を実装した後の実装基板１０の搬
送、保管及び筐体への実装時における放熱フィン部材１
２の脱落を防止できる。また、放熱フィン部材１２の荷
重がバンプ電極８にかかるのを防ぐことができる。これ
により、配線基板２と実装基板１０との熱膨張係数の差
によるバンプ電極８のひずみ、更に荷重によるひずみが
加わることを防止し、バンプ電極８の電気的接続信頼度
を確保することができる。
【００６４】また、半導体装置１の実装プロセスにおい
て、実装基板１０の一表面上にバンプ電極８を介在して
半導体装置１を実装し、その後、半導体装置１の平板部
材７の裏面に柔軟層１１を介在して放熱フィン部材１２
を固定してもよい。この場合、バンプ電極８を溶融する
熱処理時の熱による柔軟層１１の劣化を防止できる。
【００６５】また、半導体装置１の実装プロセスにおい
て、平板部材７と放熱フィン部材１２とを挟持部材１３
で挟持固定する工程は省略してもよい。
【００６６】また、図１１(断面図)に示すように、複数
の半導体装置１毎に放熱フィン部材１２を設けてもよ
い。
【００６７】また、図１２(断面図)に示すように、平板
部材７及び放熱フィン部材１２において、一方に溝１７
Ａを設け、他方に溝１７Ａと嵌合する突起１７Ｂを設け
た構成にしてもよい。この場合、平板部材７と放熱フィ
ン部材１２との位置決めを容易に行うことができる。
【００６８】また、同図に示すように、溝１７Ａ、突起
１７Ｂの夫々をあり溝形状で構成してもよい。この場
合、搬送時、保管時等における放熱フィン部材１２の脱
落を防止できる。
【００６９】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００７０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７１】配線基板の一表面上にバンプ電極を介在し
て半導体チップが実装され、前記配線基板の一表面と前
記半導体チップの主面との間の間隙領域に樹脂が充填さ
れたパッケージ構造を有する半導体装置の放熱効率を高
めることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の概略構
成を示す断面図である。
【図２】前記半導体装置の製造方法を説明するための断
面図である。
【図３】前記半導体装置の製造方法を説明するための断
面図である。
【図４】前記半導体装置の製造方法を説明するための断
面図である。
【図５】前記半導体装置の製造方法を説明するための断
面図である。
【図６】前記半導体装置の実装方法を説明するための断
面図である。
【図７】前記半導体装置の実装方法を説明するための断
面図である。
【図８】本発明の実施形態の第１変形例である半導体装
置の断面図である。
【図９】本発明の実施形態の第２変形例である半導体装
置の断面図である。
【図１０】本発明の実施形態の第３変形例である半導体
装置の実装状態の断面図である。
【図１１】本発明の実施形態の第４変形例である半導体
装置の実装状態の断面図である。
【図１２】本発明の実施形態の第５変形例である半導体
装置の断面図である。
【符号の説明】
１…半導体装置、２…配線基板、３…半導体チップ、４
…バンプ電極、５…樹脂、６…ろう材、７…平板部材、
８…バンプ電極、１０…実装基板、１１…柔軟層、１２
…放熱フィン部材、１３…挟持部材、１４…支持部材、
１５…支持バンプ、１６…支持部材。１７Ａ…溝、１７
Ｂ…突起。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線基板の一表面上にバンプ電極を介在
    して半導体チップが実装され、前記配線基板の一表面と
    前記半導体チップの主面との間の間隙領域に樹脂が充填
    されたパッケージ構造を有する半導体装置において、前
    記半導体チップの主面と対向するその裏面上に、前記半
    導体チップの平面サイズに比べて大きい平面サイズで形
    成され、かつ窒化アルミニウム材で形成された平板部材
    が配置され、前記半導体チップの裏面にこの半導体チッ
    プの裏面と対向する前記平板部材の一表面の固着領域が
    ろう材を介在して固着されていることを特徴とする半導
    体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、
    前記半導体チップの裏面及び前記平板部材の一表面の固
    着領域に、前記ろう材に対して濡れ性を有するメタライ
    ズ層が形成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置において、前記ろう材は、前記バンプ電極の融点に比
    べて低い融点を有する金属材で形成されていることを特
    徴とする半導体装置。
  4. 【請求項４】 請求項１乃至請求項３のうちいずれか１
    項に記載の半導体装置において、前記配線基板の一表面
    と対向するその裏面に電極パッドが配置され、この電極
    パッドの表面に前記ろう材の融点に比べて低い融点を有
    する金属材で形成されたバンプ電極が固着されているこ
    とを特徴とする半導体装置。
  5. 【請求項５】 請求項４に記載の半導体装置において、
    前記配線基板の裏面にパッドが配置され、このパッドの
    表面に、前記ろう材の融点に比べて低く、前記配線基板
    の裏面のバンプ電極の融点に比べて高い融点を有する金
    属材で形成され、かつ前記配線基板の裏面のバンプ電極
    の高さに比べて同一又はそれよりも若干低い高さに設定
    された支持バンプが固着されていることを特徴とする半
    導体装置。
  6. 【請求項６】 請求項１乃至請求項５のうちいずれか１
    項に記載の半導体装置において、前記平板部材の一表面
    と対向するその裏面に柔軟層を介在して放熱フィン部材
    が固定されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項６に記載の半導体装置において、
    前記平板部材と前記放熱フィン部材とが、弾性力を有す
    る挾持部材で挟持固定されていることを特徴とする半導
    体装置。
  8. 【請求項８】 実装基板の一表面上に実装される半導体
    装置の実装方法において、配線基板の一表面上に第１バ
    ンプ電極を介在して半導体チップが実装され、前記配線
    基板の一表面と前記半導体チップの主面との間の間隙領
    域に樹脂が充填されたパッケージ構造を有し、更に、前
    記半導体チップの主面と対向するその裏面上に、前記半
    導体チップの平面サイズに比べて大きい平面サイズで形
    成され、かつ窒化アルミニウム材で形成された平板部材
    が配置され、前記半導体チップの裏面にこの半導体チッ
    プの裏面と対向する前記平板部材の一表面の固着領域が
    ろう材を介在して固着された半導体装置を準備する工程
    と、前記平板部材の一表面と対向するその裏面上に柔軟
    層を介在して放熱フィン部材を固定する工程と、実装基
    板の一表面上に第２バンプ電極を介在して前記半導体装
    置を実装する工程を備えたことを特徴とする半導体装置
    の実装方法。
  9. 【請求項９】 配線基板の一表面上に第１バンプ電極を
    介在して半導体チップが実装され、前記配線基板の一表
    面と前記半導体チップの主面との間の間隙領域に樹脂が
    充填されたパッケージ構造を有し、更に、窒化アルミニ
    ウム材で形成され、前記半導体チップの平面サイズに比
    べて大きい平面サイズで形成され、一表面の固着領域が
    前記半導体チップの主面と対向するその裏面にろう材を
    介在して固着された平板部材を有する半導体装置が実装
    基板の一表面上に第２バンプ電極を介在して実装され、
    前記平板部材の一表面と対向するその裏面に柔軟層を介
    在して放熱フィン部材が固定されていることを特徴とす
    る実装構造体。
  10. 【請求項１０】 配線基板の一表面上に第１バンプ電極
    を介在して半導体チップが実装され、前記配線基板の一
    表面と前記半導体チップの主面との間の間隙領域に樹脂
    が充填されたパッケージ構造を有し、更に、窒化アルミ
    ニウム材で形成され、前記半導体チップの平面サイズに
    比べて大きい平面サイズで形成され、一表面の固着領域
    が前記半導体チップの主面と対向するその裏面にろう材
    を介在して固着された平板部材を有する半導体装置が実
    装基板の一表面上に第２バンプ電極を介在して実装さ
    れ、かつ前記平板部材の一表面と対向するその裏面に、
    前記実装基板に支持部材を介して支持された放熱フィン
    部材の一表面が柔軟層を介在して連結されていることを
    特徴とする実装構造体。
JP8124156A 1996-05-20 1996-05-20 半導体装置及びその実装方法並びに実装構造体 Pending JPH09306954A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8124156A JPH09306954A (ja) 1996-05-20 1996-05-20 半導体装置及びその実装方法並びに実装構造体
TW086105474A TW366575B (en) 1996-05-20 1997-04-26 Semiconductor device and the manufacturing method
KR1019970017649A KR970077570A (ko) 1996-05-20 1997-05-08 반도체장치 및 그 제조방법
US08/858,695 US6111322A (en) 1996-05-20 1997-05-19 Semiconductor device and manufacturing method thereof
US09/543,769 US6380621B1 (en) 1996-05-20 2000-04-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8124156A JPH09306954A (ja) 1996-05-20 1996-05-20 半導体装置及びその実装方法並びに実装構造体

Publications (1)

Publication Number Publication Date
JPH09306954A true JPH09306954A (ja) 1997-11-28

Family

ID=14878333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8124156A Pending JPH09306954A (ja) 1996-05-20 1996-05-20 半導体装置及びその実装方法並びに実装構造体

Country Status (4)

Country Link
US (2) US6111322A (ja)
JP (1) JPH09306954A (ja)
KR (1) KR970077570A (ja)
TW (1) TW366575B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795285A1 (fr) * 1999-06-17 2000-12-22 Nec Corp Structure de montage d'un dispositif a circuit integer ayant un effet eleve d'amortissement de contrainte et une fiabilite elevee de connexion par soudure, et procede de montage de ce dernier
US6574106B2 (en) 1998-06-10 2003-06-03 Nec Corporation Mounting structure of semiconductor device
JP2007095932A (ja) * 2005-09-28 2007-04-12 Sharp Corp 半導体装置、その製造方法および電子機器
JP2010528472A (ja) * 2007-05-25 2010-08-19 エルエスアイ コーポレーション 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3849277B2 (ja) * 1998-01-26 2006-11-22 ソニー株式会社 半導体装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6770513B1 (en) * 1999-12-16 2004-08-03 National Semiconductor Corporation Thermally enhanced flip chip packaging arrangement
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
TW490830B (en) * 2001-03-12 2002-06-11 Siliconware Precision Industries Co Ltd Heat sink with a shrinking mechanism and semiconductor device having the heat sink
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
US20040134680A1 (en) * 2003-01-09 2004-07-15 Xiang Dai Use of perimeter stops to support solder interconnects between integrated circuit assembly components
US7154174B2 (en) * 2003-02-27 2006-12-26 Power-One, Inc. Power supply packaging system
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
KR20050001930A (ko) * 2003-06-28 2005-01-07 삼성전기주식회사 고밀도 칩 스케일 패키지 및 그 제조 방법
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
TWI234209B (en) * 2003-10-31 2005-06-11 Advanced Semiconductor Eng BGA semiconductor device with protection of component on ball-planting surface
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US7692287B2 (en) * 2004-05-21 2010-04-06 Nec Corporation Semiconductor device and wiring board
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
US7422448B2 (en) * 2005-07-28 2008-09-09 Delphi Technologies, Inc. Surface mount connector
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
TWI328736B (en) * 2006-03-17 2010-08-11 Matac Internat Co Radiation structure for processors
US8952524B2 (en) * 2006-04-28 2015-02-10 Juniper Networks, Inc. Re-workable heat sink attachment assembly
US20080007915A1 (en) * 2006-07-06 2008-01-10 Chao-Chuan Chen Heat sink device for a heat generating element
TWI355048B (en) * 2006-12-13 2011-12-21 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and heat-di
TW200830488A (en) * 2007-01-10 2008-07-16 Siliconware Precision Industries Co Ltd Heat-dissipating semiconductor package
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US8400539B2 (en) 2008-11-12 2013-03-19 Bae Systems Information And Electronic Systems Integration Inc. High density composite focal plane array
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US9198284B2 (en) * 2010-08-06 2015-11-24 Panasonic Intellectual Property Management Co., Ltd. Circuit board and method for manufacturing same
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US9480185B2 (en) 2014-01-08 2016-10-25 Enphase Energy, Inc. Double insulated heat spreader
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
JP6711098B2 (ja) 2016-04-15 2020-06-17 オムロン株式会社 半導体装置の放熱構造
CN107801320A (zh) * 2017-09-22 2018-03-13 郑州云海信息技术有限公司 一种组件与印刷电路板之间的封装结构及其制造方法
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
WO2023141052A1 (en) * 2022-01-19 2023-07-27 Tesla, Inc. A method for applying a cooling solution to one or more integrated circuit components and assemble for integrated circuit cooling

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
US5866951A (en) * 1990-10-12 1999-02-02 Robert Bosch Gmbh Hybrid circuit with an electrically conductive adhesive
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
JPH0786471A (ja) * 1993-09-20 1995-03-31 Hitachi Ltd 半導体モジュ−ル
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5745344A (en) * 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
US6225695B1 (en) * 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
US6219543B1 (en) * 1998-06-03 2001-04-17 Howard M. Myers Energy detection device
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574106B2 (en) 1998-06-10 2003-06-03 Nec Corporation Mounting structure of semiconductor device
FR2795285A1 (fr) * 1999-06-17 2000-12-22 Nec Corp Structure de montage d'un dispositif a circuit integer ayant un effet eleve d'amortissement de contrainte et une fiabilite elevee de connexion par soudure, et procede de montage de ce dernier
JP2007095932A (ja) * 2005-09-28 2007-04-12 Sharp Corp 半導体装置、その製造方法および電子機器
JP2010528472A (ja) * 2007-05-25 2010-08-19 エルエスアイ コーポレーション 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP2010283085A (ja) * 2009-06-03 2010-12-16 Toshiba Corp 電子機器
JP4676012B2 (ja) * 2009-06-03 2011-04-27 株式会社東芝 電子機器
US8072759B2 (en) 2009-06-03 2011-12-06 Kabushiki Kaisha Toshiba Electronic device
JP2015511070A (ja) * 2012-03-30 2015-04-13 レイセオン カンパニー マルチチャネルフリップチップベースのパネルアレイ回路の伝導冷却

Also Published As

Publication number Publication date
TW366575B (en) 1999-08-11
US6380621B1 (en) 2002-04-30
KR970077570A (ko) 1997-12-12
US6111322A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
JPH09306954A (ja) 半導体装置及びその実装方法並びに実装構造体
TW502406B (en) Ultra-thin package having stacked die
JP2974552B2 (ja) 半導体装置
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JPH10163386A (ja) 半導体装置、半導体パッケージおよび実装回路装置
JPS5928989B2 (ja) 回路パツケ−ジ及びその製造方法
JPH05183280A (ja) マルチチップ・モジュール
US6566748B1 (en) Flip-chip semiconductor device having an improved reliability
JP3724954B2 (ja) 電子装置および半導体パッケージ
TW587325B (en) Semiconductor chip package and method for manufacturing the same
JPH04326557A (ja) 半導体チツプの冷却構造
JP3569585B2 (ja) 半導体装置
JP3688801B2 (ja) 半導体装置及びその製造方法並びにその実装方法
JP2812014B2 (ja) 半導体装置
TWI254429B (en) Flexible flip chip package structure
JPH0433137B2 (ja)
JPS59219942A (ja) チツプキヤリア
JP3265544B2 (ja) 半導体チップの実装構造
JPH08222652A (ja) 半導体装置及びその製造方法
JPH11340387A (ja) 半導体装置及びその実装方法並びに電子装置
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JP2504465B2 (ja) 半導体装置
TWI234862B (en) Chip scale package structure
JPH09306941A (ja) 半導体装置及びその製造方法並びにその実装方法
JPS60241240A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111