JP2007095932A - 半導体装置、その製造方法および電子機器 - Google Patents

半導体装置、その製造方法および電子機器 Download PDF

Info

Publication number
JP2007095932A
JP2007095932A JP2005282271A JP2005282271A JP2007095932A JP 2007095932 A JP2007095932 A JP 2007095932A JP 2005282271 A JP2005282271 A JP 2005282271A JP 2005282271 A JP2005282271 A JP 2005282271A JP 2007095932 A JP2007095932 A JP 2007095932A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin sealing
sealing portion
primary
primary resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005282271A
Other languages
English (en)
Inventor
Naoki Sada
尚記 佐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005282271A priority Critical patent/JP2007095932A/ja
Publication of JP2007095932A publication Critical patent/JP2007095932A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

【課題】絶縁性を確保して優れた放熱性を有し、また小型化が可能な二重モールド構造の半導体装置およびその製造方法、また、そのような半導体装置を搭載した電子機器を提供する。
【解決手段】光学的に位置決めされた発光素子2および受光素子3を内包するように透光性樹脂による1次モールドを行って1次樹脂封止部9を形成する。発光素子2および受光素子3は高精度で位置決めがなされる。1次樹脂封止部9に放熱体11を密接させて搭載した状態のもとで、1次樹脂封止部9の外周に遮光性樹脂による2次モールドを行って2次樹脂封止部10を形成し、併せて2次樹脂封止部10に放熱体11を埋設させる。
【選択図】図1

Description

本発明は、放熱性を向上させた二重モールド構造の半導体装置およびその製造方法、また、そのような半導体装置を搭載した電子機器に関する。
近年の半導体装置(例えば、二重モールド構造の半導体装置である光結合型半導体装置)の技術動向として、パッケージの小型化はもちろん、電流容量の増加が望まれる傾向がある。
図7は、従来例に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。また、図8は、図7で示した従来例に係る二重モールド構造の半導体装置の概略製造工程を説明するフローチャートである。
従来例に係る二重モールド構造の半導体装置は、例えば光結合型半導体装置に適用される。つまり、図7には、半導体装置としての光結合型半導体装置101を示している。また、図8には図7の半導体装置を製造する各工程のフローチャートを示している。
光結合型半導体装置101は、図8に示すように、ダイボンド工程、ワイヤボンド工程、樹脂封止工程などの処理を施されて形成される。
まず、発光素子102および受光素子103を各々個別のリードフレーム(発光側リードフレーム104、受光側リードフレーム105)にダイボンド(ダイボンド工程)し、それぞれに金線などのワイヤ(発光側ワイヤ106、受光側ワイヤ107)でワイヤボンド(ワイヤボンド工程)を施した後に、発光素子102にプリコート樹脂としてのシリコーン樹脂108でプリコートを施す(プリコート工程)。
その後、発光側リードフレーム104および受光側リードフレーム105をスポット溶接(溶接工程)、またはローディングフレーム(不図示)にセットすることなどにより、発光素子102および受光素子103を光学的に位置決めして対向配置させる。
光学的に位置決めされた発光素子102および受光素子103を内包するように透光性樹脂による1次モールドを行って1次樹脂封止部109を形成する(1次樹脂封止工程)。1次モールドで形成された樹脂バリに対してバリ取りを施した後、1次樹脂封止部109の外周の全面に遮光性樹脂による2次モールドを行って2次樹脂封止部110を形成する(2次樹脂封止工程)。
2次樹脂封止工程の後、発光側リードフレーム104および受光側リードフレーム105の外部端子部にめっき処理(外装めっき工程)、タイバーカットおよびリード折り曲げ(フォーミング工程)などを施し、電気特性検査(テスト工程)、外観検査(外観検査工程)を実施した後、梱包(梱包工程)を行い出荷することとなる。
上述したように、従来例に係る半導体装置(光結合型半導体装置101)は、1次樹脂封止部109の外周の全面に2次樹脂封止部110を形成することから、放熱体を取り付けることが困難であり十分な放熱性を得ることが困難であった。また、2次樹脂封止部110に対して放熱体を取り付けるためには2次樹脂封止部110を放熱体の取り付けができる構造に変更する必要があり、製造工程が複雑になり、大型化するという問題もあった。
図7で示した従来例の他に、放熱体を取り付けた半導体装置として例えば特許文献1、特許文献2に開示されたものが知られている。
特許文献1に開示された半導体装置は、樹脂封止部の内部に放熱体(放熱ブロックまたは放熱板)を内蔵して配置している。しかし、放熱体をリードフレームに配置して形成することから、半導体素子の位置決めが不安定となり、半導体素子の位置精度(光結合型半導体装置に適用した場合には、光学的位置精度)を確保できないという問題があった。また、特許文献1に開示された半導体装置は、二重モールド構造に関するものではなく、光結合型半導体装置への適用は困難であるという問題があった。
特許文献2に開示された半導体装置は、樹脂封止部の内部へ放熱板を内蔵させて、外部にも放熱板を取り付けられる構造としている。しかし、放熱板を半導体素子に対応させて配置していることから、半導体素子の位置決めが不安定となり、半導体素子の位置精度(光結合型半導体装置に適用した場合には、光学的位置精度)を確保できないという問題があった。また、特許文献2に開示された半導体装置は、二重モールド構造に関するものではなく、光結合型半導体装置への適用は困難であるという問題があった。
特開平6−53390号公報 特開平6−125024号公報
図7に示した従来例に係る半導体装置の場合、光結合型半導体装置101単体での放熱性には限界がある。例えば、従来の電流容量のままでパッケージを小型化した場合、あるいは、従来のままのパッケージで電流容量を大きくした場合などには、光結合型半導体装置101の温度上昇は過剰なものとなり、受光素子103または発光素子102が劣化し、または、破壊に至ることがあった。
したがって、従来例に係る半導体装置では、一定の電流容量を超える場合は、パッケージ本体を大きくすること、または、2次樹脂封止部110の外部に放熱板を取り付けることなどにより放熱性を向上させる必要があった。つまり、小型化することが困難であった。
また、光結合型半導体装置101は、入力出力間を電気的に絶縁することを目的とした素子であることから、特許文献1または特許文献2に開示された技術を単純に適用して受光素子または発光素子を直接放熱体にダイボンドし、放熱体を外部へ露出させるような構造にした場合、受光素子および発光素子相互間の位置精度を維持することができない。
したがって、国内の電気用品安全法(電安法)や海外の安全規格など公的機関で規定されている空間距離や沿面距離など絶縁性の基準を満足することができないだけでなく、現実問題として、1次・2次間(受光素子および発光素子相互間)のショートなどが発生する危険性があるので、特許文献1または特許文献2に開示されたような構造を採用することはできなかった。つまり、絶縁性を確保した状態で放熱体を設けて放熱性を向上することは困難であった。
また、二重モールド構造の半導体装置では放熱体を取り付けることが容易ではないことから、放熱性に限界があり、小型化することができないという問題があった。つまり、放熱性を確保する必要がある場合には半導体装置を小型化することは困難であった。
本発明はこのような状況に鑑みてなされたものであり、1次樹脂封止部の外周を樹脂封止する2次樹脂封止部により1次樹脂封止部に密接させた放熱体を埋設する構成とすることにより、絶縁性を確保して優れた放熱性を有し、また小型化が可能な二重モールド構造の半導体装置およびその製造方法を提供することを目的とする。
また、本発明は、優れた放熱性を有する半導体装置を搭載する電子機器とすることにより、放熱性に優れ信頼性が高い電子機器を提供することを他の目的とする。
本発明に係る半導体装置は、半導体素子を樹脂封止した1次樹脂封止部と、該1次樹脂封止部の外周を樹脂封止する2次樹脂封止部とを備える半導体装置において、前記1次樹脂封止部に密接し、前記2次樹脂封止部に埋設された放熱体を備えることを特徴とする。
この構成により、1次樹脂封止部が半導体素子の位置精度を維持して絶縁性を確保した状態で、2次樹脂封止部が放熱体を強固に保持することができるので、確実に放熱性を向上することができる半導体装置となる。したがって、同一の電流容量とした場合には、従来の半導体装置に比較して小型化した半導体装置とすることが可能となる。また、1次樹脂封止部を同一寸法とした場合には電流容量をさらに大きくした半導体装置とすることも可能となる。
本発明に係る半導体装置では、前記放熱体は、前記2次樹脂封止部により被覆されていることを特徴とする。
この構成により、放熱体は完全に埋設されることとなるから、半導体装置の外形を2次樹脂封止部で画定することが可能となり、放熱体が外部に与える影響を防止すことができる。
本発明に係る半導体装置では、前記放熱体は、前記2次樹脂封止部から露出していることを特徴とする。
この構成により、放熱体の放熱効率を向上することが可能となり、半導体装置の放熱性を向上することができる。
本発明に係る半導体装置では、前記放熱体は、付加放熱体を取り付けるための取り付け部を備えることを特徴とする。
この構成により、付加放熱体を容易に取り付けることが可能となり、さらに放熱性を向上させた半導体装置とすることができ、より大きな電流容量の半導体装置とすることができる。
本発明に係る半導体装置では、前記取り付け部に前記付加放熱体を取り付けたことを特徴とする。
この構成により、放熱性をさらに向上させ、所望の放熱性を確保することができる。
本発明に係る半導体装置では、前記取り付け部は、凹形状であることを特徴とする。
この構成により、取り付け部の凹形状に整合する凸形状を有する付加放熱体を容易に嵌合することが可能となる。
本発明に係る半導体装置では、前記取り付け部は、凸形状であることを特徴とする。
この構成により、取り付け部の凸形状に整合する凹形状を有する付加放熱体を容易に嵌合することが可能となる。
本発明に係る半導体装置では、前記取り付け部は、螺子状としてあることを特徴とする。
この構成により、螺子状の凹形状または凸形状に整合する螺子状の凸形状または凹形状を有する付加放熱体を容易に螺合することが可能となる。
本発明に係る半導体装置では、前記取り付け部は、蟻溝であることを特徴とする。
この構成により、蟻溝に整合して形成された蟻状の凸形状を有する付加放熱体を容易に嵌合することが可能となる。
本発明に係る半導体装置では、前記取り付け部は、逆T字形の溝であることを特徴とする。
この構成により、逆T字形の溝に整合して形成された逆T字形の凸形状を有する付加放熱体を容易に嵌合することが可能となる。
本発明に係る半導体装置では、前記半導体素子は、発光素子および受光素子であることを特徴とする。
この構成により、放熱性に優れた光結合型半導体装置とすることができる。
本発明に係る半導体装置では、前記1次樹脂封止部は透光性樹脂で形成してあり、前記2次樹脂封止部は遮光性樹脂で形成してあることを特徴とする。
この構成により、放熱性に優れた光結合型半導体装置とすることができる。
本発明に係る電子機器では、半導体装置を搭載した電子機器において、前記半導体装置は、本発明に係る半導体装置であることを特徴とする。
この構成により、放熱性に優れた半導体装置(光結合型半導体装置)を搭載する電子機器とすることができることから、放熱性に優れた信頼性の高い電子機器を実現でき、電流容量を維持して製品の小型化を図ることが可能となる。
本発明に係る半導体装置の製造方法では、リードフレームに搭載された半導体素子を樹脂封止して1次樹脂封止部を形成する1次樹脂封止工程と、前記1次樹脂封止部の外周を樹脂封止して2次樹脂封止部を形成する2次樹脂封止工程とを備える半導体装置の製造方法において、前記1次樹脂封止工程の後、前記1次樹脂封止部に放熱体を密接させ、前記2次樹脂封止工程で前記1次樹脂封止部と前記放熱体とを一体に樹脂封止することを特徴とする。
この構成により、半導体素子の位置精度を維持して絶縁性を確保した状態で、半導体装置の放熱性を向上することができる。つまり、放熱体による半導体素子の位置決めへの影響を防止し、また、1次樹脂封止部から放熱体への熱伝導性を確保できることから、半導体装置の放熱性を確実に向上することができる。
本発明に係る二重モールド構造の半導体装置およびその製造方法によれば、1次樹脂封止部に密接し、2次樹脂封止部に埋設された放熱体を備える構成とすることから、1次樹脂封止部により入出力間(1次・2次間)の空間距離、沿面距離を確保すること、および半導体素子が搭載されるリードフレーム(発光側リードフレームおよび受光側リードフレーム)と放熱体の間の絶縁性を1次樹脂封止部により確保することができるので、半導体素子の位置精度および絶縁性を確保した状態で、優れた放熱性を有することが可能となる。
つまり、国内の電安法や海外の安全規格などの公的機関で規定されている空間距離や沿面距離などの基準を満足することができ、かつ、1次・2次間のショートなどの危険性を回避できるので、安全性に問題が無く、電流容量を大きくすることが可能な半導体装置(光結合型半導体装置)とすることができる。
したがって、同一電流容量の場合には半導体装置(光結合型半導体装置)を小型化することができ、また、1次樹脂封止部を同一形状とした場合には電流容量を大きくすることが可能になるという効果を奏する。
本発明に係る二重モールド構造の半導体装置によれば、外部に付加放熱体を設けることができることから、放熱性をさらに大きく調整することが可能となり、放熱性に問題が生じることのない半導体装置(光結合型半導体装置)とすることができるという効果を奏する。
本発明に係る電子機器によれば、本発明に係る半導体装置(光結合型半導体装置)を搭載する構成とすることから、放熱性に優れた半導体装置を搭載した電子機器となるので、放熱性に優れた信頼性の高い電子機器を実現することができるという効果を奏する。
以下、本発明の実施の形態を図面に基づいて説明する。
<実施の形態1>
図1は、本発明の実施の形態1に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。また、図2は、図1で示した本発明の実施の形態1に係る二重モールド構造の半導体装置の概略製造工程を説明するフローチャートである。
本実施の形態に係る二重モールド構造の半導体装置は、具体的には例えば光結合型半導体装置として構成されている。つまり、図1には、半導体装置としての光結合半導体装置1を示している。また、図2には図1の半導体装置としての光結合半導体装置1を製造する工程のフローチャートを示している。
光結合型半導体装置1は、次に示すように、ダイボンド工程、ワイヤボンド工程、樹脂封止工程などの処理を施されて形成される。
まず、発光素子2および受光素子3をそれぞれ個別のリードフレーム(発光側リードフレーム4、受光側リードフレーム5)にダイボンド(ダイボンド工程)し、それぞれに金線などのワイヤ(発光側ワイヤ6、受光側ワイヤ7)でワイヤボンド(ワイヤボンド工程)を施した後に、発光素子2にプリコート樹脂としてのシリコーン樹脂8でプリコートを施す(プリコート工程)。
その後、発光側リードフレーム4および受光側リードフレーム5をスポット溶接(溶接工程)、またはローディングフレーム(不図示)にセットすることなどにより、発光素子2および受光素子3を光学的に位置決めして対向配置させる。
光学的に位置決めされた発光素子2および受光素子3を内包するように透光性樹脂による1次モールドを行って1次樹脂封止部9を形成する(1次樹脂封止工程)。発光素子2および受光素子3の位置関係は、発光側リードフレーム4および受光側リードフレーム5によって画定され1次樹脂封止部9により固定されることから、発光素子2および受光素子3は高精度で位置決めがなされる。
1次モールドで形成された樹脂バリに対してバリ取りを施した後、1次樹脂封止部9に放熱体11を密接させて搭載した(放熱体搭載工程)状態のもとで、1次樹脂封止部9の外周に遮光性樹脂による2次モールドを行って2次樹脂封止部10を形成し、併せて2次樹脂封止部10に放熱体11を埋設させる(2次樹脂封止工程)。なお、放熱体搭載工程での放熱体11と1次樹脂封止部9とは、適宜の接着剤を用いて接着しても良いし、また、単に機械的に押圧した状態とすることも可能である。
本実施の形態では、放熱体11は、2次樹脂封止部10により被覆され、2次樹脂封止部10によって完全に表面を覆われている状態としてある。したがって、光結合型半導体装置1は、外形を2次樹脂封止部10により画定されることから、放熱体11が外部に与える影響を防止することができる。
2次樹脂封止工程の後、発光側リードフレーム4および受光側リードフレーム5の外部端子部にめっき処理(外装めっき工程)、タイバーカットおよびリード折り曲げ(フォーミング工程)などを施し、電気特性検査(テスト工程)、外観検査(外観検査工程)を実施した後、梱包(梱包工程)を行い出荷することとなる。
本実施の形態の光結合型半導体装置1によれば、発光側リードフレーム4および受光側リードフレーム5は1次樹脂封止部9により確実に樹脂封止されるので相互間の絶縁性を確保することができる。
また、発光側リードフレーム4および受光側リードフレーム5は1次樹脂封止部9により周囲(外部)から絶縁されることから、発光側リードフレーム4および受光側リードフレーム5と放熱体11との間は充填された1次樹脂封止部9によって確実に絶縁されることとなり、放熱体11が発光素子2および受光素子3(発光側リードフレーム4および受光側リードフレーム5)に対してショートなどの電気的な問題を及ぼすことは全くない。
つまり、国内の電安法や海外の安全規格などの公的機関で規定されている空間距離や沿面距離などの基準を満足することができ、さらに、1次・2次間のショートなどの危険性も回避できるので安全性の問題が生じることがない。
また、放熱体11を1次樹脂封止部9に密接させていることから、光結合型半導体装置1の放熱性が大きく向上するので、通電時の発熱が緩和され、パッケージの小型化や、同一パッケージとした場合の電流容量を大きくすることが可能となる。
なお、本実施の形態に係る構成は、光結合型半導体装置1以外の一般的な二重モールド型の半導体装置に適用することも可能である。
<実施の形態2>
図3は、本発明の実施の形態2に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。なお、製造工程は実施の形態1と同様であるので説明は省略する。
本実施の形態に係る二重モールド構造の半導体装置の基本構成は、実施の形態1に係る半導体装置と同様である。つまり、実施の形態1と同様に光結合型半導体装置1として構成されている。以下主に実施の形態1と異なる点について説明する。
本実施の形態に係る光結合型半導体装置1の放熱体11は、実施の形態1と同様に1次樹脂封止部9に密接して搭載される(放熱体搭載工程)。なお、放熱体11と1次樹脂封止部9とは、適宜の接着剤を用いて接着しても良いし、また、単に機械的に押圧した状態とすることも可能である。
放熱体11を1次樹脂封止部9に密接して搭載した状態のもとで、1次樹脂封止部9の外周に遮光性樹脂による2次モールドを行って2次樹脂封止部10を形成し、併せて2次樹脂封止部10に放熱体11を埋設させる(2次樹脂封止工程)。
本実施の形態では、放熱体11は、2次樹脂封止部10の表面から露出するように埋設され、2次樹脂封止部10の表面に対して一部を露出した形態としてある。露出させた部分を適宜の形状としてさらに放熱性を向上することが可能である。例えば、放熱体11の露出した部分の形状を円柱状、フィン状などの突起状として放熱性が向上するものとすることも可能である。
つまり、放熱体11を1次樹脂封止部9に密接させて、2次樹脂封止部10から露出させることから、光結合型半導体装置1の放熱性が更に向上するので、通電時の発熱が緩和され、パッケージの小型化や、同一パッケージとした場合の電流容量を大きくすることが可能となる。
<実施の形態3>
図4は、本発明の実施の形態3に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。なお、製造工程は実施の形態1と同様であるので説明は省略する。
本実施の形態に係る二重モールド構造の半導体装置の基本構成は、実施の形態1、実施の形態2に係る半導体装置と同様である。つまり、実施の形態1、実施の形態2と同様に光結合型半導体装置1として構成されている。以下主に実施の形態1、実施の形態2と異なる点について説明する。
本実施の形態に係る光結合型半導体装置1の放熱体11は、実施の形態1、実施の形態2と同様に1次樹脂封止部9に密接して搭載される(放熱体搭載工程)。なお、放熱体11と1次樹脂封止部9とは、適宜の接着剤を用いて接着しても良いし、また、単に機械的に押圧した状態とすることも可能である。
放熱体11を1次樹脂封止部9に密接して搭載した状態のもとで、1次樹脂封止部9の外周に遮光性樹脂による2次モールドを行って2次樹脂封止部10を形成し、併せて2次樹脂封止部10に放熱体11を埋設させる(2次樹脂封止工程)。
本実施の形態では、放熱体11は、実施の形態2と同様に、2次樹脂封止部10の表面から露出するように埋設され、2次樹脂封止部10の表面に対して一部を露出した形態としてある。また、放熱体11は、付加放熱体12を取り付けるための取り付け部11bをさらに備え、取り付け部11bに付加放熱体12を取り付けてある。
取り付け部11bを備えることにより、放熱性の仕様に応じて付加放熱体12の着脱を容易に実行することが可能となる。つまり、付加放熱体12を取り付けた状態で出荷しても良いし、また、出荷後にユーザーが必要に応じて取り付けるようにすることも可能である。なお、付加放熱体12を取り付けた状態で出荷する場合には、付加放熱体12の取り付けは梱包工程前の適宜の工程(例えばテスト工程前またはテスト工程終了後)で行えば良い。
本実施の形態では、取り付け部11bの形状を凹形状としてある。取り付け部11bの凹形状は、例えば穴、または溝などとすることができる。したがって、凹形状に整合して形成された凸形状を有する付加放熱体12を容易かつ強固に取り付けることが可能となる。つまり、取り付け部11bを凹形状とすることにより、凸形状を有する付加放熱体12を容易に凹形状に嵌合することができる。
また、本実施の形態では、取り付け部11bの形状を凹形状としてあるが、凸形状とすることも可能である(不図示)。取り付け部11bの凸形状は、例えば突起、円柱状、またはレール状などとすることができる。したがって、凸形状に整合して形成された凹形状を有する付加放熱体12を容易かつ強固に取り付けることが可能となる。つまり、取り付け部11bを凸形状とすることにより、凹形状を有する付加放熱体12を容易に凸形状に嵌合することができる。また、取り付け部11bの凸形状自体を放熱手段として用いることも可能となる。
また、取り付け部11bの形状(凹形状または凸形状)にさらに加工を施して螺子を設けた螺子状とすることができる。螺子状とすることにより、付加放熱体12の着脱をさらに容易に行えるようになる。つまり、付加放熱体12を取り付け部11bの螺子状に整合した螺子状(凸形状または凹形状)とすることにより、付加放熱体12および取り付け部11b相互の螺合を容易に行うことが可能となる。
付加放熱体12を設けることにより、光結合型半導体装置1の放熱性をさらに向上することができるので、通電時の発熱が緩和され、パッケージの小型化や、同一パッケージとした場合の電流容量を大きくすることが可能となる。
また、追加放熱体12の大きさ、形状などを適宜変更することができることから、放熱性を調整することが可能となり最適な放熱特性を実現することが可能となる。
<実施の形態4>
図5は、本発明の実施の形態4に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。なお、製造工程は実施の形態1と同様であるので説明は省略する。
本実施の形態に係る二重モールド構造の半導体装置の基本構成は、実施の形態1ないし実施の形態3に係る半導体装置と同様である。つまり、実施の形態1ないし実施の形態3と同様に光結合型半導体装置1として構成されている。以下主に実施の形態1ないし実施の形態3と異なる点について説明する。
本実施の形態では、放熱体11は、実施の形態2、実施の形態3と同様に、2次樹脂封止部10の表面から露出するように埋設され、2次樹脂封止部10の表面に対して一部を露出した形態としてある。また、放熱体11は、取り付け部11bに付加放熱体12を取り付けてある。取り付け部11bを備えることにより、放熱性の仕様に応じて付加放熱体12の着脱を容易に実行することが可能となる。
本実施の形態では、取り付け部11bの形状を側面にテーパを有する蟻溝で構成した凹形状としてある。したがって、蟻溝に整合して形成された蟻状の凸形状を有する付加放熱体12を容易かつ強固に取り付けることが可能となる。
なお、凹凸の関係を逆にして、取り付け部11bの形状を蟻状の凸形状とし、付加放熱体12を蟻溝の凹形状とすることも可能である。この場合には、取り付け部11bの凸形状による放熱作用を活用して付加放熱体12を省略することも可能である。
付加放熱体12を設けることにより、光結合型半導体装置1の放熱性をさらに向上することができるので、通電時の発熱が緩和され、パッケージの小型化や、同一パッケージとした場合の電流容量を大きくすることが可能となる。
<実施の形態5>
図6は、本発明の実施の形態5に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。なお、製造工程は実施の形態1と同様であるので説明は省略する。
本実施の形態に係る二重モールド構造の半導体装置の基本構成は、実施の形態1ないし実施の形態4に係る半導体装置と同様である。つまり、実施の形態1ないし実施の形態4と同様に光結合型半導体装置1として構成されている。以下主に実施の形態1ないし実施の形態4と異なる点について説明する。
本実施の形態では、放熱体11は、実施の形態2ないし実施の形態4と同様に、2次樹脂封止部10の表面から露出するように埋設され、2次樹脂封止部10の表面に対して一部を露出した形態としてある。また、放熱体11は、取り付け部11bに付加放熱体12を取り付けてある。取り付け部11bを備えることにより、放熱性の仕様に応じて付加放熱体12の着脱を容易に実行することが可能となる。
本実施の形態では、取り付け部11bの形状を逆T字型の溝で構成した凹形状としてある。したがって、逆T字型の溝に整合して形成された逆T字型の凸形状を有する付加放熱体12を容易かつ強固に取り付けることが可能となる。
なお、凹凸の関係を逆にして、取り付け部11bの形状をT字型の凸形状とし、付加放熱体12をT字型の凹形状とすることも可能である。この場合には、取り付け部11bの凸形状による放熱作用を活用して付加放熱体12を省略することも可能である。
付加放熱体12を設けることにより、光結合型半導体装置1の放熱性をさらに向上することができるので、通電時の発熱が緩和され、パッケージの小型化や、同一パッケージとした場合の電流容量を大きくすることが可能となる。
<実施の形態6>
本実施の形態に係る電子機器(不図示)は、実施の形態1ないし実施の形態5のいずれか一つに記載した半導体装置を搭載した電子機器である。放熱性に優れた半導体装置(光結合型半導体装置1)を搭載する電子機器とすることから、放熱性に優れた信頼性の高い電子機器とすることができる。
特に電源、OA機器、家電製品、FA機器などの電子機器で電流容量の増加が必要とされる場合や、電流容量を維持しながら製品の小型化を図る必要がある電子機器に用いることにより大きな効果を奏する。
なお、本発明は、上述した実施の形態1ないし実施の形態6に示した構成に限定されるものではなく、本発明の範囲内で変更を施すことが可能である。また、上述したとおり半導体装置は光結合型半導体装置1に限定されるものではない。
本発明の実施の形態1に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 図1で示した本発明の実施の形態1に係る二重モールド構造の半導体装置の概略製造工程を説明するフローチャートである。 本発明の実施の形態2に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態3に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態4に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態5に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 従来例に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。 図7で示した従来例に係る二重モールド構造の半導体装置の概略製造工程を説明するフローチャートである。
符号の説明
1 光結合型半導体装置(半導体装置)
2 発光素子
3 受光素子
4 発光側リードフレーム
5 受光側リードフレーム
6 発光側ワイヤ
7 受光側ワイヤ
8 シリコーン樹脂
9 1次樹脂封止部
10 2次樹脂封止部
11 放熱体
11b 取り付け部
12 追加放熱体

Claims (14)

  1. 半導体素子を樹脂封止した1次樹脂封止部と、該1次樹脂封止部の外周を樹脂封止する2次樹脂封止部とを備える半導体装置において、
    前記1次樹脂封止部に密接し、前記2次樹脂封止部に埋設された放熱体を備えることを特徴とする半導体装置。
  2. 前記放熱体は、前記2次樹脂封止部により被覆されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記放熱体は、前記2次樹脂封止部から露出していることを特徴とする請求項1に記載の半導体装置。
  4. 前記放熱体は、付加放熱体を取り付けるための取り付け部を備えることを特徴とする請求項3に記載の半導体装置。
  5. 前記取り付け部に前記付加放熱体を取り付けたことを特徴とする請求項4に記載の半導体装置。
  6. 前記取り付け部は、凹形状であることを特徴とする請求項4または請求項5に記載の半導体装置。
  7. 前記取り付け部は、凸形状であることを特徴とする請求項4または請求項5に記載の半導体装置。
  8. 前記取り付け部は、螺子状としてあることを特徴とする請求項6または請求項7に記載の半導体装置。
  9. 前記取り付け部は、蟻溝であることを特徴とする請求項6に記載の半導体装置。
  10. 前記取り付け部は、逆T字形の溝であることを特徴とする請求項6に記載の半導体装置。
  11. 前記半導体素子は、発光素子および受光素子であることを特徴とする請求項1ないし請求項10に記載の半導体装置。
  12. 前記1次樹脂封止部は透光性樹脂で形成してあり、前記2次樹脂封止部は遮光性樹脂で形成してあることを特徴とする請求項11に記載の半導体装置。
  13. 半導体装置を搭載した電子機器において、前記半導体装置は、請求項1ないし請求項12のいずれか一つに記載の半導体装置であることを特徴とする電子機器。
  14. リードフレームに搭載された半導体素子を樹脂封止して1次樹脂封止部を形成する1次樹脂封止工程と、前記1次樹脂封止部の外周を樹脂封止して2次樹脂封止部を形成する2次樹脂封止工程とを備える半導体装置の製造方法において、
    前記1次樹脂封止工程の後、前記1次樹脂封止部に放熱体を密接させ、前記2次樹脂封止工程で前記1次樹脂封止部と前記放熱体とを一体に樹脂封止することを特徴とする半導体装置の製造方法。
JP2005282271A 2005-09-28 2005-09-28 半導体装置、その製造方法および電子機器 Pending JP2007095932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282271A JP2007095932A (ja) 2005-09-28 2005-09-28 半導体装置、その製造方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005282271A JP2007095932A (ja) 2005-09-28 2005-09-28 半導体装置、その製造方法および電子機器

Publications (1)

Publication Number Publication Date
JP2007095932A true JP2007095932A (ja) 2007-04-12

Family

ID=37981272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282271A Pending JP2007095932A (ja) 2005-09-28 2005-09-28 半導体装置、その製造方法および電子機器

Country Status (1)

Country Link
JP (1) JP2007095932A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141021A1 (ja) * 2011-04-12 2012-10-18 株式会社ソニー・コンピュータエンタテインメント 電子装置の動作試験装置、動作試験方法、及び電子装置の製造方法
KR20140074202A (ko) * 2012-12-07 2014-06-17 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828297A (ja) * 1971-08-16 1973-04-14
JPS506153A (ja) * 1973-05-19 1975-01-22
JPS5791570A (en) * 1980-11-28 1982-06-07 Toshiba Corp Light module and manufacture therefor
JPS57133653A (en) * 1981-02-12 1982-08-18 Toshiba Corp Resin sealed type semiconductor device
JPS60136347A (ja) * 1983-12-26 1985-07-19 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPH06291362A (ja) * 1993-04-01 1994-10-18 Sharp Corp 電力半導体装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2003023280A (ja) * 2001-07-09 2003-01-24 Daikin Ind Ltd パワーモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828297A (ja) * 1971-08-16 1973-04-14
JPS506153A (ja) * 1973-05-19 1975-01-22
JPS5791570A (en) * 1980-11-28 1982-06-07 Toshiba Corp Light module and manufacture therefor
JPS57133653A (en) * 1981-02-12 1982-08-18 Toshiba Corp Resin sealed type semiconductor device
JPS60136347A (ja) * 1983-12-26 1985-07-19 Hitachi Micro Comput Eng Ltd 半導体装置およびその製造方法
JPH06291362A (ja) * 1993-04-01 1994-10-18 Sharp Corp 電力半導体装置
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
JP2003023280A (ja) * 2001-07-09 2003-01-24 Daikin Ind Ltd パワーモジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141021A1 (ja) * 2011-04-12 2012-10-18 株式会社ソニー・コンピュータエンタテインメント 電子装置の動作試験装置、動作試験方法、及び電子装置の製造方法
KR20140074202A (ko) * 2012-12-07 2014-06-17 가부시키가이샤 제이디바이스 반도체 장치 및 그 제조 방법
JP2014116382A (ja) * 2012-12-07 2014-06-26 J Devices:Kk 半導体装置及びその製造方法
US9412685B2 (en) 2012-12-07 2016-08-09 J-Devices Corporation Semiconductor device and method of manufacturing the same
KR102219689B1 (ko) * 2012-12-07 2021-02-24 가부시키가이샤 앰코테크놀로지재팬 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US9559491B2 (en) Laser diode with cooling along even the side surfaces
US20120306086A1 (en) Semiconductor device and wiring substrate
JP2007329516A (ja) 半導体発光装置
WO2018055667A1 (ja) 半導体装置
US9620438B2 (en) Electronic device with heat dissipater
JP2009071269A (ja) 発光ダイオード装置
JP2006344717A (ja) 発光装置およびその製造方法
TWI482320B (zh) 具有藉由單一囊封材料圍繞的反射體杯狀物之引線框架晶片載體封裝
JP4885191B2 (ja) Ledパッケージ
JP4180092B2 (ja) 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器
JP2007095932A (ja) 半導体装置、その製造方法および電子機器
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
KR101265046B1 (ko) 반도체장치
JP4994025B2 (ja) 樹脂封止型電子機器
JP2006237464A (ja) 半導体発光装置
JP2008098543A (ja) Ledランプ
KR100749666B1 (ko) 방열돌기를 갖는 측면 발광형 led 패키지
JP2017028131A (ja) パッケージ実装体
JP2005327791A (ja) 半導体装置およびその実装構造
JP2007067452A (ja) 半導体発光装置
JP2005228849A (ja) 半導体装置
JP2007329515A (ja) 半導体発光装置
JP4408931B2 (ja) 半導体発光装置
JP2018182131A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803