KR101265046B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR101265046B1
KR101265046B1 KR1020110043724A KR20110043724A KR101265046B1 KR 101265046 B1 KR101265046 B1 KR 101265046B1 KR 1020110043724 A KR1020110043724 A KR 1020110043724A KR 20110043724 A KR20110043724 A KR 20110043724A KR 101265046 B1 KR101265046 B1 KR 101265046B1
Authority
KR
South Korea
Prior art keywords
heat sink
insulator
semiconductor device
frame
disposed
Prior art date
Application number
KR1020110043724A
Other languages
English (en)
Other versions
KR20110140076A (ko
Inventor
테루아키 나가하라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110140076A publication Critical patent/KR20110140076A/ko
Application granted granted Critical
Publication of KR101265046B1 publication Critical patent/KR101265046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체장치(10)는, 반도체 칩(1)과, 반도체 칩(1)을 유지하는 프레임(2)과, 반도체 칩(1)과 프레임(2)을 봉지하는 절연체(3)와, 절연체(3)를 사이에 끼워 프레임(2)과 대향하도록 배치된 히트싱크(4)를 구비하고, 프레임(2)은, 히트싱크(4)의 한쪽 표면(4a)과, 한쪽 표면(4a)과 인접하고 한쪽 표면(4a)과 교차하는 다른 쪽 표면(4b)의 양쪽의 적어도 일부를 따르도록 배치되어 있다. 이에 따라, 방열성이 높은 반도체장치를 얻을 수 있다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치에 관한 것으로서, 특히, 절연체로 봉지되어 있는 반도체장치에 관한 것이다.
종래, 반도체 장치에서는, 반도체 칩 및 외부 리드 등이 절연체로 봉지되어 있다. 이 절연체로 봉지하는 수단으로서, 트랜스퍼 몰드(트랜스퍼 성형)가 알려져 있다. 이 트랜스퍼 몰드에서는, 용융된 수지가 금형 내에 충전됨으로써 반도체 칩 및 외부 리드 등이 수지로 봉지된다. 이에 따라, 반도체 칩 및 외부 리드를 수지봉지한 반도체 패키지가 형성된다.
최근, 에어 컨디셔너 등의 소위 백색 가전에의 수요가 늘어나고 있는 모터의 인버터 제어용의 소용량의 파워 모듈에서는, 저렴하고 대량으로 제조하기 위해, 트랜스퍼 몰드된 패키지 타입이 주류로 되어 있다.
파워 모듈에서는, 반도체 칩으로서 IGBT(Insulated Gate Bipolar Transistor)나 다이오드(Di) 등의 파워 칩이 프레임에 탑재되어 있다. 또한 파워 모듈에는 파워 칩의 게이트 구동회로를 내장한 인텔리전트 파워 모듈도 있다. 파워 모듈의 내부회로에는, 하프브리지회로, 단상(풀 브리지)회로, 3상 브리지회로 등이 내장된 것이 있다.
파워 모듈에서는, 방열을 위해, 통상 파워 모듈의 배면에 히트싱크가 나사 결합 등으로 부착되어 있다. 이 히트싱크와 외부 리드와의 사이에서는, 절연성의 확보를 위해, 일정한 절연 거리를 확보할 필요가 있다.
그런데, 최근, 코스트 다운을 위해 파워 모듈의 패키지의 사이즈는 작아지고 있다. 이 때문에, 종래의 IC(Integrated Circuit) 타입의 패키지 형상에서는 절연 거리의 확보가 어렵다. 그 때문에, 예를 들면 패키지와 히트싱크 사이에 절연 시이트를 끼움으로써 절연성의 확보가 도모되고 있다.
또한, 히트싱크의 측면에 패키지의 일부를 돌아서 들어가게 함으로써, 절연 거리의 확보가 도모되고 있다. 예를 들면, 일본국 실개소 61-173141호 공보에 기재된 반도체 장치에서는, 방열 핀의 측면에 패키지의 몰드 수지의 일부가 형성되어 있다.
상기 공보 기재의 반도체장치와 같이, 방열 핀의 측면에 패키지의 몰드 수지의 일부가 형성되어 있는 경우, 패키지의 단부에서는, 반도체 칩(반도체 펠렛)이 탑재된 프레임(리드프레임)이 히트싱크(방열 핀)로부터 멀어진다. 그 때문에, 반도체 칩의 열이 전도된 프레임의 일부가 히트싱크로부터 떨어지게 되어 반도체장치의 방열성이 저하한다고 하는 문제가 있다.
본 발명은, 상기 과제를 감안해서 이루어진 것으로서, 그 목적은, 방열성이 높은 반도체장치를 제공하는 것이다.
본 발명의 반도체장치는, 반도체 칩과, 반도체 칩을 유지하는 프레임과, 반도체 칩과 프레임을 봉지하는 절연체와, 절연체를 사이에 끼워 상기 프레임과 대향하도록 배치된 히트싱크를 구비하고, 프레임은, 히트싱크의 한쪽 표면과, 한쪽 표면과 인접하고 한쪽 표면과 교차하는 다른 쪽 표면의 양쪽의 적어도 일부를 따르도록 배치되어 있다.
본 발명의 반도체장치에 따르면, 절연체로 봉지된 프레임은, 히트싱크의 한쪽 표면의 적어도 일부와, 한쪽 표면과 인접하고 한쪽 표면과 교차하는 다른 쪽 표면의 적어도 일부에 굴곡하도록 연속해서 따르도록 배치되어 있다. 이 때문에, 한쪽 표면 이외에 다른쪽 표면에서 프레임이 히트싱크에 대향한다. 따라서, 프레임이 히트싱크에 대향하는 면적을 늘릴 수 있다. 이에 따라, 히트싱크의 방열량을 높게 할 수 있기 때문에, 반도체장치의 방열성을 높게 할 수 있다.
또한, 절연체로 봉지된 프레임은, 히트싱크의 다른 쪽 표면의 적어도 일부를 따르도록 배치되어 있다. 이때, 프레임을 봉지하는 절연체는 히트싱크의 다른 쪽 표면 위에 설치되어 있다. 그 때문에, 절연체로부터 돌출하는 외부 리드와 히트싱크 사이에 절연체가 배치되어 있다. 이에 따라, 외부 리드와 히트싱크의 연면(沿面) 거리를 확보할 수 있다. 따라서, 외부 리드와 히트싱크의 절연성을 확보할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 실시형태 1에 있어서의 반도체장치의 개략 평면도다.
도 2는 도 1의 II-II선에 따른 개략 단면도다.
도 3은 본 발명의 실시형태 1에 있어서의 반도체장치의 3상 브리지회로를 나타낸 회로도다.
도 4는 본 발명의 실시형태 1에 있어서의 반도체장치의 풀 브리지회로를 나타낸 회로도다.
도 5는 본 발명의 실시형태 1에 있어서의 반도체장치의 하프 브리지회로를 나타낸 회로도다.
도 6은 본 발명의 실시형태 1의 비교예 1의 반도체장치의 파워 모듈을 나타낸 개략 사시도다.
도 7은 본 발명의 실시형태 1의 비교예 1의 반도체장치의 개략 단면도다.
도 8은 본 발명의 실시형태 1의 비교예 2의 반도체장치의 개략 평면도다.
도 9는 도 8의 IX-IX선에 따른 개략 단면도다.
도 10은 본 발명의 실시형태 2에 있어서의 반도체장치가 기판에 부착된 상태를 나타낸 개략 단면도다.
도 11은 본 발명의 실시형태 2의 비교예 1의 반도체장치가 기판에 부착된 상태를 나타낸 개략적인 측면도다.
도 12는 본 발명의 실시형태 3의 반도체장치의 개략 단면도다.
도 13은 본 발명의 실시형태 3의 반도체장치의 변형예의 개략 단면도다.
도 14는 본 발명의 실시형태 3의 비교예 1의 반도체장치의 파워 모듈을 나타낸 개략 사시도다.
도 15는 본 발명의 실시형태 3의 반도체장치가 기판에 부착된 상태를 나타낸 개략 정면도다.
이하, 본 발명의 실시형태에 대해 도면에 근거하여 설명한다.
(실시형태 1)
최초에, 본 발명의 실시형태 1의 반도체장치의 구성에 대해 설명한다. 반도체장치의 일례로서, SIP(Single Inline Package) 형상의 파워 모듈을 구비한 반도체장치에 대해 설명한다.
도 1 및 도 2를 참조하여, 반도체장치(10)는, 반도체 칩(1)과, 프레임(2)과, 절연체(3)와, 히트싱크(4)와, 외부 리드(5)와, 본딩 와이어(6)를 주로 갖고 있다. 이때, 도 1에서는, 보기 쉽게 하기 위해, 절연체(3) 및 히트싱크(4)가 파선으로 표시되어 있다. 또한, 도 2에서는 외부 리드(5)의 일부 및 본딩 와이어(6)가 파선으로 표시되고 있다. 반도체 칩(1), 프레임(2), 외부 리드(5)의 일부, 본딩 와이어(6) 등이 절연체(3)에 의해 밀봉됨으로써 파워 모듈(10a)이 구성되어 있다. 절연체(3)는, 예를 들면 수지이다. 그러나, 절연체(3)는, 예를 들면 세라믹 등의 다른 절연체이어도 된다.
반도체 칩(1)은, 예를 들면 전력을 제어하는 파워 칩이다. 더욱 구체적으로는, 반도체 칩(1)은, 예를 들면 IGBT(1a) 및 다이오드(1b)이다. IGBT(1a) 및 다이오드(1b)는, 프레임(2)의 한쪽면에 유지되어 있다. 절연체(3)를 사이에 끼워 프레임(2)의 다른쪽 면과 대향하도록 히트싱크(4)가 배치되어 있다.
프레임(2)은, 히트싱크(4)의 한쪽 표면(주면)(4a)과, 한쪽 표면(4a)과 인접하고 한쪽 표면(4a)과 교차하는 다른 쪽 표면(측면)(4b)의 양쪽의 적어도 일부를 따르도록 배치되어 있다. 프레임(2)은 일단에 굴곡부를 갖고 있고, 이 굴곡부는 히트싱크(4)의 주면(4a)으로부터 측면(4b)을 따라 굴곡하도록 설치되어 있다. 프레임(2)의 굴곡부는 히트싱크(4)의 주면(4a)으로부터 측면(4b)을 따라 연속해서 뻗도록 설치되어 있다. 프레임(2)과 히트싱크(4)의 다른 쪽 표면(4b)이 대향하는 면적(대향 면적) OA가 형성되어 있다.
프레임(2)을 봉지하는 절연체(3)가 히트싱크(4)의 측면(4b) 위에 배치되어 있다. 외부 리드(5)와 히트싱크(4) 사이에 절연체(3)의 일부가 배치되어 있다. 외부 리드(5)와 히트싱크(4)의 측면(4b) 사이의, 외부 리드(5)와 히트싱크(4) 사이에 배치된 절연체(3)의 표면거리를, 본 명세서에서는, 연면 거리 AD라고 한다.
절연체(3)는, 오목부(3A)를 갖고 있다. 오목부(3A)는, 히트싱크(4)의 한쪽 표면(4a)을 따르도록 배치된 평면 부분(3a)과 다른쪽 표면(4b)에 따르도록 배치된 돌기 부분(3b)으로 규정된다.
히트싱크(4)는 평면 부분(3a)을 따르는 한쪽 표면(4a)과 돌기 부분(3b)을 따른 다른쪽 표면(4b)으로 규정되는 코너부(4A)를 갖고 있다. 코너부(4A)는 오목부(3A)에 받아들여지도록 설치되어 있다. 히트싱크(4)의 다른 쪽 표면(4b)을 따르도록 굴곡된 프레임(2)의 연장부(2a)는, 돌기 부분(3b)의 내측에 배치되어 있다.
히트싱크(4)는, 한쪽 표면(4a)을 따라 뻗는 방향에 있어서, 외부 리드(5)가 돌출하는 방향과 교차하는 방향의 히트싱크(4)의 단부가 절연체(3)의 단부를 넘어 연장되도록 설치되어 있다. 히트싱크(4)는 절연체(3)의 한쪽측에서 절연체(3)보다 돌출 치수 L1만큼 길어지도록 설치되어 있고, 다른쪽에서 절연체(3)보다 돌출 치수 L2만큼 길어지도록 설치되어 있다.
히트싱크(4)는, 한쪽 표면(4a)을 따라 뻗는 방향에 있어서 외부 리드(5)가 돌출하는 방향과 반대측의 히트싱크(4)의 단부가 절연체(3)의 단부를 넘어 연장되도록 설치되어 있다. 히트싱크(4)는 절연체(3)보다 돌출 치수 L3만큼 길어지도록 설치되어 있다. 돌출 치수 L1∼L3은, 각각 히트싱크(4)의 방열량의 설정에 따라 설정될 수 있다. 이때, 히트싱크(4)는, 파워 모듈(10a)에 나사로 부착되고 있어도 되고, 또한 접착제로 부착되어 있어도 된다.
IGBT(1a)와 다이오드(1b)는, 본딩 와이어(6)로 전기적으로 접속되어 있다. 이 본딩 와이어(6)는, 예를 들면 Al(알루미늄) 와이어이다. 다이오드(1b)는 외부 리드(5)와 본딩 와이어(6)로 전기적으로 접속되어 있다. 외부 리드(5)는 절연체(3)로부터 돌출하도록 설치되어 있다.
외부 리드(5)는, 출력 단자(5a), P측 게이트(5b), P 단자(5c), N측 게이트(5d) 및 N 단자(5e)를 갖고 있다. P측의 다이오드(1b)는 출력 단자(5a)에 본딩 와이어(6)로 전기적으로 접속되어 있다. P측의 IGBT(1a)는 P측 게이트(5b)에 전기적으로 접속되어 있다. N측의 IGBT(1a)는 N측 게이트(5d)에 전기적으로 접속되어 있다. N측의 다이오드(1b)는 N 단자(5e)에 전기적으로 접속되어 있다.
도 3을 참조하여, 반도체장치(10)는, 파워 모듈(10a)의 내부회로로서 3상 브리지회로를 갖고 있어도 된다. 이 3상 브리지회로는, P단자(P) 및 N단자(N)에 주전원이 접속되도록 구성되어 있다. 또한, U단자(U), V단자(V) 및 W단자(W)에 출력이 접속되도록 구성되어 있다. 또한, 도 4를 참조하여, 반도체장치(10)는, 파워 모듈(10a)의 내부회로로서 단상(풀 브리지)회로를 갖고 있어도 된다. 또한, 도 5를 참조하여, 반도체장치(10)는, 파워 모듈(10a)의 내부회로로서 하프 브리지회로를 갖고 있어도 된다.
이때, 상기에서는, 프레임(2) 위에 있어서, 히트싱크(4)의 다른 쪽 표면(4b)측에 다이오드(1b)가 배치되어 있지만, 히트싱크(4)의 다른 쪽 표면(4b)측에 IGBT(1a)가 배치되어 있어도 된다. 이 경우, 다이오드(1b)보다 발열량이 많은 IGBT(1a)가 히트싱크(4)의 다른 쪽 표면(4b)측에 배치된다. 이에 따라, 히트싱크(4)의 다른 쪽 표면(4b)을 따라 배치된 프레임(2)과 IGBT(1a)의 거리가 작아진다. 이에 따라, IGBT(1a)의 열을 히트싱크(4)의 한쪽 표면(4a) 및 다른쪽 표면(4b)의 양쪽에서 효과적으로 방열할 수 있다.
또한, 히트싱크(4)의 한쪽 표면(4a)과 교차하는 방향에 있어서, 히트싱크(4)와 프레임(2)과의 대향 면적 OA를 늘릴 수 있도록, 히트싱크(4)와 프레임(2)이 설치되어 있으면 좋다. 그 때문에, 상기에서는 히트싱크(4)의 한쪽 표면(4a)은 평탄 형상으로 형성되어 있는 경우에 대해 설명했지만, 프레임(2)과의 거리를 작게 하기 위해, 히트싱크(4)의 한쪽 표면(4a)은 프레임(2)에 대하여 돌출되는 부분을 갖고 있어도 된다.
다음에, 본 실시형태의 반도체장치의 제조방법에 대해 설명한다.
도 2를 참조하여, 반도체 칩(1), 프레임(2), 외부 리드(5)의 일부, 본딩 와이어(6)가 절연체(수지)(3)에 의해 트랜스퍼 몰드로 봉지된다. 절연체(수지)(3)는, 예를 들면 에폭시 수지 등의 열경화성 수지이다. 트랜스퍼 몰드의 조건으로서는, 일반적인 트랜스퍼 몰드의 조건을 적용할 수 있다.
트랜스퍼 몰드에 의해 형성된 파워 모듈(10a)에 히트싱크(4)가 부착된다. 이 부착시에, 절연체(3)의 오목부(3A)에 히트싱크(4)의 코너부(4A)가 받아들여진다. 이에 따라, 파워 모듈(10a)에 히트싱크(4)가 용이하게 위치 결정된다. 파워 모듈(10a)에 히트싱크(4)가 위치 결정된 상태에서, 파워 모듈(10a)에 히트싱크(4)가 예를 들면 나사로 고정된다.
다음에, 본 실시형태의 반도체장치의 작용 효과에 대해 비교예와 비교해서 설명한다.
우선, 본 실시형태의 비교예 1 및 2의 반도체장치에 대해 설명한다. 도 6 및 도 7을 참조하여, 본 실시형태의 비교예 1의 반도체장치(10)에서는, 파워 모듈(10a)은, 히트싱크(4)의 한쪽 표면(4a)에만 부착되어 있다. 즉, 프레임(2)이 히트싱크(4)의 다른 쪽 표면(4b)을 따라 배치되어 있지 않다. 그 때문에, 본 실시형태의 비교예 1에서는 프레임(2)이 히트싱크(4)의 다른 쪽 표면(4b)을 따라 배치되어 있는 경우와 비교해서 방열성이 낮아진다.
또한, 절연체(3)가 히트싱크(4)의 다른 쪽 표면(4b) 위에 배치되어 있지 않기 때문에, 히트싱크(4)의 한쪽 표면(4a)과 외부 리드(5)의 거리가 작아진다. 이 히트싱크(4)의 한쪽 표면(4a)과 외부 리드(5) 사이의 절연체(3)의 표면거리가 연면 거리 AD가 되지만, 본 실시형태의 비교예 1의 반도체장치(10)에서는, 연면 거리 AD를 확보하는 것이 곤란하다.
도 8 및 도 9를 참조하여, 본 실시형태의 비교예 2의 반도체장치(10)에서는, 절연체(3)가 히트싱크(4)의 다른 쪽 표면(4b) 위까지 연장되어 있다. 그렇지만, 프레임(2)의 히트싱크(4)의 한쪽 표면(4a)을 따른 방향으로 연장된 부분은, 히트싱크(4)의 한쪽 표면(4a)을 넘어 연장되어 있다. 따라서, 프레임(2)의 히트싱크(4)의 한쪽 표면(4a)을 따른 방향으로 연장된 부분과 히트싱크(4)의 거리 LF가 커지기 때문에, 방열성이 저하한다. 그 때문에, 본 실시형태의 비교예 2에서는, 프레임(2)이 히트싱크(4)의 다른 쪽 표면(4b)을 따라 배치되어 있는 경우와 비교해서 방열성이 낮아진다.
이어서, 본 실시형태의 반도체장치에 대해 설명한다. 도 2를 참조하여, 본 실시형태의 반도체장치(10)에 따르면, 절연체(3)로 봉지된 프레임(2)은, 히트싱크(4)의 한쪽 표면(주면)(4a)과, 한쪽 표면(주면)(4b)과 인접하고, 한쪽 표면(주면)(4a)과 교차하는 다른 쪽 표면(측면)(4b)의 양쪽의 적어도 일부를 따르도록 배치되어 있다.
이 때문에, 반도체 칩(1)이 유지된 주면(4a) 이외에 측면(4b)에서, 프레임(2)이 히트싱크(4)에 대향한다. 따라서, 반도체 칩(1)이 유지된 프레임(2)이 히트싱크(4)에 대향하는 면적(대향 면적) OA를 늘릴 수 있다. 이에 따라, 히트싱크(4)의 방열량을 높게 할 수 있으므로, 반도체장치(10)의 방열성을 높게 할 수 있다.
또한, 절연체(3)로 봉지된 프레임(2)은, 히트싱크(4)의 측면(4b)의 적어도 일부를 따르도록 배치되어 있다. 이때, 프레임(2)을 봉지하는 절연체(3)는 히트싱크(4)의 측면(4b) 위에 설치되어 있다. 그 때문에, 절연체(3)로부터 돌출하는 외부 리드(5)와 히트싱크(4) 사이에 절연체(3)가 배치되어 있다. 이에 따라, 외부 리드(5)와 히트싱크(4)의 연면 거리 AD를 확보할 수 있다. 따라서, 외부 리드(5)와 히트싱크(4)의 절연성을 확보할 수 있다.
또한, 절연체(3)를 히트싱크(4)의 측면(4b) 위에 배치해도 외부 리드(5)와 히트싱크(4)의 거리는 그다지 변화하지 않고 있다. 즉 외부 리드(5)와 히트싱크(4)의 거리를 유지할 수 있다. 그 때문에, 외부 리드(5)와 히트싱크(4)의 거리를 넓히지 않고, 외부 리드(5)와 히트싱크(4)의 연면 거리 AD를 확보할 수 있다. 이에 따라, 반도체장치(10)를 대형화하지 않고, 절연성을 확보할 수 있다.
본 실시형태의 반도체장치(10)에서는, 절연체(3)는, 히트싱크(4)의 한쪽 표면(4a)을 따르도록 배치된 평면 부분(3a)과 다른쪽 표면(4b)을 따르도록 배치된 돌기 부분(3b)으로 규정되는 오목부(3A)를 포함하고, 히트싱크(4)는 평면 부분(3a)을 따르는 한쪽 표면(4a)과 돌기 부분(3b)을 따르는 다른쪽 표면(4b)으로 규정되는 코너부(4A)를 갖고, 코너부(4A)를 오목부(3A)에 받아들여지도록 하고 있다.
이에 따라, 절연체(3)에 히트싱크(4)가 부착될 때, 절연체(3)의 오목부(3A)에 히트싱크(4)의 코너부(4A)를 맞출 수 있다. 그 때문에, 절연체(3)에 히트싱크(4)를 용이하게 위치 결정할 수 있다. 또한, 히트싱크(4)의 측면(4b)을 따라 절연체(3)에 봉지된 프레임(2)의 연장부(2a)를 확실하게 배치할 수도 있다. 따라서, 확실하게 방열성을 높게 할 수도 있다.
(실시형태 2)
본 발명의 실시형태 2는, 상기한 실시형태 1과 비교하여, 절연체(3)의 형상이 주로 다르다.
도 10을 참조하여, 반도체장치(10)에서는, 절연체(3)는, 외부 리드(5)가 돌출하는 단부면(3c)을 갖고, 단부면(3c)은 외부 리드(5)가 돌출하는 방향에 대해 교차하는 방향으로 설치되어 있다. 절연체(3)의 단부면(3c)은, 기판(11)의 윗면(11a)에 접촉해서 반도체장치(10)를 지지 가능하게 구성되어 있다. 기판(11)은 예를 들면 프린트 기판이다. 외부 리드(5)는, 절연체(3)의 단부면(3c)이 기판(11)의 윗면(11a)에 접촉한 상태에서 기판(11)의 스루홀(11b)에 삽입되어 있다. 이와 같이 하여, 반도체장치(10)는 기판(11)에 실장되어 있다
절연체(3)의 단부면(3c)과 히트싱크(4)의 다른 쪽 표면(4b) 사이에, IGBT(1a) 및 다이오드(1b)가 탑재된 프레임(2)의 일부가 배치되어 있다. 반도체장치(10)가 기판(11)에 실장된 상태에서는, 히트싱크(4)의 다른 쪽 표면(4b)에 따라 배치된 프레임(2)의 연장부(2a)는, 기판(11)의 윗면(11a)을 따라 뻗도록 배치되어 있다.
이때, 본 실시형태의 이 이외의 구성 및 제조방법은 전술한 실시형태 1과 같기 때문에, 동일한 요소에 대해서는 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.
다음에, 본 실시형태의 반도체장치의 작용 효과에 대해 비교예와 비교해서 설명한다.
도 11을 참조하여, 본 실시형태의 비교예 1의 반도체장치(10)와 같이 SIP 형상의 파워 모듈(10a)에서는, 외부 리드(5)는 패키지의 한 쪽으로부터 돌출되어 있다. 파워 모듈(10a)에 히트싱크(4)가 부착되어 있다. 히트싱크(4)는 핀(4d)을 갖고 있어도 된다. 외부 리드(5)가 패키지의 한 쪽으로부터 돌출되어 있기 때문에, 반도체장치(10)는 기판(11)에 세운 상태로 실장되어 있다. 그 때문에, 반도체장치(10)를 외부 리드(5)만으로 지지하지 않으면 안되는 경우가 있다. 이 경우, 진동 등에 의해 외부 리드(5)에 응력이 가해짐으로써 외부 리드(5)가 파괴될 우려가 있다.
이에 대해, 본 실시형태의 반도체장치(10)에 따르면, 반도체 칩(1)과 전기적으로 접속되고, 또한, 절연체(3)로부터 돌출되는 외부 리드(5)를 더 구비하고, 절연체(3)는, 외부 리드(5)가 돌출되는 단부면(3c)을 갖고, 단부면(3c)이 외부 리드(5)가 돌출하는 방향에 대해 교차하는 방향으로 설치되어 있고, 단부면(3c)과 히트싱크(4)의 다른 쪽 표면(4b) 사이에 프레임(2)의 일부가 배치되어 있다.
본 실시형태의 반도체장치(10)에서는, 절연체(3)의 단부면(3c)이 외부 리드(5)가 돌출하는 방향에 대해 교차하는 방향으로 설치되어 있기 때문에, 단부면(3c)에서 기판(11)에 접촉할 수 있다. 그 때문에, 절연체(3)의 단부면(3c)으로 반도체장치(10)를 지지할 수 있다. 이에 따라, 외부 리드(5)가 지지하는 하중을 저감할 수 있다. 따라서, 진동 등에 의해 외부 리드(5)가 파괴되는 것을 억제할 수 있다.
또한, 절연체(3)에 단부면(3c)이 형성되기 때문에, 외부 리드(5)와 히트싱크(4)의 연면 거리 AD를 크게 할 수 있다.
또한, 절연체(3)의 단부면(3c)으로 반도체장치(10)가 기판(11)에 지지되기 때문에, 반도체장치(10)를 기판(11)에 안정한 상태로 유지할 수 있다. 또한, 절연체(3)의 단부면(3c)에서 반도체장치(10)가 기판(11)에 부착되기 때문에, 반도체장치(10)를 기판(11)에 용이하게 위치 결정할 수 있다.
절연체(3)의 단부면(3c)과 히트싱크(4)의 다른 쪽 표면(4b) 사이에 프레임(2)의 일부가 배치되어 있기 때문에, 절연체(3)의 단부면(3c)과 히트싱크(4)의 다른 쪽 표면(4b) 사이의 스페이스를 이용해서 반도체장치(10)의 방열성을 높게 할 수 있다.
(실시형태 3)
본 발명의 실시형태 3은, 상기한 실시형태 1과 비교하여, 프레임, 절연체 및 히트싱크의 형상이 주로 다르다. 본 실시형태에서는, 반도체장치의 일례로서, DIP(Dual Inline Package) 형상의 파워 모듈을 구비한 반도체장치에 대해 설명한다.
도 12를 참조하여, 히트싱크(4)의 다른 쪽 표면(4b)은, 한쪽 표면(4a)의 한쪽 끝에 배치된 제1 다른 쪽 표면(4b1)과 한쪽 표면(4a)의 다른 쪽 끝에 배치된 제2 다른 쪽 표면(4b2)을 갖고 있다. 히트싱크(4)의 제1 다른 쪽 표면(4b1)과 제2 다른 쪽 표면(4b2)의 적어도 일부에 절연체(3)가 배치되어 있다. 히트싱크(4)는, 히트싱크(4)의 제1 다른 쪽 표면(4b1)과 제2 다른 쪽 표면(4b2)이 프레임(2)으로 끼워지도록 배치되어 있다.
절연체(3)는, 히트싱크(4)가 배치된 측(프레임(2)에 한쪽면 측)의 외부 리드(5)로부터의 높이 H1이, 반도체 칩(1)(IGBT(1a) 및 다이오드(1b))이 배치된 측(프레임(2)의 다른쪽면 측)의 외부 리드(5)로부터의 높이 H2보다 커지도록 형성되어 있다.
외부 리드(5)는, 절연체(3)로부터 돌출되어 있고, 반도체 칩(1)(IGBT(1a) 및 다이오드(1b))이 배치된 측으로 굴곡되어 있다. 외부 리드(5)의 굴곡된 선단부(5t)의 길이는, 절연체(3)의 외부 리드(5)로부터의 높이 H2보다도 커지도록 설치되어 있다. 또한, 히트싱크(4)의 한쪽 표면(4a)을 따라 뻗는 방향의 형상은, 히트싱크(4)의 방열량의 설정에 따라 형성될 수 있다.
또한, 히트싱크(4)는, 도 13에 나타낸 것과 같이 단면에서 볼 때 볼록 형상을 갖고 있어도 된다. 도 13을 참조하여, 본 실시형태의 변형예의 반도체장치(10)에서는, 히트싱크(4)는, 제1 다른 쪽 표면(4b1)과 제2 다른 쪽 표면(4b2)에 교차하는 방향으로 외측으로 돌출하는 돌출부(4c)를 갖고 있다. 돌출부(4c)는, 절연체(3)의 외연부를 넘어 외측으로 돌출되도록 형성되어 있어도 된다.
돌출부(4c)의 절연체(3)와 대향하는 면 4c1과, 절연체(3)는 떨어져 배치되어 있다. 절연체(3)는, 히트싱크(4)의 다른 쪽 표면(4b)의 일부이며, 돌출부(4c)와 연속되는 부분에는 배치되어 있지 않다. 돌출부(4c)의 절연체(3)와 대향하는 면 4c1과, 다른쪽 표면(4b)의 일부와 절연체(3)의 밑면에 의해 공간 S가 형성되어 있다. 히트싱크(4)의 돌출부(4c)와 절연체(3) 사이에는 공간 S가 설치되어 있다. 이 공간 S에는, 절연체(3)가 배치되어 있지 않다.
이때, 본 실시형태의 이 이외의 구성 및 제조방법은 전술한 실시형태 1과 같기 때문에, 동일한 요소에 대해서는 동일한 부호를 붙이고, 그것의 설명을 반복하지 않는다.
다음에, 본 실시형태의 반도체장치의 작용 효과에 대해 비교예와 비교하여 설명한다.
도 14 및 도 15를 참조하여, 본 실시형태의 비교예 1의 반도체장치(10)와 같이 DIP 형상의 파워 모듈(10a)은 패키지의 양측으로부터 외부 리드(5)가 돌출되어 있다. 외부 리드(5)가 돌출되는 측과 반대측에 있어서 파워 모듈(10a)에 히트싱크(4)가 부착되어 있다. 반도체장치(10)는, 외부 리드(5)에 의해 기판(11)에 실장되어 있다.
파워 모듈(10a)은, 히트싱크(4)의 한쪽 표면(4a)에만 부착되어 있다. 그 때문에, 본 실시형태의 비교예 1에서는 프레임(2)이 히트싱크(4)의 다른 쪽 표면(4b)을 따라 배치되어 있는 경우와 비교해서 방열성이 낮아진다. 또한, 절연체(3)가 히트싱크(4)의 다른 쪽 표면(4b)에 배치되어 있지 않기 때문에, 히트싱크(4)의 한쪽 표면(4a)과 외부 리드(5) 사이의 연면 거리 AD가 작아진다.
이에 대해, 본 실시형태의 반도체장치(10)에 따르면, 히트싱크(4)의 다른 쪽 표면(4b)은, 한쪽 표면(4a)의 한쪽 끝에 배치된 제1 다른 쪽 표면(4b1)과, 한쪽 표면(4a)의 다른 쪽 끝에 배치된 제2 다른 쪽 표면(4b2)을 포함하고 있다.
그 때문에, 제1 다른 쪽 표면(4b1) 및 제2 다른 쪽 표면(4b2)의 양쪽에서, 프레임(2)과의 대향 면적 OA를 형성할 수 있다. 이 때문에, 제1 다른 쪽 표면(4b1) 또는 제2 다른 쪽 표면(4b2)의 한쪽에서 대향 면적 OA를 형성하는 경우와 비교해서 방열량을 배로 할 수 있다. 따라서, 방열량을 늘릴 수 있기 때문에, 방열성을 높게 할 수 있다.
본 실시형태의 변형예의 반도체장치(10)에 따르면, 히트싱크(4)는, 다른쪽 표면(4b)에 교차하는 방향으로 외측으로 돌출되는 돌출부(4c)를 포함하고, 돌출부(4c)와 절연체(3) 사이에 공간 S가 설치되어 있다.
이에 따라, 돌출부(4c)에 의해 히트싱크(4)의 면적을 크게 할 수 있다. 그 때문에, 방열성을 높게 할 수 있다. 또한, 돌출부(4c)와 절연체(3) 사이에 공간 S가 설치되어 있는 것에 의해, 외부 리드(5)로부터 절연체(3)가 배치되어 있지 않은 히트싱크(4)의 다른 쪽 표면(4b)의 일부까지의 연면 거리 AD를 확보할 수 있다. 그 때문에, 히트싱크(4)의 면적을 크게 하면서, 연면 거리 AD를 확보할 수 있다. 따라서, 방열성을 높게 하면서 절연성을 확보 할 수 있다.
상기한 각 실시형태는, 적절히 조합할 수 있다.
본 발명을 상세히 설명하고 나타내 왔지만, 이것은 단지 예시이며, 본 발명을 한정하는 것으로 되어서는 안되고, 발명의 범위는 첨부의 특허청구범위에 의해 해석되는 것이 명확하게 이해될 것이다.

Claims (6)

  1. 반도체 칩과,
    상기 반도체 칩을 유지하는 프레임과,
    상기 반도체 칩과 상기 프레임을 봉지하는 절연체와,
    상기 절연체를 사이에 끼워 상기 프레임과 대향하도록 배치된 히트싱크를 구비하고,
    상기 프레임은, 상기 히트싱크의 한쪽 표면의 적어도 일부와, 상기 한쪽 표면과 인접하고 상기 한쪽 표면과 교차하는 다른 쪽 표면의 적어도 일부에 굴곡하도록 연속해서 따르도록 배치되어 있는, 반도체장치.
  2. 제 1항에 있어서,
    상기 절연체는, 상기 히트싱크의 상기 한쪽 표면을 따르도록 배치된 평면 부분과 상기 다른쪽 표면을 따르도록 배치된 돌기 부분으로 규정되는 오목부를 포함하고,
    상기 히트싱크는 상기 평면부분을 따르는 상기 한쪽 표면과 상기 돌기 부분을 따르는 상기 다른쪽 표면으로 규정되는 코너부를 갖고,
    상기 코너부를 상기 오목부에 받아들이도록 한, 반도체장치.
  3. 제 1항에 있어서,
    상기 반도체 칩과 전기적으로 접속되고, 또한, 상기 절연체로부터 돌출되는 외부 리드를 더 구비하고,
    상기 절연체는, 상기 외부 리드가 돌출되는 단부면을 갖고, 상기 단부면은 상기 외부 리드가 돌출하는 방향에 대해 교차하는 방향으로 설치되어 있고,
    상기 단부면과 상기 히트싱크의 상기 다른쪽 표면 사이에 상기 프레임의 일부가 배치되어 있는, 반도체장치.
  4. 제 1항에 있어서,
    상기 히트싱크의 상기 다른쪽 표면은, 상기 한쪽 표면의 한쪽 끝에 배치된 제1 다른 쪽 표면과, 상기 한쪽 표면의 다른 쪽 끝에 배치된 제2 다른 쪽 표면을 포함하고 있는, 반도체장치.
  5. 제 4항에 있어서,
    상기 히트싱크는, 상기 다른쪽 표면에 교차하는 방향으로 외측으로 돌출되는 돌출부를 포함하고,
    상기 돌출부와 상기 절연체 사이에 공간이 설치되어 있는, 반도체장치.
  6. 제 1항에 있어서,
    상기 반도체 칩은, 전력을 제어하는 파워 칩을 포함하는, 반도체장치.
KR1020110043724A 2010-06-24 2011-05-11 반도체장치 KR101265046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010144030A JP5181310B2 (ja) 2010-06-24 2010-06-24 半導体装置
JPJP-P-2010-144030 2010-06-24

Publications (2)

Publication Number Publication Date
KR20110140076A KR20110140076A (ko) 2011-12-30
KR101265046B1 true KR101265046B1 (ko) 2013-05-16

Family

ID=44887832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043724A KR101265046B1 (ko) 2010-06-24 2011-05-11 반도체장치

Country Status (3)

Country Link
JP (1) JP5181310B2 (ko)
KR (1) KR101265046B1 (ko)
CN (1) CN102237321B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880331B2 (ja) * 2012-07-25 2016-03-09 株式会社デンソー 半導体装置
CN104347531A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 塑封式智能功率模块及其散热器结构
JP2017022209A (ja) * 2015-07-08 2017-01-26 三菱電機株式会社 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229535A (ja) 2002-02-05 2003-08-15 Sanyo Electric Co Ltd 混成集積回路装置
JP2009010213A (ja) 2007-06-28 2009-01-15 Sanyo Electric Co Ltd 混成集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592155U (ja) * 1982-06-29 1984-01-09 日本電気株式会社 樹脂封止集積回路
JPH06275760A (ja) * 1993-03-19 1994-09-30 Sumitomo Metal Mining Co Ltd 半導体装置
JP3406753B2 (ja) * 1995-11-30 2003-05-12 三菱電機株式会社 半導体装置および半導体モジュール
JPH09172126A (ja) * 1995-12-18 1997-06-30 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP2004095965A (ja) * 2002-09-02 2004-03-25 Sanken Electric Co Ltd 樹脂封止形半導体装置
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229535A (ja) 2002-02-05 2003-08-15 Sanyo Electric Co Ltd 混成集積回路装置
JP2009010213A (ja) 2007-06-28 2009-01-15 Sanyo Electric Co Ltd 混成集積回路装置

Also Published As

Publication number Publication date
CN102237321B (zh) 2013-09-18
KR20110140076A (ko) 2011-12-30
JP5181310B2 (ja) 2013-04-10
CN102237321A (zh) 2011-11-09
JP2012009610A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
US7449726B2 (en) Power semiconductor apparatus
US7582958B2 (en) Semiconductor package
US9171774B2 (en) Power semiconductor module and method of manufacturing the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
JP6119313B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
CN102412211B (zh) 电子器件
JP5481104B2 (ja) 半導体装置
KR101265046B1 (ko) 반도체장치
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
US7034385B2 (en) Topless semiconductor package
US9099451B2 (en) Power module package and method of manufacturing the same
JP2014165452A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP5720514B2 (ja) 半導体装置の製造方法
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
US20180102300A1 (en) Connectable Package Extender for Semiconductor Device Package
JP4204993B2 (ja) 半導体装置
JP2012114455A (ja) 電力用半導体装置
US20220108959A1 (en) Semiconductor module
JP2013207168A (ja) 半導体モジュール
JP2022190980A (ja) 半導体装置
JP2023100406A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee