JPH06275760A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06275760A
JPH06275760A JP8380593A JP8380593A JPH06275760A JP H06275760 A JPH06275760 A JP H06275760A JP 8380593 A JP8380593 A JP 8380593A JP 8380593 A JP8380593 A JP 8380593A JP H06275760 A JPH06275760 A JP H06275760A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
lead frame
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8380593A
Other languages
English (en)
Inventor
Tsukasa Nakai
司 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP8380593A priority Critical patent/JPH06275760A/ja
Publication of JPH06275760A publication Critical patent/JPH06275760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】 （修正有） 【目的】 熱放散性に優れた樹脂封止型の半導体装置を
提供する。 【構成】 多層リードフレームから構成される半導体装
置であって、該多層リードフレームのリードが半導体チ
ップ１とほぼ同一平面にある部分と該半導体チップの直
前で曲がり該半導体チップの上面または下面と重なる部
分１０ｂとからなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置に関する。更に詳しくは、半導体装置用多層リードフ
レームを用いた樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】従来、樹脂封止型の半導体装置は、ダイ
パッドの無い平板状で金属製の一層リードフレームに電
気的絶縁性を有するフィルムをインナーリードと金属板
の間に介在させ接合することによって得られる、いわゆ
る多層リードフレーム、半導体チップおよび封止樹脂な
どから構成されている。図３に樹脂封止型の半導体装置
の一般例を示す。図３において、リードフレームには多
層リードフレームを用いて、インナーリード４、金属板
８はそれぞれ平板状金属である。半導体チップ１は、金
属板８に銀エポキシ等の接着剤２を用いて接合され、半
導体チップ１と該インナーリード４はボンディングワイ
ヤー３を用いて接合されている。このリードフレームは
樹脂で封止され、アウターリード９が回路基板６に接合
される。半導体チップの高密度化に伴い半導体チップの
発熱量が増大している。半導体装置の放熱が十分でない
と熱サイクルによる信頼性の低下（寿命の低下や誤動作
の発生など）や特性劣化（動作速度の低下など）などが
生ずる。そのため、半導体装置は自然空冷、強制空冷ま
たは水冷などの冷却方法が用いられる。また、その効果
を更に向上させるために半導体装置の外部に放熱フィン
等を取付けて冷却する場合もある。
【０００３】
【発明が解決しようとする課題】半導体装置を動作させ
る場合、上記の冷却方法において半導体チップから発生
する熱は、図４中の矢印で示すような経路で半導体装置
の外部に放熱される。すなわち、一つは半導体装置中の
樹脂を介して外部へ放熱される経路（経路Ａ）、もう一
つは金属板からポリイミド等の電気絶縁性を有するフィ
ルムを介し、リードフレームのリードから回路基板へ放
熱される経路（経路Ｂ）である。しかしながら、従来の
構成では十分な放熱効果が得られず、更に放熱効果を得
るためには大きな冷却装置や外部へ大きな放熱フィン等
の取付けなどが必要となり、未だ十分とはいえない。本
発明の目的は、上述の問題点を解消し、熱放散性に優れ
た樹脂封止型の半導体装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次の構成を備える。すなわち、多層リー
ドフレームから構成される半導体装置であって、該多層
リードフレームのリードが半導体チップとほぼ同一平面
内にある部分と該半導体チップの直前で曲がり該半導体
チップの上面又は下面と重なる部分とからなることを特
徴とする。
【０００５】
【作用】本発明に係る半導体装置用多層リードフレーム
を図１、及び図２を用いて説明する。多層リードフレー
ムから構成される半導体装置であって、多層リードフレ
ームのリードが半導体チップ１とほぼ同一平面内にある
部分４と半導体チップ１の直前で曲がり半導体チップ１
の上面または下面と重なる部分１０とからなる。図１で
は半導体チップ１は、半導体装置のほぼ中心に位置し、
リードフレームのリード１０上面に電気的絶縁性を有す
るフィルム７を介して接合し、その反対側のリード部に
放熱板を接合される。そして、その反対側のリード部
（下面）に放熱板８を接合し、多層リードレフームが形
成されている。この多層リードフレームが樹脂１１で封
止され、半導体装置になる。図１は、リードを半導体チ
ップ１の直前で下に曲げ、半導体チップ１と重ねた場合
である。図２は、リードを半導体チップ１の直前で上に
曲げ半導体チップ１と重ねた場合である。
【０００６】この半導体装置における放熱構造は、次の
ようになる。半導体チップ１からリードフレームのリー
ドへの放熱経路は、二つある。一つは半導体チップ１の
下面から半導体チップ１の直前で曲がり半導体チップと
重なっているリード１０へ伝わり、一つは半導体チップ
の側面からインナーリード４へ伝わる。従って、リード
フレームを通して放熱される熱量が増える。よって、熱
放散性を向上させることが出来る。また、放熱板を取り
付けることによって本発明の半導体装置の熱放散性を一
層向上させることが出来る。リードを半導体チップ１の
直前で下に曲げ半導体チップ１と重ねる場合は、放熱板
８と半導体チップ１の間にリード１０を配置する方が、
半導体装置の熱放散性が向上する。
【０００７】
【実施例】以下、より詳細に本発明の好的な実施例を図
１、図２を用いて説明する。図２の多層リードフレーム
を用いて半導体装置は、リードの大きさが９ｍｍ角、厚
さ０．４ｍｍの半導体チップ１とほぼ同一平面内にある
部分と半導体チップ１直前で曲がり半導体チップ１の下
面と重なる部分とからなる。この半導体チップ１の直前
で曲がり半導体チップ下面と重なっているリードをポリ
イミド系の電気的絶縁性を有する厚さ０．０５０ｍｍの
フィルム７を介して半導体チップ１を接合し、このリー
ドの反対側の面にやはりポリイミド系の電気的絶縁性を
有する厚さ０．０５０ｍｍのフィルム７を介して放熱板
８を接合した。まず、厚さ０．１５ｍｍのＣｕ合金を用
いたリードフレーム及び放熱板をエッチングで形成す
る。リードフレームは、アウター・リードピッチ０．３
ｍｍ、インナー・リードピッチ０．２ｍｍのクワッド・
フラット・パッケージ・タイプの１６０ピンである。次
に厚さ０．０５０ｍｍで両面にエポキシ系の接着剤が付
いた電気的絶縁性を有するポリイミド系のフィルム７を
リードフレームの上記の曲がっている部分の上面及び放
熱板に熱圧着し、多層リードフレームを作成した。かか
る多層リードフレームに９ｍｍ角で、厚さ０．４ｍｍの
半導体チップ１を搭載し、半導体チップ１の信号端子と
リードフレームのインナーリードを直径０．０２５ｍｍ
の金製のボンディング・ワイヤーでボンディングし、樹
脂封止してパッケージサイズ２８ｍｍ角で厚さ３．７ｍ
ｍの半導体装置を作成した。
【０００８】比較例として、図３に示す一般的な多層リ
ードフレームを用いた半導体装置（比較例）を作成し
た。これらの半導体装置にも、９ｍｍ角で、厚さ０．４
ｍｍの半導体チップ１を搭載した。これらの半導体装置
をそれぞれ大きさ５６ｍｍ角、厚さ１ｍｍのガラスエポ
キシ製の回路基板６に実装し、半導体チップ１を動作さ
せ、自然空冷時の半導体チップの最高温度を測定した。
その結果、本発明例の半導体チップの最高温度は７６．
８℃であった。比較例の半導体チップの最高温度は８
６．７℃であった。これらの結果からわかるように本発
明例による多層リードフレームを用いた半導体装置の自
然空冷時の半導体チップの最高温度が比較例と比べて格
段に低減されている。
【０００９】
【発明の効果】以上のような詳細な説明から理解される
ように、本発明の半導体装置用多層リードフレームの熱
放散性が大幅に向上するという効果がある。
【図面の簡単な説明】
【図１】図１は、本発明に係る多層リードフレームを用
いた半導体装置の例を示す説明図である。
【図２】図２は、本発明に係る多層リードフレームを用
いた半導体装置の例を示す説明図である。
【図３】図３は、従来の多層リードフレームを用いた半
導体装置の例を示す説明図である。
【図４】図４は、半導体装置の放熱状態を示す図であ
る。
【符号の説明】
１ 半導体チップ ２ 半導体チップとダイパッドを接着する接着剤 ３ ボンディングワイヤー ４ インナーリード ５ ダイパッド ６ 回路基板 ７ 電気絶縁性接着剤付きフィルム ８ 放熱板 ９ アウターリード １０ 半導体チップ直前で曲がり半導体チップと重な
っているリード部 １１ 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 多層リードフレームから構成される半導
    体装置であって、該多層リードフレームのリードが半導
    体チップとほぼ同一平面にある部分と該半導体チップの
    直前で曲がり該半導体チップの上面又は下面と重なる部
    分とからなることを特徴とする半導体装置。
JP8380593A 1993-03-19 1993-03-19 半導体装置 Pending JPH06275760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8380593A JPH06275760A (ja) 1993-03-19 1993-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8380593A JPH06275760A (ja) 1993-03-19 1993-03-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH06275760A true JPH06275760A (ja) 1994-09-30

Family

ID=13812886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8380593A Pending JPH06275760A (ja) 1993-03-19 1993-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH06275760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009610A (ja) * 2010-06-24 2012-01-12 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009610A (ja) * 2010-06-24 2012-01-12 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US5710695A (en) Leadframe ball grid array package
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6507120B2 (en) Flip chip type quad flat non-leaded package
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
JPH0964099A (ja) 半導体装置及びその実装構造
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP2001210777A (ja) 半導体装置
KR102199360B1 (ko) 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2682307B2 (ja) 半導体集積回路の実装方法
JPH04316357A (ja) 樹脂封止型半導体装置
JPH03174749A (ja) 半導体装置
JPH06275760A (ja) 半導体装置
JPH0563113A (ja) 樹脂封止型半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JPH0613487A (ja) マルチチップモジュール
JPH02280364A (ja) 半導体装置
JPH11354673A (ja) 半導体装置
JP2001210769A (ja) 半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP3193788B2 (ja) 電子部品搭載用基板