JP2003229535A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 混成集積回路装置を軽量化・薄型化し、導電
パターンから発生する副射ノイズを低減させる。それと
共に、加熱保護回路の精度を向上させる。 【解決手段】 パワー素子等の第１の回路素子３２等を
内蔵する第１の回路装置３０の裏面に、第２の回路装置
４０を実装する。第２の回路装置４０には、第１の回路
素子等を制御するためのコントロール回路等が内蔵され
ている。第１の回路装置３０の裏面には、その他として
裏面素子２３も実装されている。また、第１の回路装置
３０の樹脂のみが露出する面には、放熱板２１が設けら
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は混成集積回路装置に
関し、特に、高い実装密度と良好な放熱性を実現する混
成集積回路装置に関するものである。

【０００２】

【従来の技術】一般的な混成集積回路装置では、金属基
板や樹脂製の基板の表面に導電パターンが形成される。
そして、トランジスタ等の回路素子は、この導電パター
ン上に半田等の導電ペーストを介して実装される。

【０００３】図５を参照して、一般的な混成集積回路装
置の構造を説明する。一般的な混成集積回路装置では、
プリント基板ＰＳの表面または裏面に導電パターンが形
成される。そして、この導電パターン上の所望の位置に
回路素子が固着される。回路素子としては、半導体装置
等の能動素子やチップ抵抗等の受動素子が採用される。
そして、基板ＰＳの両面に導電パターンが形成される場
合は、基板ＰＳにスルーホールが設けられる。

【０００４】パッケージ型半導体装置は、半導体チップ
２の周囲を樹脂層３で被覆し、この樹脂層３の側部から
外部接続用のリード端子４が導出されたものである。し
かし、このパッケージ型半導体装置１は、リード端子４
が樹脂層３から外に出ており、全体のサイズが大きく、
小型化、薄型化および軽量化を満足するものではなかっ
た。

【０００５】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。

【０００６】図６は、支持基板としてガラスエポキシ基
板５を採用した、チップサイズよりも若干大きいＣＳＰ
６を示すものである。ここではガラスエポキシ基板５に
トランジスタチップＴが実装されたものとして説明して
いく。

【０００７】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。

【０００８】上記したようなＣＳＰ６は、ガラスエポキ
シ基板５を採用するが、ウェハスケールＣＳＰと違い、
チップＴから外部接続用の裏面電極１０、１１までの延
在構造が簡単であり、安価に製造できるメリットを有す
る。

【０００９】また前記ＣＳＰ６は、図５のように、プリ
ント基板ＰＳに実装される。プリント基板ＰＳには、電
気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。そしてこのプリント基板で構成された回路は、色々
なセットの中に取り付けられる。

【００１０】つぎに、このＣＳＰの製造方法を図７を参
照しながら説明する。

【００１１】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図７（Ａ）を参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い。（以上図７
（Ｂ）を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図７（Ｃ）を参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＡｕメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。最後に、トランジスタチップＴのエミッタ電極
と第１の電極７、トランジスタチップＴのベース電極と
第２の電極８を金属細線１２を介して接続し、樹脂層１
３で被覆している。（以上図７（Ｄ）を参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。そして
上記のような構成を有する混成集積回路装置は、液晶プ
ロジェクターランプドライバやＤＣ／ＤＣコンバータと
して利用されていた。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
様な混成集積回路装置は以下のような問題を有してい
た。

【００１３】第１に、従来の混成集積回路装置は基板Ｐ
Ｓに個々の回路素子が実装されている。このことから、
この混成集積回路装置は両面に回路素子が実装されてい
るにも関わらず、基板自体が有る程度の厚みを有してい
るので、小型化が困難であった。更に、基板ＰＳに実装
されるＣＳＰも基板に半導体装置が実装されているの
で、小型化が困難であった。

【００１４】第２に、従来の混成集積回路装置では、基
板に形成された導電パターンで個々の回路素子が電気的
に接続されている。従って、回路素子同士の距離が長く
なってしまう。このことから、特に高周波回路を構成し
た場合、導電パターンによる寄生インダクタンスや寄生
容量が問題になる。

【００１５】第３に、ＣＳＰは、基板上に構成された導
電パターンに固着されているので、半導体素子から発せ
られる熱の放散性が悪い問題があった。

【００１６】第４に、混成集積回路装置に形成される回
路に加熱保護回路が有る場合、パワー素子の温度を検出
する温度検出手段が設けられる。ところが、図３に示す
ような混成集積回路装置の場合、全ての回路素子が同一
平面上に設けられているので、パワー素子の温度検出が
困難になる。

【００１７】従って、本発明の主な目的は、高い実装密
度と優れた熱放散性を有する混成集積回路装置を提供す
ることである。

【００１８】

【課題を解決するための手段】本発明の回路装置は上述
した課題を鑑みて成され、請求項１の発明の混成集積回
路装置は、第１の導電パターンと、前記第１の導電パタ
ーンに固着された第１の回路素子と、前記第１の導電パ
ターンおよび前記第１の回路素子を封止し且つ全体を支
持する第１の絶縁性樹脂とから構成される第１の回路装
置と、第２の導電パターンと、前記第２の導電パターン
に固着された第２の回路素子と、前記第２の導電パター
ンおよび前記第２の回路素子を封止し且つ全体を支持す
る第２の絶縁性樹脂とから構成される第２の回路装置と
を有し、前記第１の回路装置にはパワー系の半導体素子
が組み込まれ、前記第２の回路装置は温度検出手段を備
える加熱保護回路を有する半導体素子が組み込まれ、前
記第２の回路装置は、前記第１の回路装置の前記パワー
系の半導体素子の下方に熱的に結合することを特徴とす
る。

【００１９】請求項２の発明の混成集積回路装置は、請
求項１記載の発明に於いて、前記温度検出手段により前
記パワー系の素子の温度を検出し、この温度が一定以上
である場合は前記加熱保護回路から前記第１の回路装置
へ検出信号を伝え、前記検出信号により前記パワー系の
半導体素子への導通を遮断することを特徴とする。

【００２０】請求項３の発明の混成集積回路装置は、請
求項１から請求項２のいずれかに記載の発明に於いて、
前記第１の回路装置は、前記第２の回路装置よりも大き
く形成され、少なくとも１つの前記第２の回路装置が前
記第１の回路装置の裏面に実装されることを特徴とす
る。

【００２１】請求項４の発明の混成集積回路装置は、請
求項１から請求項３のいずれかに記載の発明に於いて、
前記第１の回路装置の裏面には、前記第２の回路装置の
他に少なくとも１つの裏面素子が実装されることを特徴
とする。

【００２２】請求項５の発明の混成集積回路装置は、請
求項１から請求項４のいずれかに記載の発明に於いて、
前記第１の回路装置および／または前記第２の回路装置
の導電パターンが露出しない面には、放熱板が設けられ
ることを特徴とする。

【００２３】請求項６の発明の混成集積回路装置は、請
求項１記載の発明に於いて、前記第１の回路装置には、
リードが設けられ、前記リードにより前記第１の回路装
置を狭持することを特徴とする。

【００２４】請求項７の発明の混成集積回路装置は、請
求項１記載の発明に於いて、前記パワー系の半導体素子
は、フェイスダウンで実装され、前記金属細線の代替と
してパワーリードを用いることを特徴とする。

【００２５】従って、本発明の混成集積回路装置は、基
板を不要にした構造を有する回路装置を組み合わせた構
造と成っている。それに加えて、第１の回路装置に組み
込まれたパワー系の半導体素子の下方に、加熱保護回路
を有する第２の回路装置を実装することができる。従っ
て、加熱保護回路を正確に作動させることができる。更
に、パワー系の半導体素子を自由に配置させることがで
きる。

【００２６】また、回路装置に放熱板を設けることによ
って、パワー系の半導体素子による熱を積極的に放散さ
せることができる。

【００２７】更にまた、混成集積回路装置を上記の様な
構成にすることにより、加熱保護回路とパワー系の半導
体素子との距離を最短にすることができる。従って、寄
生インダクタンスや寄生容量を極力少なくすることがで
きる。

【００２８】

【発明の実施の形態】（混成集積回路装置２０Ａを説明
する第１の実施の形態）図１を参照して、本発明に係る
混成集積回路装置２０の構成を説明する。図１は、本発
明に係る混成集積回路装置２０の断面図である。混成集
積回路装置２０は、第１の回路装置３０と、第１の回路
装置の電極が露出する面（ここでは下面）に実装される
第２の回路装置４０および裏面素子２３と、第１の回路
装置３０の樹脂のみが露出する面（ここでは上面）に設
けられた放熱板２１と、第１の回路装置が有する第１の
導電パターン３１と電気的に接続されたリード２２とか
ら構成されている。

【００２９】次に、以上のような構成を有する混成集積
回路装置２０の各構成要素を説明する。

【００３０】第１の回路装置３０は、第１の絶縁性樹脂
３４で全体が支持されている構成を有し実装基板を不要
にしたタイプである。そして、第１の導電パターン３１
には、第１の回路素子が半田等の接続手段で実装されて
いる。第１の回路素子としては、半導体装置等の能動素
子および抵抗等の受動素子を採用することができる。こ
こで、第１の回路装置は上面に放熱板２１が設けられて
いるので放熱性が良い。従って第１の回路素子３２とし
ては、熱の発生量が大きいパワー素子を採用することが
できる。このような第１の回路装置３０の構成は、本発
明の特徴でもあり、この点に付いては後述する。

【００３１】第２の回路装置４０および裏面素子２３
は、第１の回路装置３０の裏面（ここでは下面）に実装
される。第２の回路装置４０の構成は上述した第１の回
路装置３０と同様である。第１の回路装置４０を第１の
回路装置３０よりも小さく形成することで、所望の機能
を有する第２の回路装置４０を、第１の回路装置３０の
任意の箇所に設けることができる。第２の回路装置４０
に内蔵される第２の回路素子および裏面素子２３として
は、半導体装置等の能動素子および抵抗等の受動素子を
全般的に採用することができる。

【００３２】特に、第２の回路素子４２が熱検知素子を
有する加熱保護回路を構成する場合、第１の回路素子３
２の直下にこの熱検知素子を配置させることができる。
即ち、第２の回路装置４０に内蔵された加熱検知素子
と、第１の回路装置に内蔵された第１の回路素子３２
を、導電パターンを介して、熱的に結合させることがで
きる。

【００３３】放熱板２１は、第１の回路装置の樹脂のみ
が露出する面（ここでは上面）に設けられており、第１
の回路素子３２から発生される熱を外部に積極的に放散
させる働きを有する。また、この放熱板２１は、第２の
回路装置に設けることも可能である。放熱板２１の材料
としては、金属等の熱導電性に優れたものが採用され
る。この放熱板２１を設けることにより、第１の回路装
置３０および第２の回路装置４０の内部には、熱の発生
量の大きいパワー素子等を内蔵させることができる。

【００３４】リード２２は、第１の回路装置３０が有す
る第１の導電パターンと電気的に接続され、混成集積回
路装置２０の入力・出力端子の働きを有する。また、リ
ード２２は、第１の回路装置３０を狭持しており、リー
ド２２と第１の回路装置３０との接着は強固なものとな
っている。従ってリード２２が第１の回路装置３０から
剥離してしまうのを防止することができる。

【００３５】次に、第１の回路装置３０の構造を説明す
る。

【００３６】図１（Ａ）を参照して、第１の回路装置３
０は、第１の導電パターン３１と、第１の導電パターン
３１の表面に実装された第１の回路素子３２と、第１の
回路素子３１と第１の導電パターン３１との電気的接続
を行う金属細線３３と、上記要素を被覆し且つ全体を支
持する第１の絶縁性樹脂３４とから構成されている。こ
のような回路装置を構成する各要素の説明を行う。

【００３７】第１の導電パターン３１としては、Ｃｕを
主材料とした導電箔、Ａｌを主材料とした導電箔、また
はＦｅ−Ｎｉ等の合金から成る導電箔等を用いることが
できる。もちろん他の導電材料でも可能であり、特にエ
ッチングできる導電材が好ましい。また、ダイパッドお
よびボンディングパッドとなる部分には、メッキ膜が形
成されても良い。

【００３８】第１の回路素子３２としては、例えば、半
導体ベアチップが採用される。そして、回路素子２１は
フェイスアップで固着され、金属細線２２を介して導電
パターン２３との電気的接続が行われている。回路素子
２１は、金属細線を用いないフェイスダウンで実装して
も良い。また、回路素子２１としては半導体ベアチップ
のみでは限られず、能動素子や受動素子を全般的に採用
することができる。更にまた、複数個の回路素子２１を
導電パターン２３に実装することも可能である。ここ
で、第１の半導体素子としてパワー系の半導体素子（Ｍ
ＯＳＦＥＴ等）を採用する場合は、放熱のために、ヒー
トシンクを設ける。

【００３９】第１の絶縁性樹脂３４としては、エポキシ
樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレ
ンサルファイド等の熱可塑性樹脂を用いることができ
る。また絶縁性樹脂は、金型を用いて固める樹脂、ディ
ップ、塗布をして被覆できる樹脂であれば、全ての樹脂
が採用できる。本発明に於いて、第１の絶縁性樹脂３４
は半導体素子等を封止すると同時に、回路装置全体を支
持する働きも有する。

【００４０】以上にて、第１の回路装置３０の構造的な
特徴を説明したが、第２の回路装置４０も同様な構造を
有しているので第１の回路装置３０と同様の特徴を有す
る。

【００４１】本実施の形態では以下のような効果を奏す
ることができる。

【００４２】第１に、第１の回路装置３０および第２の
回路装置４０は、両者とも実装基板を不要にして構成さ
れている薄型・軽量のものとなっている。この結果とし
て、このような回路装置から構成される混成集積回路装
置２０Ａは薄型・軽量である。

【００４３】第２に、第１の回路装置３０の裏面に、第
２の回路装置４０および裏面素子２３を実装するので、
多層基板と同等の実装密度を有する混成集積回路装置を
構成することができる。

【００４４】第３に、第２の回路装置４０に熱検知素子
が内蔵される場合、熱検知素子を第１の回路素子３２の
直下に配置させることができる。従って、第１の回路素
子３２の熱をより正確に計測することができる。

【００４５】第４に、リードフレーム２２で第１の回路
装置３２を狭持してるので、リードフレームを半田付け
する銅箔の剥離を防止することができる。

【００４６】第５に、第１の絶縁性樹脂３４は薄く形成
されているので、第１の回路素子３２から発生する熱
を、第１の絶縁性樹脂３４を介して、放熱板２１に伝達
させることができる。そしてこの熱は、放熱板２１を介
して外気に放散される。

【００４７】第６に、高周波回路で、回路素子間の導電
パターンによる寄生インダクタンスや寄生容量が問題に
なる場合、第１の回路素子３２の直下に、第２の回路装
置を配置させることができるので、寄生インダクタンス
や寄生容量の影響を最小にすることができる。

【００４８】第７に、一般的な混成集積回路装置では、
コントロール部は共通で、パワー素子を変えてシリーズ
ラインナップを揃えることがある。また、同じ回路を２
チャンネル、３チャンネル化することもある。従って、
第２の回路装置４０にコントロール部を内蔵させること
によって、第２の回路装置４０をシリーズ共通部品とし
て扱うことができる。更には、第２の回路装置４０のみ
を単体で販売することも可能である。 （混成集積回路装置２０Ｂを説明する第２の実施の形
態）図２を参照して、もう１つの混成集積回路装置２０
Ｂを説明する。ここでは、混成集積回路装置２０Ｂの構
造は、基本的には図１に示した混成集積回路装置Ａと同
様である。相違点は、第１の回路装置の実装される第１
の回路素子３２の実装方法にある。

【００４９】第１の回路素子３２は、例えばＭＯＳＦＥ
Ｔ等のパワー素子であり、フェイスダウンで第１の導電
パターン３１に実装されている。そして、第１の回路素
子３２の裏面（ドレイン電極）はパワーリード３３を介
して第１の導電パターン３１に電気的に接続されてい
る。このことにより、第１の回路装置はヒートシンクを
不要にした構造となっている。尚、上記した構造以外の
構造は、第１の実施の形態と同様である。

【００５０】この実施の形態では、第１の実施の形態が
有する効果の他に、以下に示すような効果を奏すること
ができる。

【００５１】第１に、図２から明らかなように、パワー
リード３３は、図１の金属細線と比較すると、上方への
盛り上がりの無い形状となっている。このことから、第
１の回路素子３２を被覆する絶縁性樹脂の厚みを薄くす
ることができる。従って、第１の回路装置を更に薄型化
することができる。更には、樹脂層を薄くすることによ
り、第１の回路装置３２の放熱性を向上させることがで
きる。

【００５２】第２に、第１の回路素子３２をフェイスダ
ウンで実装することにより、ヒートシンクを省いた構造
を実現できる。このことにより、第１の回路装置を更に
薄型化することができる。

【００５３】第３に、パワーリード３３で第１の回路素
子３２の電気的接続を行うことにより、電流ラインを太
くすることができる。従って、金属細線に比較してオン
抵抗を低減させることができる。 （混成集積回路装置２０の応用例を説明する第３の実施
の形態）図３および図４を参照して、混成集積回路装置
２０の応用例であるＤＣ−ＤＣコンバータの説明を行
う。図３はＤＣ−ＤＣコンバータ２０Ｃの図であり、図
４はＤＣ−ＤＣコンバータの動作を説明する図である。

【００５４】図３を参照して、ＤＣ−ＤＣコンバータ２
０Ｃの構造を説明する図３（Ａ）はＤＣ−ＤＣコンバー
タ２０Ｃの斜視図であり、図３（Ｂ）は図３（Ａ）の縦
方向の断面図である。ＤＣ−ＤＣコンバータ２０Ｃは次
のような構成を有している。即ち、内部にパワー素子３
２Ａ等を有する第１の回路装置３１と、第１の回路装置
３０に実装された第２の回路装置４０および裏面素子２
３と、第１の回路装置３０の樹脂のみが露出する面に設
けられた放熱板２１と、第１の回路装置の導電パターン
に接続されたリード２２とから、ＤＣ−ＤＣコンバータ
２０Ｃは構成されている。以上のように、ＤＣ−ＤＣコ
ンバータ２０Ｃは、図１および図２で説明した混成集積
回路装置と同様の構成を有する。

【００５５】第１の回路装置３０は、ＭＯＳＦＥＴ等の
パワー素子３２Ａを内蔵している。そしてこのパワー素
子から発生する熱は、絶縁性樹脂を介して放熱板２１に
伝達し、外気に放散される。

【００５６】第２の回路装置４０は、第１の回路装置３
０の導電パターンが露出する面（ここでは下面）の、パ
ター素子３２Ａが内蔵されている箇所付近に実装され
る。第２の回路装置の内部にはコントロールブロックと
して、パワー素子３２Ａの加熱を防ぐ加熱保護回路や、
降圧チョッパ回路等が形成されている。そして、加熱保
護回路の熱検知素子を、パワー素子３２Ａの直下付近に
設けることによって、熱検知素子とパワー素子３２Ａと
は熱的に結合されている。

【００５７】次に、図４を参照して、このＤＣ−ＤＣコ
ンバータ２０Ｃの回路構成および動作例を説明する。図
４（Ａ）はＤＣ−ＤＣコンバータ２０Ｃの回路構成を示
す図であり、図４（Ｂ）は出力電圧Ｖｏと基準三角波と
の比較を示す図である。ここでは、出力電圧Ｖｏが入力
電圧Ｖｉｎより低い場合の降圧チョッパ回路を例に説明
する。

【００５８】先ず、図４（Ａ）に示す降圧チョッパ回路
の動作を説明する。出力電圧を基準三角波と比較し、出
力電圧が三角波よりも低い場合はパワー素子（Ｑ１）の
ＯＮパルス幅ｔｏｎを広くし、高い場合は狭くするよう
にＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ）制御することで、安定した電圧がＶｏとして出力
される。そして、出力電圧Ｖｏは Ｖｉｎ・ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ） で表される電圧に制御される。Ｑ１のＯＮ時には、入力
→ＦＥＴ→チョークコイル（Ｌ１）→出力のルートで電
流が流れ、ＯＦＦ時にはＬ１の逆起電力によりＧＮＤ→
Ｄ１→Ｌ１→出力のルートで電流が流れる。

【００５９】更に、降圧チョッパ回路に於いては、特に
パワー素子Ｑ１およびダイオードＤ１等から成るパワー
ブロックから多くの熱が発生する。そこで、ＤＣ−ＤＣ
コンバータ２０Ｃには加熱保護回路が設けられている。
加熱保護回路は熱検知素子でパワーブロックの温度を検
知電圧に変換し、この検知電圧と基準電圧との比較を行
う。そして、検知電圧が基準電圧よりも高い場合は、パ
ワー素子のスイッチングを停止するように構成されてい
る。

【００６０】この加熱保護回路は、ＰＷＭ回路等と共に
コントロール部を形成し、第２の回路装置４０に内蔵さ
れている。そして、第２の回路装置４０に内蔵される熱
検知素子は、第１の回路装置３０の裏面に実装されるこ
とによって、コントロールブロックと熱的に結合され
る。

【００６１】この実施の形態では、第１および第２の実
施の形態が有する効果の他に、以下に示すような効果を
奏することができる。

【００６２】第１に、第1の回路装置３０に内蔵される
パワー素子３２Ａと、第２の回路素子４０に内蔵される
熱検知素子とを熱的に結合させることにより、パワー素
子３２Ａの温度を精度良く検出することができる。従っ
て、加熱保護回路の加熱保護の精度を向上させることが
できる。

【００６３】第２に、第２の回路装置に内蔵されるドラ
イブ回路と、第１の回路装置３０に内蔵されたパワー素
子との距離を短くすることができる。従って、高周波で
動作させた場合においても、寄生インダクタンスや寄生
容量を小さくすることができる。このことから、パワー
素子のＯＮ／ＯＦＦ波形にノイズが発生するのを防止す
ることができる。

【００６４】

【発明の効果】本発明の混成集積回路装置によれば、以
下に示すような効果を奏することができる。

【００６５】第１に、第１の回路装置３０および第２の
回路装置４０は、両者とも実装基板を不要にして構成さ
れている薄型・軽量のものとなっている。この結果とし
て、このような回路装置から構成される混成集積回路装
置２０Ａは薄型・軽量である。

【００６６】第２に、第１の回路装置３０の裏面に、第
２の回路装置４０および裏面素子２３を実装するので、
多層基板と同等の実装密度を有する混成集積回路装置を
構成することができる。

【００６７】第３に、第２の回路装置４０に熱検知素子
が内蔵される場合、熱検知素子を第１の回路素子３２の
直下に配置させることができる。従って、第１の回路素
子３２の熱をより正確に計測することができる。

【００６８】第４に、リードフレーム２２で第１の回路
装置３２を狭持してるので、リードフレームを半田付け
する銅箔の剥離を防止することができる。

【００６９】第５に、第１の絶縁性樹脂は薄く形成され
ているので、第１の回路素子３２から発生する熱を、第
１の絶縁性樹脂３４を介して、放熱板２１に伝達させる
ことができる。そしてこの熱は、放熱板２１を介して外
気に放散される。

【００７０】第６に、高周波回路で、回路素子間の導電
パターンによる寄生インダクタンスや寄生容量が問題に
なる場合、第１の回路素子３２の直下に、第２の回路装
置を配置させることができるので、寄生インダクタンス
や寄生容量の影響を最小にすることができる。

【００７１】第７に、一般的な混成集積回路装置では、
コントロール部は共通で、パワー素子を変えてシリーズ
ラインナップを揃えることがある。また、同じ回路を２
チャンネル、３チャンネル化することもある。従って、
第２の回路装置４０にコントロール部を内蔵させること
によって、第２の回路装置４０をシリーズ共通部品とし
て扱うことができる。更には、第２の回路装置４０のみ
を単体で販売することも可能である。

【００７２】第８に、図２から明らかなように、パワー
リード３３は、図１の金属細線と比較すると、上方への
盛り上がりの無い形状となっている。このことから、第
１の回路素子３２を被覆する絶縁性樹脂の厚みを薄くす
ることができる。従って、第１の回路装置を更に薄型化
することができる。更には、樹脂層を薄くすることによ
り、第１の回路装置３２の放熱性を向上させることがで
きる。

【００７３】第９に、第１の回路素子３２をフェイスダ
ウンで実装することにより、ヒートシンクを省いた構造
を実現できる。このことにより、第１の回路装置を更に
薄型化することができる。

【００７４】第１０に、パワーリード３３で第１の回路
素子３２の電気的接続を行うことにより、電流ラインを
太くすることができる。従って、オン抵抗を低減させる
ことができる。

【００７５】第１１に、第1の回路装置３０に内蔵され
るパワー素子３２Ａと、第２の回路素子４０に内蔵され
る熱検知素子とを熱的に結合させることにより、パワー
素子３２Ａの温度を精度良く検出することができる。従
って、加熱保護回路の加熱保護の精度を向上させること
ができる。

【００７６】第１２に、第２の回路装置に内蔵されるド
ライブ回路と、第１の回路装置３０に内蔵されたパワー
素子との距離を短くすることができる。従って、高周波
で動作させた場合においても、寄生インダクタンスや寄
生容量を小さくすることができる。このことから、パワ
ー素子のＯＮ／ＯＦＦ波形にノイズが発生するのを防止
することができる。

【図面の簡単な説明】

【図１】本発明に係る混成集積回路装置の断面図（Ｂ）
である。

【図２】本発明に係る混成集積回路装置の断面図（Ｂ）
である。

【図３】ＤＣ−ＤＣコンバータの斜視図（Ａ）および断
面図（Ｂ）である。

【図４】ＤＣ−ＤＣコンバータの動作例を説明する回路
図である。

【図５】従来の混成集積回路装置の断面図である。

【図６】従来の混成集積回路装置に実装される半導体装
置の断面図である。

【図７】従来の混成集積回路装置に実装される半導体装
置の製造方法を説明する断面図（Ａ）−（Ｄ）である。

【符号の説明】

２０ 混成集積回路装置 ２２ リード ３０ 第１の回路装置 ３２ 第１の回路素子 ４０ 第２の回路装置 ４２ 第２の回路素子 ４３ 裏面素子 ２０Ｃ ＤＣ−ＤＣコンバータ ３２Ａ パワー素子

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の導電パターンと、前記第１の導電
   パターンに固着された第１の回路素子と、前記第１の導
   電パターンおよび前記第１の回路素子を封止し且つ全体
   を支持する第１の絶縁性樹脂とから構成される第１の回
   路装置と、 第２の導電パターンと、前記第２の導電パターンに固着
   された第２の回路素子と、前記第２の導電パターンおよ
   び前記第２の回路素子を封止し且つ全体を支持する第２
   の絶縁性樹脂とから構成される第２の回路装置とを有
   し、 前記第１の回路装置にはパワー系の半導体素子が組み込
   まれ、前記第２の回路装置は温度検出手段を備える加熱
   保護回路を有する半導体素子が組み込まれ、 前記第２の回路装置は、前記第１の回路装置の前記パワ
   ー系の半導体素子の下方に熱的に結合することを特徴と
   する混成集積回路装置。
2. 【請求項２】 前記温度検出手段により前記パワー系の
   素子の温度を検出し、この温度が一定以上である場合は
   前記加熱保護回路から前記第１の回路装置へ検出信号を
   伝え、前記検出信号により前記パワー系の半導体素子へ
   の導通を遮断することを特徴とする請求項１記載の混成
   集積回路装置。
3. 【請求項３】 前記第１の回路装置は、前記第２の回路
   装置よりも大きく形成され、少なくとも１つの前記第２
   の回路装置が前記第１の回路装置の裏面に実装されるこ
   とを特徴とする請求項１から請求項２のいずれかに記載
   の混成集積回路装置。
4. 【請求項４】 前記第１の回路装置の裏面には、前記第
   ２の回路装置の他に少なくとも１つの裏面素子が実装さ
   れることを特徴とする請求項１から請求項３のいずれか
   に記載の混成集積回路装置。
5. 【請求項５】 前記第１の回路装置および／または前記
   第２の回路装置の導電パターンが露出しない面には、放
   熱板が設けられることを特徴とする請求項１から請求項
   ４のいずれかに記載の混成集積回路装置。
6. 【請求項６】 前記第１の回路装置には、リードが設け
   られ、前記リードにより前記第１の回路装置を狭持する
   ことを特徴とする請求項１記載の混成集積回路装置。
7. 【請求項７】 前記パワー系の半導体素子は、フェイス
   ダウンで実装され、前記金属細線の代替としてパワーリ
   ードを用いることを特徴とする請求項１記載の混成集積
   回路装置。