JP5880331B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5880331B2
JP5880331B2 JP2012164713A JP2012164713A JP5880331B2 JP 5880331 B2 JP5880331 B2 JP 5880331B2 JP 2012164713 A JP2012164713 A JP 2012164713A JP 2012164713 A JP2012164713 A JP 2012164713A JP 5880331 B2 JP5880331 B2 JP 5880331B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
package
mold resin
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012164713A
Other languages
English (en)
Other versions
JP2014027045A (ja
Inventor
崇 後藤
崇 後藤
亮太郎 三浦
亮太郎 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012164713A priority Critical patent/JP5880331B2/ja
Publication of JP2014027045A publication Critical patent/JP2014027045A/ja
Application granted granted Critical
Publication of JP5880331B2 publication Critical patent/JP5880331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ダイパッドの一面側に半導体素子をマウントし、ダイパッドの他面側を露出面とした状態で、モールド樹脂によるパッケージを構成してなる半導体装置に関する。
従来より、例えばSOP、QFP等の半導体装置にあっては、放熱性の向上を図るために、半導体素子が装着されたダイパッド(或いはダイパッドに熱的に接続されたヒートシンク)の下面側を、パッケージ外部に露出させるようにしたものがある。図12は、この種の半導体装置1の構成を概略的に示している。即ち、半導体素子(ICチップ)2は、ダイパッド3上にマウントされ、半導体素子2の上面の電極とリードフレーム(全体として図示せず)のリード端子4とをボンディングワイヤ5で接続される。そして、半導体素子2の周囲をモールド樹脂によりモールドしてパッケージ6を形成して半導体装置1が構成される。このとき、ダイパッド3の下面側は、露出面とされている。
この種の半導体装置1にあっては、例えばパワーIC等、一部のリード端子4(ピン)が高電圧(数百V〜1000V程度)となるものがある。この場合、電気的絶縁を図るために、その高圧ピン(図12で左側のリード端子4)と、露出した低電圧の導体部分(ダイパッド3)との間における沿面距離(空間距離)Sを確保することが必要となる。そこで、従来では、例えば特許文献1に示されるように、高圧のリード端子とヒートシンクとの間の、沿面距離(空間距離)が十分に確保できない部分に、絶縁シートを配置することによって、絶縁を図ることが提案されている。
特開平9−153574号公報
しかしながら、上記したような、半導体部品の高圧のリード端子とヒートシンクの露出部分との間における電気的絶縁を確保するために、絶縁シートを配置するものでは、絶縁シートという別部材を追加する必要があると共に、組付け工程も増えることになり、構成の複雑化やコストアップを招いてしまう。
本発明は上記事情に鑑みてなされたものであり、その目的は、パッケージからダイパッドを露出させた構成のものにおいて、電気的絶縁を確保するための構成を簡単に済ませることができる半導体装置を提供することにある。
上記目的を達成するために、本発明の請求項1の半導体装置(11、21、31、41、51、61、71、81、91)は、ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の一面側に半導体素子(13、45、47)をマウントし、前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側を露出させた状態で、モールド樹脂によるパッケージ(14、42)を構成してなるものであって、前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側のうち、該ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)に対して高電位となる高圧部の近傍に位置し、且つ、前記半導体素子(13、45、47)がマウントされた領域に対応した部分を含んだ一部の領域に、前記パッケージ(14、42)を構成するモールド樹脂により一体に覆われた被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)が設けられていると共に、前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)の他面側のうち、前記パッケージ(14、42)外に露出した高圧部から所定距離以上の範囲を覆うように形成されることにより、必要な沿面距離としての空間距離(S)が確保されているところに特徴を有する。
上記構成によれば、ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側の全体がパッケージ(14、42)から露出されるのではなく、高圧部に近い一部分が被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)によって覆われることにより、高圧部からダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の露出部までの距離が遠くなり、その分沿面距離(空間距離)を確保することができる。このとき、被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、パッケージ(14、42)を構成するモールド樹脂により、パッケージ(14、42)の成形時に一体に設けることができるので、別部材を追加する必要がなく、組付け工程が増えることもなく済ませることができる。
従って、請求項1の発明によれば、パッケージ(14、42)からダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)を露出させた構成のものにおいて、電気的絶縁を確保するための構成を簡単に済ませることができるという優れた効果を得ることができる。
このとき、前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)を、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)の他面側のうち、前記パッケージ(14、42)外に露出した高圧部から所定距離以上の範囲を覆うように形成することにより、必要な沿面距離としての空間距離(S)を確保するようにした。これによれば、高圧部とダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)との間の電位差に応じた必要な沿面距離(空間距離)を確保できるように、被覆部を形成することができ、効果的となる。尚、前記所定距離とは、電位差に応じて予め設定することができ、例えば2点間の電位差が700Vの場合は、2.4mm以上といったように設定することができる。
本発明においては、前記ダイパッド(15、23、44、62、63、82、83)の他面側に、前記高圧部に近い部分が他の部分より薄肉となった凹部(15a、23a、44a、62a、63a、82a、83a)を形成し、前記パッケージ(14、42)の成形時に前記凹部(15a、23a、44a、62a、63a、82a、83a)内に前記モールド樹脂を充填させることにより、前記被覆部(18、24、49、64、65、84、85)を設けるようにすることができる(請求項2の発明)。或いは、前記ダイパッド(32、52、72、73、92、93)の他面側に、前記パッケージ(14、42)の成形時にモールド樹脂の進入を防止するための溝(32a、52a、72a、73a、92a、93a)を、前記他面側の途中部に形成することにより、前記被覆部(33、53、74、75、94、95)を設けるように構成することができる(請求項3の発明)。いずれも、簡単な構成で、目的とする被覆部を、工程を追加したり複雑化したりすることなく形成することができる。
本発明の第1の実施例を示すものであり、半導体装置の構成を概略的に示す縦断面図 半導体装置の底面図 本発明の第2の実施例を示す図2相当図 本発明の第3の実施例を示す図1相当図 本発明の第4の実施例を示す図1相当図 図2相当図 本発明の第5の実施例を示す図1相当図 本発明の第6の実施例を示す図1相当図 本発明の第7の実施例を示す図1相当図 本発明の第8の実施例を示す図1相当図 本発明の第9の実施例を示す図1相当図 従来例を示す図1相当図
以下、本発明を具体化したいくつかの実施例について、図1ないし図11を参照しながら説明する。尚、以下に述べる各実施例においては、各実施例間で共通する部分については、同一符号を付し、説明を繰返すことを省略することとする。また、半導体装置の各断面図においては、便宜上、パッケージを構成するモールド樹脂層に対するハッチングを省略している。
(1)第1の実施例
まず、図1及び図2を参照して、本発明の第1の実施例について述べる。図1及び図2は、第1の実施例に係る半導体装置11の構成を概略的に示すものである。この半導体装置11は、半導体素子(ICチップ)13をリードフレーム(全体としての図示は省略)に装着し、それらを例えばエポキシ樹脂からなるモールド樹脂層(パッケージ)14により樹脂封止して構成されている。
このとき、詳しく図示はしないが、前記リードフレームは、金属薄板を打抜いて形成され、前記半導体素子13がマウントされる矩形状のダイパッド(アイランド)15と、半導体装置11の外部に突出する複数本のリード端子16とを、外側部において図示しないフレーム部(連結部)で相互に連結した形態に構成されている。前記フレーム部は、樹脂封止後に切断除去されるようになっている。
前記半導体素子13は、ダイパッド15よりもやや小さい矩形チップ状をなし、図1に示すように、前記リードフレームのダイパッド15の一面側である上面にマウント(接着)され、熱的に接続されている。ダイパッド15の電位は例えば0Vとされる。前記半導体素子13の上面の各電極部(図示せず)と、前記リードフレームの各リード端子16とが、Au、Al等のボンディグワイヤ17にて接続される。尚、この実施例及び以下に述べる各実施例においては、ダイパッドのうち半導体素子が載置される一面側を上面と称し、それとは反対側の、少なくとも一部がパッケージから露出される他面側を下面と称することとする。
前記モールド樹脂層14は、図1に示すように、半導体素子13の周囲を、ダイパッド15の下面を除いて封止するような矩形状に構成され、このとき、前記各リード端子16の先端側が、モールド樹脂層14の側面から外部(左右の側方)に導出され、整形されている。図示はしないが、この半導体装置11は、プリント配線基板上に実装され、このとき、各リード端子16が基板上の各ランドに半田付けされると共に、前記ダイパッド15も基板上のパターンに半田付けされるようになっている。
さて、本実施例では、図2に示すように、半導体装置11の複数本のリード端子16のうち、図で左辺側の手前側端部に位置するリード端子16Aが、前記ダイパッド15に対し、高電位(例えば700V)となる高圧部とされている(以下「高圧リード端子16A」という)。それ以外のリード端子16は比較的低電位とされる。そして、図1にも示すように、ダイパッド15の他面側である下面は、モールド樹脂層14の底面に全体が露出しているのではなく、そのうち、高圧部である高圧リード端子16Aに近い側で、該モールド樹脂層14と一体に設けられた被覆部18により覆われている。
この被覆部18は、図2に示すように、高圧リード端子16Aから、所定距離の範囲について円を描くようにして、ダイパッド15の下面の一部を覆うように設けられる。具体例をあげると、前記所定距離としては、高圧リード端子16Aとダイパッド15との2点間の電位差が700Vの場合には、例えば2.4mm以上とされる。また、図1に示すように、被覆部18は、ダイパッド15の下面のうち、前記半導体素子13がマウントされた領域に対応した部分(半導体素子13を投影した部分)を含んで設けられている。つまり、被覆部18が半導体素子13の領域にまで存在(位置)している。更にこの場合、被覆部18は、ダイパッド15の形状(長方形)に対し、その縦方向及び横方向の中心線(並びに中心点)に関して非対称形状に設けられている。
このとき、本実施例では、被覆部18を形成するために、前記ダイパッド15の下面側には、予め、被覆部18を設ける部分について、他の部分より厚みが薄肉とされた凹部15aが形成されている。ダイパッド15の上面は平坦面とされる。この凹部15a(薄肉部)は、例えば、リードフレーム形成時におけるプレス成形、或いはエッチング等により形成することが可能となる。
また、次に述べるように、前記モールド樹脂層14は、半導体素子13が実装されたリードフレームを成形型内に収容し、モールド成型を行うことにより得られる。その際、成形型のうち、モールド樹脂層14の底面を構成する部分がフラットな形状をなすことにより、その型面と凹部15aの下面との間に隙間ができ、その隙間に、モールド樹脂が充填されることにより、被覆部18が形成されるようになっている。
次に、上記した半導体装置11を製造するための方法について述べる。半導体装置11を製造するにあたっては、以下の工程が順に実行される。即ち、リードフレームの製造工程においては、ダイパッド15の下面側に凹部15aが、例えばプレス成形により形成されている。半導体装置11の製造にあたっては、まず、前記リードフレームのダイパッド15の上面に、半導体素子13を接着するマウント工程が実行される。
そして、ダイパッド15上にマウントされた半導体素子13の表面の各電極部と、リードフレームの各リード端子16とをボンディングワイヤ17により接続する電気的接続工程が実行される。これにてリードフレームに半導体素子13が装着された被モールド物が得られる。次いで、この被モールド物に対する樹脂モールド工程が実行される。図示はしないが、この樹脂モールド工程では、前記モールド樹脂層14の外形に相当するキャビティを有する成形型(上型及び下型)が用いられ、前記被モールド物が成形型(キャビティ)内にセットされる。
この状態で、キャビティ内に例えばエポキシ樹脂が注入されて硬化されることにより、半導体素子13やダイパッド15部分、リード端子16の基端側の半導体素子13との接続部分(ボンディングワイヤ17部分)等を一体にモールドしたモールド樹脂層(パッケージ)14が形成される。離型後、上記したようにリードフレームのフレーム部の切除や各リード端子16の整形などが行われ、半導体装置11が得られる。このとき、上記したように、ダイパッド15の凹部15aの下面とキャビティとの間に形成される隅間部分に、モールド樹脂が充填されることにより、被覆部18が一体に形成されるのである。
上記のように構成された本実施例の半導体装置11においては、ダイパッド15の下面全体がモールド樹脂層14から露出されるのではなく、高圧リード端子16Aに近い一部分が被覆部18によって覆われることにより、高圧リード端子16Aからダイパッド15の露出部までの距離が遠くなり、その分、沿面距離(空間距離)Sを確保することができる。このとき、被覆部18は、モールド樹脂層14(パッケージ)に一体に設けられているので、別部材を追加する必要がなく、成形型の変更や組付け工程の増加を招くこともなく済ませることができる。
従って、本実施例によれば、モールド樹脂層14からダイパッド15を露出させた構成の半導体装置11において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができるという優れた効果を得ることができるものである。モールド樹脂層(パッケージ)14が大型化することがないことは勿論である。
特に本実施例では、被覆部18を、高圧リード端子16Aから電位差(例えば700V)に応じた所定距離(例えば2.4mm)以上の範囲を覆うような円弧状に設けたので、絶縁性を確保できつつも、必要以上に被覆することなく十分な放熱性も維持することができ、より効果的となる。更に本実施例では、被覆部18を形成するために、ダイパッド15に他の部分より薄肉となった凹部15aを形成するようにしたので、簡単な構成で、目的とする被覆部18を、工程を追加したり複雑化したりすることなく形成することができるといった利点も得ることができる。
(2)第2、第3の実施例
図3は、本発明の第2の実施例に係る半導体装置21を示すものであり、上記第1の実施例と異なるところは、次の点にある。即ち、この第2の実施例では、半導体装置21の図で左辺側に設けられている複数本のリード端子22が、ダイパッド23(例えば0V)に対し、高電位(例えば700V)となる高圧部とされている(以下「高圧リード端子22」という)。図で右辺側の複数本のリード端子16は比較的低電位とされる。そして、ダイパッド23の下面は、高圧部である高圧リード端子22に近い側で、モールド樹脂層14と一体に設けられた被覆部24により覆われている。
前記被覆部24は、前記高圧リード端子22から所定距離(2.4mm)の範囲について、ダイパッド23の下面のうち、半導体素子13がマウントされた領域に対応した部分(半導体素子13を投影した部分)を含んで、一部を覆うように設けられる。従って、ダイパッド23の下面のうち、図で左辺部の矩形状の領域全体を覆うように設けられる。また、この場合も、前記被覆部24を形成するために、前記ダイパッド23の下面側の被覆部24を設ける部分には、他の部分より厚みが薄肉とされた凹部23aが予め形成されている。
従って、上記第1の実施例と同様に、この第2の実施例においても、モールド樹脂層14からダイパッド23を露出させた構成の半導体装置21において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
図4は、本発明の第3の実施例に係る半導体装置31を示すものであり、次の点が、上記第1の実施例と異なっている。即ち、半導体装置31は、ダイパッド32上に半導体素子13をマウントし、モールド樹脂層(パッケージ)14により樹脂封止して構成されている。このとき、複数本のリード端子16のうち、図で左辺側の手前側端部に位置して、ダイパッド32に対し高電位となる高圧リード端子16Aが設けられている。それ以外のリード端子16は比較的低電位とされる。
そして、ダイパッド32の下面は、高圧リード端子16Aに近い側で、該モールド樹脂層14と一体に設けられた被覆部33により覆われている。被覆部33は、前記高圧リード端子16Aから所定距離の範囲について、ダイパッド32の下面のうち、半導体素子13がマウントされた領域に対応した部分(半導体素子13を投影した部分)を含んで、一部を覆うように設けられる。
この第3の実施例では、モールド樹脂層14に被覆部33を一体に形成するために、ダイパッドに凹部を設けることに代えて、ダイパッド32の下面側に、モールド樹脂層14の成形時にモールド樹脂のそれ以上の進入を防止するための溝32aが被覆部33の外形に沿うように形成されている。このとき、被覆部33は、ダイパッド32の下面において、他の部分よりもやや盛上がった形態をなし、溝32aにより樹脂の流れがせき止められるようにして形成される。
この構成によっても、簡単な構成で、目的とする被覆部33を、工程を追加したり複雑化したりすることなく形成することができる。従って、第3の実施例によれば、上記第1、第2の実施例と同様に、モールド樹脂層14からダイパッド32を露出させた構成の半導体装置31において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
(3)第4、第5の実施例
次に、図5〜図7を参照して、本発明の第4、第5の実施例について述べる。尚、以下に述べる第4〜第9の実施例に係る半導体部品は、パッケージ(モールド樹脂層)内に複数個(2個)の半導体素子を備えたいわゆるマルチチップ構造を備えたものである。以下、上記第1の実施例と異なる点を中心に述べる。
図5及び図6は、本発明の第4の実施例に係る半導体装置41の構成を示している。この半導体装置41は、1つのモールド樹脂層(パッケージ)42に、複数個例えば2個のダイパッド43、44を図で左右に並んで備えている。図で左側の第1のダイパッド43の上面には、第1の半導体素子45がマウントされ、この第1の半導体素子45と、モールド樹脂層42の左辺部に設けられる複数本のリード端子46とが、ボンディングワイヤ17により接続されている。第1のダイパッド43の下面は、全体がモールド樹脂層42から露出している。
一方、図で右側に位置する第2のダイパッド44は、第1のダイパッド43の右側に僅かな間隔をおいて配置されており、その上面には、第2の半導体素子47がマウントされ、この第2の半導体素子47と、モールド樹脂層42の右辺部に設けられる複数本のリード端子48とが、ボンディングワイヤ17により接続されている。この場合、第2のダイパッド44は低電位(低圧側)とされているのに対し、第1のダイパッド43は、それより高電位(高圧側)となる高圧部とされている。
また、本実施例では、図6に示すように、第1のダイパッド43と第2のダイパッド44とは、前記第1の半導体素子45及び第2の半導体素子47の大きさの相違に合せて、その大きさ(主として前後方向の寸法)が異なっており、第2のダイパッド44の方が大形に構成されている。そして、低圧側である第2のダイパッド44の下面側には、前記高圧部である高圧側の第1のダイパッド43に近い部分に位置して、モールド樹脂層42と一体に被覆部49が設けられている。
この被覆部49は、図6に示すように、高圧部である第1のダイパッド43から所定距離の範囲について第2のダイパッド44の下面の、第2の半導体素子47がマウントされた領域に対応した部分(第2の半導体素子47を投影した部分)を含む一部を覆うように設けられる。このとき、前記被覆部49を形成するために、第2のダイパッド44の下面側には、被覆部49に対応して他の部分より厚みが薄肉とされた凹部44aが予め形成されている。
本実施例の半導体装置41においては、低圧側の第2のダイパッド44の下面全体がモールド樹脂層42から露出されるのではなく、高圧部である第1のダイパッド43に近い一部分が被覆部49によって覆われることにより、沿面距離(空間距離)Sを確保することができる。このとき、被覆部49は、モールド樹脂層42(パッケージ)に一体に設けられているので、別部材を追加する必要がなく、成形型の変更や組付け工程の増加を招くこともなく済ませることができる。
従って、この第4の本実施例においても、モールド樹脂層42からダイパッド43、44を露出させた構成の半導体装置41において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができるという優れた効果を得ることができるものである。被覆部49を形成するために、第2のダイパッド44に他の部分より薄肉となった凹部44aを形成するようにしたので、簡単な構成で、目的とする被覆部49を、工程を追加したり複雑化したりすることなく形成することができるといった利点も得ることができる。
図7は、本発明の第5の実施例に係る半導体装置51を示し、上記第4の実施例の半導体装置41とは、次の点が異なっている。即ち、この半導体装置51は、1つのモールド樹脂層(パッケージ)42に、複数個例えば2個のダイパッド43、52を図で左右に並んで備えている。図で右側の第2のダイパッド52は低電位(低圧側)とされているのに対し、図で左側の第1のダイパッド43は、それより高電位となる高圧部とされている。第1のダイパッド43の下面は、全体がモールド樹脂層42から露出している。
そして、低圧側である第2のダイパッド52の下面側には、高圧部である第1のダイパッド43に近い部分(第1のダイパッド43から所定距離の範囲)に位置して、モールド樹脂層42と一体に被覆部53が設けられている。この場合、モールド樹脂層42に被覆部53を一体に形成するために、ダイパッドに凹部を設けることに代えて、ダイパッド52の下面側に、モールド樹脂層42の成形時にモールド樹脂の進入を防止するための溝52aが被覆部53の外形に沿うように形成されている。被覆部53は、ダイパッド52の下面において、他の部分よりもやや盛上がった形態をなし、溝52aにより樹脂の流れがせき止められるようにして形成される。
従って、この第5の本実施例においても、第4の実施例と同様に、モールド樹脂層42からダイパッド43、52を露出させた構成の半導体装置51において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、沿面距離Sを確保することができ、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
尚、上記した第4、第5の実施例においては、低圧側である第2のダイパッドの下面側に、高圧部である第1のダイパッドに近い部分(第1のダイパッドから所定距離の範囲)に位置して、モールド樹脂層と一体に被覆部を設けるようにしたが、それとは逆に、高圧部である第1のダイパッドの低圧側である第2のダイパッドに近い部分に位置して、被覆部を設けるようにしても良い。
(4)第6〜第9の実施例、その他の実施例
図8は、本発明の第6の実施例に係る半導体装置61の構成を示しており、上記第4の実施例の半導体装置41とは、次の点で異なっている。この半導体装置61は、1つのモールド樹脂層(パッケージ)42に、複数個例えば2個のダイパッド62、63を図で左右に並んで備えている。この場合も、第2のダイパッド63は低電位(低圧側)とされているのに対し、第1のダイパッド62は、それより高電位(高圧側)となる高圧部とされている。
そして、第1のダイパッド62の下面には、第2のダイパッド63に近接している部分に位置して、モールド樹脂層42と一体に第1の被覆部64が設けられている。これと共に、第2のダイパッド63の下面には、第1のダイパッド62に近接している部分に位置して、モールド樹脂層42と一体に第2の被覆部65が設けられている。つまり、被覆部64、65が、双方のダイパッド62、63の下面側の、互いに近接している部分に設けられている。
また、このとき、前記被覆部64、65を形成するために、第1のダイパッド62の下面側には、第1の被覆部64に対応して他の部分より厚みが薄肉とされた凹部62aが予め形成されていると共に、第2のダイパッド63の下面側には、第2の被覆部65に対応して他の部分より厚みが薄肉とされた凹部63aが予め形成されている。これにより、モールド樹脂層42を形成する工程において、被覆部64、65を一体に形成することができる。
本実施例の半導体装置61においては、第1、第2のダイパッド62、63において、互いに近接している部分が、第1、第2の被覆部64、65によって夫々覆われることにより、それらの間の沿面距離(空間距離)Sを十分に確保することができる。従って、この第6の本実施例においても、モールド樹脂層42からダイパッド62、63を露出させた構成の半導体装置61において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができるという優れた効果を得ることができる。
図9は、本発明の第7の実施例に係る半導体装置71を示すものであり、上記第6の実施例と異なる点は、被覆部の構成(形成方法)にある、即ち、半導体装置71は、1つのモールド樹脂層42に、高圧側の第1のダイパッド72と、低圧側の第2のダイパッド73とを図で左右に並んで備えている。第1のダイパッド72の下面の相手側に近い部分には、モールド樹脂層42と一体に第1の被覆部74が設けられていると共に、第2のダイパッド73の下面の相手側に近い部分には、モールド樹脂層42と一体に第2の被覆部75が設けられている。
この場合、モールド樹脂層42に第1、第2の被覆部74、75を一体に形成するために、ダイパッドに凹部を設けることに代えて、第1、第2のダイパッド72、73の下面側に、モールド樹脂層42の成形時にモールド樹脂の進入を防止するための溝72a、73aが、第1、第2の被覆部74、75の形状に合せて夫々形成されている。各被覆部74、75は、ダイパッド72、73の下面において、他の部分よりもやや盛上がった形態をなし、溝72a、73aにより樹脂の流れがせき止められるようにして形成される。
従って、この第7の本実施例においても、第6の実施例と同様に、モールド樹脂層42からダイパッド72、73を露出させた構成の半導体装置71において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、沿面距離Sを確保することができ、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
図10は、本発明の第8の実施例に係る半導体装置81の構成を示している。この半導体装置81は、1つのモールド樹脂層(パッケージ)42に、第1、第2の2個のダイパッド82、83を図で左右に並んで備えている。図で左側の第1のダイパッド82の上面には、第1の半導体素子45がマウントされ、この第1の半導体素子45と、モールド樹脂層42の左辺部に設けられる複数本のリード端子46とが、ボンディングワイヤ17により接続されている。このときモールド樹脂層42の左辺部に設けられるリード端子46には、高圧部となる高圧リード端子46Aを含んでいる。従って、第1のダイパッド82が、請求項7における一方のダイパッド、第2のダイパッド83が、請求項7における他方のダイパッドとなる。
一方、図で右側に位置する第2のダイパッド83の上面には、第2の半導体素子47がマウントされ、この第2の半導体素子47と、モールド樹脂層42の右辺部に設けられる複数本のリード端子48とが、ボンディングワイヤ17により接続されている。この場合、第2のダイパッド83は低電位(例えば0V)とされているのに対し、第1のダイパッド82はそれより高電位(例えば300V)とされ、高圧リード端子46Aは、更に高電位(例えば600V)とされている。
そして、本実施例では、第1のダイパッド82の下面には、高圧リード端子46Aに近い部分(図で左側)に位置して、モールド樹脂層42と一体に第1の被覆部84が設けられている。これと共に、第2のダイパッド83の下面の、第1のダイパッド82に近い部分(図で左側)には、モールド樹脂層42と一体に第2の被覆部85が設けられている。これら第1、第2の被覆部84、85は、2点間の電位差(上記した例では300V)に応じた領域に設けられている。また、第1、第2の被覆部84、85は、非対称形状に設けられている。
この場合、モールド樹脂層42に第1、第2の被覆部84、85を一体に形成するために、第1、第2のダイパッド82、83には、夫々、他の部分より厚みが薄肉とされた凹部82a、83aが予め形成されている。これにより、モールド樹脂層42を形成する工程において、被覆部84、85を一体に形成することができる。
本実施例の半導体装置81においては、第1のダイパッド82の下面のうち、高圧リード端子46Aに近い部分が第1の被覆部84によって覆われていることにより、それらの間の第1の沿面距離(空間距離)S1を十分に確保することができる。また、第2のダイパッド83の下面のうち、第1のダイパッド82に近い部分が第2の被覆部85によって覆われていることにより、それらの間の第2の沿面距離(空間距離)S2を十分に確保することができる。
従って、この第8の本実施例においても、モールド樹脂層42からダイパッド82、3を露出させた構成の半導体装置81において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
図11は、本発明の第9の実施例に係る半導体装置91の構成を示しており、上記第8の実施例の半導体装置81と異なる点は、被覆部の構成(形成方法)にある、即ち、半導体装置91は、モールド樹脂層42の図で左側に、高電位(例えば600V)となる高圧リード端子46Aを有すると共に、モールド樹脂層42内に、次に高電位(例えば300Vとなる)第1のダイパッド92と、低電位(0V)の第2のダイパッド93とを図で左右に並んで備えている。
第1のダイパッド92の下面には、高圧リード端子46Aに近い部分(図で左側)に位置して、モールド樹脂層42と一体に第1の被覆部94が設けられている。これと共に、第2のダイパッド93の下面の、第1のダイパッド92に近い部分(図で左側)には、モールド樹脂層42と一体に第2の被覆部95が設けられている。
この場合、モールド樹脂層42に第1、第2の被覆部94、95を一体に形成するために、ダイパッドに凹部を設けることに代えて、第1、第2のダイパッド92、93の下面側に、モールド樹脂層42の成形時にモールド樹脂の進入を防止するための溝92a、93aが、第1、第2の被覆部94、95の形状に合せて夫々形成されている。各被覆部94、95は、ダイパッド92、93の下面において、他の部分よりもやや盛上がった形態をなし、溝72a、73aにより樹脂の流れがせき止められるようにして形成される。
従って、この第9の本実施例においても、第8の実施例と同様に、モールド樹脂層42からダイパッド92、93を露出させた構成の半導体装置において、従来のような別部材の絶縁シートにより絶縁性を確保するものと異なり、沿面距離S1、S2を確保することができ、電気的絶縁を確保するための構成を簡単に済ませることができる等の優れた効果を得ることができる。
尚、本発明は上記し且つ図面に示した各実施例に限定されるものではなく、例えば、リード端子をパッケージの四辺部から延出させた構成の半導体装置に適用しても良く、また、1つのパッケージ(モールド樹脂層)に、3個以上のダイパッド(半導体素子)を備えた構成のものであっても良い等、要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
図面中、11、21、31、41、51、61、71、81、91は半導体装置、13、45、47は半導体素子、14、42はモールド樹脂層(パッケージ)、15、23、32、43、44、52、62、63、72、73、82、83、92、93はダイパッド、15a、23a、44a、62a、63a、82a、83aは凹部、16A、22、46Aは高圧リード端子(高圧部)、18、24、33、49、53、64、65、74、75、84、85、94、95は被覆部、32a、52a、72a、73a、92a、93aは溝を示す。

Claims (7)

  1. ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の一面側に半導体素子(13、45、47)をマウントし、前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側を露出させた状態で、モールド樹脂によるパッケージ(14、42)を構成してなる半導体装置(11、21、31、41、51、61、71、81、91)であって、
    前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側のうち、該ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)に対して高電位となる高圧部の近傍に位置し、且つ、前記半導体素子(13、45、47)がマウントされた領域に対応した部分を含んだ一部の領域に、前記パッケージ(14、42)を構成するモールド樹脂により一体に覆われた被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)が設けられていると共に、
    前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)の他面側のうち、前記パッケージ(14、42)外に露出した高圧部から所定距離以上の範囲を覆うように形成されることにより、必要な沿面距離としての空間距離(S)が確保されていることを特徴とする半導体装置。
  2. 前記ダイパッド(15、23、44、62、63、82、83)の他面側には、前記高圧部に近い部分が他の部分より薄肉となった凹部(15a、23a、44a、62a、63a、82a、83a)が形成されており、前記パッケージ(14、42)の成形時に前記凹部(15a、23a、44a、62a、63a、82a、83a)内に前記モールド樹脂を充填させることにより、前記被覆部(18、24、49、64、65、84、85)が設けられていることを特徴とする請求項1記載の半導体装置。
  3. 前記ダイパッド(32、52、72、73、92、93)の他面側には、前記パッケージ(14、42)の成形時にモールド樹脂の進入を防止するための溝(32a、52a、72a、73a、92a、93a)が形成されており、前記他面側の途中部に前記溝(32a、52a、72a、73a、92a、93a)を形成することにより、前記被覆部(33、53、74、75、94、95)が設けられていることを特徴とする請求項1記載の半導体装置。
  4. 1つのパッケージ(42)に、低圧側とそれより高電位の高圧部となる高圧側との少なくとも2個のダイパッド(43、44、52、62、63、72、73、82、83、92、93)が並んで設けられるものであって、前記被覆部(49、53、64、65、74、75、84、85、94、95)は、前記低圧側のダイパッド(44、52、63、73、83、93)の他面側のうち、前記高圧側のダイパッド(43、62、72、82、92)に近い部分、或いは、前記高圧側のダイパッド(43、62、72、82、92)の他面側のうち、前記低圧側のダイパッド(44、52、63、73、83、93)に近い部分に設けられていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  5. 1つのパッケージ(42)に、低圧側とそれより高電位の高圧部となる高圧側との少なくとも2個のダイパッド(62、63、72、73、82、83、92、93)が並んで設けられるものであって、前記被覆部(64、65、74、75、84、85、94、95)は、前記双方のダイパッド(62、63、72、73、82、83、92、93)の他面側の、互いに近接している部分に設けられていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  6. 1つのパッケージ(42)に、少なくとも2個のダイパッド(82、83、92、93)が並んで設けられると共に、高圧部となる高圧リード端子(46A)を有するものであって、前記被覆部(84、95、94、95)は、前記高圧リード端子(46A)に近い側である一方のダイパッド(82、92)の他面側のうち、該高圧リード端子(46A)に近い部分に設けられていると共に、他方のダイパッド(83、93)の他面側のうち前記一方のダイパッド(82、92)に近い部分に設けられていることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
  7. 前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)に対し、その中心線或いは中心点に関して非対称形状をなすように形成されていることを特徴とする請求項1ないし6のいずれかに記載の半導体装置。
JP2012164713A 2012-07-25 2012-07-25 半導体装置 Expired - Fee Related JP5880331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012164713A JP5880331B2 (ja) 2012-07-25 2012-07-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012164713A JP5880331B2 (ja) 2012-07-25 2012-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2014027045A JP2014027045A (ja) 2014-02-06
JP5880331B2 true JP5880331B2 (ja) 2016-03-09

Family

ID=50200449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012164713A Expired - Fee Related JP5880331B2 (ja) 2012-07-25 2012-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5880331B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066561A (ja) * 2014-09-26 2016-04-28 株式会社オートネットワーク技術研究所 コネクタ装置
JP7154202B2 (ja) * 2019-10-21 2022-10-17 三菱電機株式会社 非絶縁型パワーモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250213B2 (ja) * 1997-03-19 2002-01-28 サンケン電気株式会社 リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP3424184B2 (ja) * 1998-05-13 2003-07-07 株式会社三井ハイテック 樹脂封止型半導体装置
JP2004208411A (ja) * 2002-12-25 2004-07-22 Denso Corp ハーフブリッジ回路用半導体モジュール
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP5181310B2 (ja) * 2010-06-24 2013-04-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2014027045A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US9613888B2 (en) Semiconductor device and semiconductor module
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20210296213A1 (en) Package structure for power converter and manufacture method thereof
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2017135230A (ja) 半導体装置およびその製造方法
JP6677616B2 (ja) 半導体装置の製造方法
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
KR20090121956A (ko) Led 패키지
JP6092645B2 (ja) 半導体装置
JP5880331B2 (ja) 半導体装置
JP2009194212A (ja) パワーモジュール構造
JP6345608B2 (ja) 半導体装置
JP2004363365A (ja) 半導体装置及びその製造方法
US12009287B2 (en) Semiconductor device with packaging material and metal member protruding from the packaging material
JP2010192930A (ja) アイランド露出型半導体装置
KR20120050283A (ko) Led 패키지
JP6869602B2 (ja) 半導体装置
CN102891090A (zh) 半导体器件及其封装方法
JP6407042B2 (ja) 半導体装置及びその製造方法
KR101469195B1 (ko) Led 패키지
JP2010103577A (ja) 半導体装置
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2006229263A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R151 Written notification of patent or utility model registration

Ref document number: 5880331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees