JP2014027045A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014027045A JP2014027045A JP2012164713A JP2012164713A JP2014027045A JP 2014027045 A JP2014027045 A JP 2014027045A JP 2012164713 A JP2012164713 A JP 2012164713A JP 2012164713 A JP2012164713 A JP 2012164713A JP 2014027045 A JP2014027045 A JP 2014027045A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- mold resin
- package
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置11の左辺側の1つのリード端子が、高電位(例えば700V)となる高圧リード端子16Aとされる。ダイパッド15の下面のうち、高圧リード端子16Aから所定距離の範囲を、モールド樹脂層14と一体の被覆部18により覆う。ダイパッド15の下面側には、予め、被覆部18を設ける部分について、他の部分より厚みが薄肉とされた凹部15aを形成する。型面と凹部15aの下面との間の隙間に、モールド樹脂が充填されることにより、被覆部18が形成される。
【選択図】図1
Description
まず、図1及び図2を参照して、本発明の第1の実施例について述べる。図1及び図2は、第1の実施例に係る半導体装置11の構成を概略的に示すものである。この半導体装置11は、半導体素子(ICチップ)13をリードフレーム(全体としての図示は省略)に装着し、それらを例えばエポキシ樹脂からなるモールド樹脂層(パッケージ)14により樹脂封止して構成されている。
図3は、本発明の第2の実施例に係る半導体装置21を示すものであり、上記第1の実施例と異なるところは、次の点にある。即ち、この第2の実施例では、半導体装置21の図で左辺側に設けられている複数本のリード端子22が、ダイパッド23(例えば0V)に対し、高電位(例えば700V)となる高圧部とされている(以下「高圧リード端子22」という)。図で右辺側の複数本のリード端子16は比較的低電位とされる。そして、ダイパッド23の下面は、高圧部である高圧リード端子22に近い側で、モールド樹脂層14と一体に設けられた被覆部24により覆われている。
次に、図5〜図7を参照して、本発明の第4、第5の実施例について述べる。尚、以下に述べる第4〜第9の実施例に係る半導体部品は、パッケージ(モールド樹脂層)内に複数個(2個)の半導体素子を備えたいわゆるマルチチップ構造を備えたものである。以下、上記第1の実施例と異なる点を中心に述べる。
図8は、本発明の第6の実施例に係る半導体装置61の構成を示しており、上記第4の実施例の半導体装置41とは、次の点で異なっている。この半導体装置61は、1つのモールド樹脂層(パッケージ)42に、複数個例えば2個のダイパッド62、63を図で左右に並んで備えている。この場合も、第2のダイパッド63は低電位(低圧側)とされているのに対し、第1のダイパッド62は、それより高電位(高圧側)となる高圧部とされている。
Claims (9)
- ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の一面側に半導体素子(13、45、47)をマウントし、前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側を露出させた状態で、モールド樹脂によるパッケージ(14、42)を構成してなる半導体装置(11、21、31、41、51、61、71、81、91)であって、
前記ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)の他面側のうち、該ダイパッド(15、23、32、43、44、52、62、63、72、73、82、83、92、93)に対して高電位となる高圧部の近傍に位置し、且つ、前記半導体素子(13、45、47)がマウントされた領域に対応した部分を含んだ一部の領域に、前記パッケージ(14、42)を構成するモールド樹脂により一体に覆われた被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)が設けられていることを特徴とする半導体装置。 - 前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)の他面側のうち、前記パッケージ(14、42)外に露出した高圧部から所定距離以上の範囲を覆うように形成されていることを特徴とする請求項1記載の半導体装置。
- 前記ダイパッド(15、23、44、62、63、82、83)の他面側には、前記高圧部に近い部分が他の部分より薄肉となった凹部(15a、23a、44a、62a、63a、82a、83a)が形成されており、前記パッケージ(14、42)の成形時に前記凹部(15a、23a、44a、62a、63a、82a、83a)内に前記モールド樹脂を充填させることにより、前記被覆部(18、24、49、64、65、84、85)が設けられていることを特徴とする請求項1又は2記載の半導体装置。
- 前記ダイパッド(32、52、72、73、92、93)の他面側には、前記パッケージ(14、42)の成形時にモールド樹脂の進入を防止するための溝(32a、52a、72a、73a、92a、93a)が形成されており、前記他面側の途中部に前記溝(32a、52a、72a、73a、92a、93a)を形成することにより、前記被覆部(33、53、74、75、94、95)が設けられていることを特徴とする請求項1又は2記載の半導体装置。
- 1つのパッケージ(42)に、低圧側とそれより高電位の高圧部となる高圧側との少なくとも2個のダイパッド(43、44、52、62、63、72、73、82、83、92、93)が並んで設けられるものであって、前記被覆部(49、53、64、65、74、75、84、85、94、95)は、前記低圧側のダイパッド(44、52、63、73、83、93)の他面側のうち、前記高圧側のダイパッド(43、62、72、82、92)に近い部分、或いは、前記高圧側のダイパッド(43、62、72、82、92)の他面側のうち、前記低圧側のダイパッド(44、52、63、73、83、93)に近い部分に設けられていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 1つのパッケージ(42)に、低圧側とそれより高電位の高圧部となる高圧側との少なくとも2個のダイパッド(62、63、72、73、82、83、92、93)が並んで設けられるものであって、前記被覆部(64、65、74、75、84、85、94、95)は、前記双方のダイパッド(62、63、72、73、82、83、92、93)の他面側の、互いに近接している部分に設けられていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 1つのパッケージ(42)に、少なくとも2個のダイパッド(82、83、92、93)が並んで設けられると共に、高圧部となる高圧リード端子(46A)を有するものであって、前記被覆部(84、95、94、95)は、前記高圧リード端子(46A)に近い側である一方のダイパッド(82、92)の他面側のうち、該高圧リード端子(46A)に近い部分に設けられていると共に、他方のダイパッド(83、93)の他面側のうち前記一方のダイパッド(82、92)に近い部分に設けられていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 前記2個のダイパッド(62、63、72、73、82、83、92、93)の他面側に夫々設けられる被覆部(64、65、74、75、84、85、94、95)は、非対称形状をなしていることを特徴とする請求項6又は7記載の半導体装置。
- 前記被覆部(18、24、33、49、53、64、65、74、75、84、85、94、95)は、前記ダイパッド(15、23、32、44、52、62、63、72、73、82、83、92、93)に対し、その中心線或いは中心点に関して非対称形状をなすように形成されていることを特徴とする請求項1ないし8のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012164713A JP5880331B2 (ja) | 2012-07-25 | 2012-07-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012164713A JP5880331B2 (ja) | 2012-07-25 | 2012-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027045A true JP2014027045A (ja) | 2014-02-06 |
JP5880331B2 JP5880331B2 (ja) | 2016-03-09 |
Family
ID=50200449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012164713A Expired - Fee Related JP5880331B2 (ja) | 2012-07-25 | 2012-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5880331B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016066561A (ja) * | 2014-09-26 | 2016-04-28 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
JP2021068779A (ja) * | 2019-10-21 | 2021-04-30 | 三菱電機株式会社 | 非絶縁型パワーモジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261755A (ja) * | 1997-03-19 | 1998-09-29 | Sanken Electric Co Ltd | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 |
JPH11330343A (ja) * | 1998-05-13 | 1999-11-30 | Mitsui High Tec Inc | 樹脂封止型半導体装置 |
JP2004208411A (ja) * | 2002-12-25 | 2004-07-22 | Denso Corp | ハーフブリッジ回路用半導体モジュール |
JP2007073743A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置 |
JP2012009610A (ja) * | 2010-06-24 | 2012-01-12 | Mitsubishi Electric Corp | 半導体装置 |
-
2012
- 2012-07-25 JP JP2012164713A patent/JP5880331B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261755A (ja) * | 1997-03-19 | 1998-09-29 | Sanken Electric Co Ltd | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 |
JPH11330343A (ja) * | 1998-05-13 | 1999-11-30 | Mitsui High Tec Inc | 樹脂封止型半導体装置 |
JP2004208411A (ja) * | 2002-12-25 | 2004-07-22 | Denso Corp | ハーフブリッジ回路用半導体モジュール |
JP2007073743A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置 |
JP2012009610A (ja) * | 2010-06-24 | 2012-01-12 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016066561A (ja) * | 2014-09-26 | 2016-04-28 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
JP2021068779A (ja) * | 2019-10-21 | 2021-04-30 | 三菱電機株式会社 | 非絶縁型パワーモジュール |
JP7154202B2 (ja) | 2019-10-21 | 2022-10-17 | 三菱電機株式会社 | 非絶縁型パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5880331B2 (ja) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
US9613888B2 (en) | Semiconductor device and semiconductor module | |
KR101513961B1 (ko) | 전력 반도체 모듈 및 그 제조방법 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US20210296213A1 (en) | Package structure for power converter and manufacture method thereof | |
EP2348550B1 (en) | Package structure and LED package structure | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
TWI505519B (zh) | 發光二極體燈條及其製造方法 | |
KR20150105923A (ko) | 반도체 장치 및 그 제조 방법 | |
JP6677616B2 (ja) | 半導体装置の製造方法 | |
US9620438B2 (en) | Electronic device with heat dissipater | |
JP6092645B2 (ja) | 半導体装置 | |
JP5880331B2 (ja) | 半導体装置 | |
JP2004363365A (ja) | 半導体装置及びその製造方法 | |
US12009287B2 (en) | Semiconductor device with packaging material and metal member protruding from the packaging material | |
US10074645B2 (en) | LED module and method of manufacturing the same | |
KR20120050283A (ko) | Led 패키지 | |
JP2010192930A (ja) | アイランド露出型半導体装置 | |
JP6869602B2 (ja) | 半導体装置 | |
JP2010010567A (ja) | 半導体装置およびその製造方法 | |
JP6407042B2 (ja) | 半導体装置及びその製造方法 | |
US20230298956A1 (en) | Semiconductor packages including a package body with grooves formed therein | |
JP2015005687A (ja) | 樹脂パッケージとこの樹脂パッケージを用いた電子機器 | |
JP2006229263A (ja) | 半導体装置 | |
KR20140053928A (ko) | Led 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5880331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |