JP2021068779A - 非絶縁型パワーモジュール - Google Patents

非絶縁型パワーモジュール Download PDF

Info

Publication number
JP2021068779A
JP2021068779A JP2019191900A JP2019191900A JP2021068779A JP 2021068779 A JP2021068779 A JP 2021068779A JP 2019191900 A JP2019191900 A JP 2019191900A JP 2019191900 A JP2019191900 A JP 2019191900A JP 2021068779 A JP2021068779 A JP 2021068779A
Authority
JP
Japan
Prior art keywords
package
power module
die pads
insulated power
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019191900A
Other languages
English (en)
Other versions
JP7154202B2 (ja
Inventor
中村　宏之
Hiroyuki Nakamura
宏之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019191900A priority Critical patent/JP7154202B2/ja
Priority to US16/931,945 priority patent/US11264312B2/en
Priority to DE102020124783.4A priority patent/DE102020124783A1/de
Priority to CN202011109448.9A priority patent/CN112768431A/zh
Publication of JP2021068779A publication Critical patent/JP2021068779A/ja
Application granted granted Critical
Publication of JP7154202B2 publication Critical patent/JP7154202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】本発明は、非絶縁型パワーモジュールにおいて、絶縁距離の確保とチップ搭載面積の確保とを両立することを目的とする。【解決手段】非絶縁型パワーモジュール１０１は、複数のダイパッド３と、複数のダイパッド３の上面３１に搭載される複数の半導体チップと、半導体チップを封止するパッケージ１０と、を備え、複数のダイパッド３の下面３２はパッケージ１０の下面１１から露出し、パッケージ１０の下面１１の、複数のダイパッド３の間の領域に第１溝１２が形成され、複数のダイパッド３は、厚み方向の断面形状が台形であり、上面３１の面積が下面３２の面積よりも大きい。【選択図】図４

Description

この発明は、非絶縁型パワーモジュールに関する。
非絶縁型モジュールでは、パワーチップを搭載したダイパッドがパッケージの下面に露出する。パッケージの下面には、放熱フィンが取り付けられる。この際、パッケージの下面に露出したダイパッドと放熱フィンとを絶縁するため、パッケージと放熱フィンの間に柔軟性のある絶縁部材を挿入する必要がある。特許文献１には、非絶縁型モジュールにおいて、ダイパッドと放熱フィンとの絶縁距離を確保するため、パッケージの下面に窪みを設けることが開示されている。
国際公開第２０１３／０９９５４５号
パッケージの下面において、パッケージの下面に露出した複数のダイパッド間の領域に溝を設けることにより、ダイパッドと放熱フィンとの絶縁距離を確保することが可能である。しかし、このような構造を採用すると、ダイパッドのチップ搭載面積が減少するという問題がある。本発明は、上記の問題を解決するためになされたものであり、非絶縁型パワーモジュールにおいて、絶縁距離の確保とチップ搭載面積の確保とを両立することを目的とする。
本発明の非絶縁型パワーモジュールは、複数のダイパッドと、複数のダイパッドの上面に搭載される複数の半導体チップと、複数の半導体チップを封止するパッケージと、を備え、複数のダイパッドの下面はパッケージの下面から露出し、パッケージの下面の、複数のダイパッドの間の領域に第１溝が形成され、複数のダイパッドは、厚み方向の断面形状が台形であり、上面の面積が下面の面積よりも大きい。
本発明の非絶縁型パワーモジュールでは、パッケージの下面の複数のダイパッドの間の領域に第１溝が形成されるため、パッケージの下面に絶縁部材を介して放熱フィンを取り付ける際、絶縁部材が第１溝に入り込むことによってダイパッド間の絶縁距離が長くなり、絶縁耐量が向上する。また、複数のダイパッドは上面の面積が下面の面積よりも大きい台形の断面形状を有するため、パッケージの下面に第１溝が形成されることによりダイパッドの下面の面積が小さくなったとしても、ダイパッドの上面、すなわちチップ搭載面の面積を確保することが可能である。
実施の形態１の被絶縁型パワーモジュールを下側から見た平面図である。 実施の形態１の被絶縁型パワーモジュールの図１におけるＡ−Ａ断面図である。 実施の形態１の被絶縁型パワーモジュールの図１におけるＢ−Ｂ断面図である。 実施の形態１の被絶縁型パワーモジュールに放熱フィンが取り付けられた状態を示す断面図である。 実施の形態２の被絶縁型パワーモジュールを下側から見た平面図である。 実施の形態２の被絶縁型パワーモジュールの図４におけるＣ−Ｃ断面図である。 実施の形態２の被絶縁型パワーモジュールの図４におけるＤ−Ｄ断面図である。 実施の形態２の被絶縁型パワーモジュールに放熱フィンが取り付けられた状態を示す断面図である。 実施の形態３の被絶縁型パワーモジュールを下側から見た平面図である。 実施の形態３の被絶縁型パワーモジュールの図７におけるＥ−Ｅ断面図である。 実施の形態３の被絶縁型パワーモジュールの図７におけるＦ−Ｆ断面図である。 実施の形態３の被絶縁型パワーモジュールに放熱フィンが取り付けられた状態を示す断面図である。
＜Ａ．実施の形態１＞
図１は、実施の形態１の非絶縁型パワーモジュール１０１を下側から見た平面図である。図２は、非絶縁型パワーモジュール１０１の図１のＡ−Ａ線に沿った断面図である。図３は、非絶縁型パワーモジュール１０１の図１のＢ−Ｂ線に沿った断面図である。以下、図１から図３を参照して、非絶縁型パワーモジュール１０１の構成を説明する。
非絶縁型パワーモジュール１０１は、リード１，２、ダイパッド３、ＩＧＢＴ（Insulated Gate Bipolar Transistor）チップ４、ＦＷＤ（Free Wheeling Diode）チップ５、制御ＩＣ（Integrated Circuit）９、入力ワイヤ６、チップ間ワイヤ７、出力ワイヤ８、およびパッケージ１０を備えて構成される。
リードフレームのうち、パッケージ１０の側面から突出し外部接続端子として機能する部分がリード１、２であり、半導体チップを搭載する部分がダイパッド３である。リードフレームは、金属製の薄板を配線状に加工したものである。
ダイパッド３は、その上面３１にＩＧＢＴチップ４とＦＷＤチップ５を搭載する。ダイパッド３の上面３１をチップ搭載面とも称する。図１に示すように、非絶縁型パワーモジュール１０１は４つのダイパッド３を有している。図１において上から３つ目までのダイパッド３には下アームの各相分のＩＧＢＴチップ４とＦＷＤチップ５が搭載され、図１において最も下側のダイパッド３には上アームの３相分のＩＧＢＴチップ４とＦＷＤチップ５が搭載される。ＩＧＢＴチップ４は、主電流のオンオフスイッチングを行う。制御ＩＣ９は、ＩＧＢＴチップ４のスイッチングを制御する。ＦＷＤチップ５は、ＩＧＢＴチップ４のスイッチング遮断時に還流電流を流す。これらの半導体チップは、半田などの接合材によってダイパッド３の上面３１に接着されている。
半導体チップ間およびリードフレーム間は、導電性のワイヤで接続されている。制御ＩＣ９とＩＧＢＴチップ４は、入力ワイヤ６により接続される。ＩＧＢＴチップ４とＦＷＤチップ５はチップ間ワイヤ７で接続される。ＦＷＤチップ５とリード２は、出力ワイヤ８で接続される。ダイパッド３は、ＩＧＢＴチップ４のコレクタ電極の外部接続端子を兼ねている。ＩＧＢＴチップ４のエミッタ電極は、チップ間ワイヤ７と出力ワイヤ８によって、リード２に接続される。各ダイパッド３に搭載されたＩＧＢＴチップ４は異なるタイミングでスイッチングするため、ダイパッド３間には数百Ｖから千数百Ｖの高い電位差が発生する。
ＩＧＢＴチップ４、ＦＷＤチップ５、制御ＩＣ９、入力ワイヤ６、チップ間ワイヤ７、および出力ワイヤ８は、パッケージ１０により封止される。パッケージ１０は、封止樹脂を硬化することにより形成されている。ダイパッド３の下面３２は、パッケージ１０の下面１１に露出する。パッケージ１０の下面１１のうちダイパッド３間の領域には、溝１２が形成されている。溝１２を第１溝とも称する。
図４は、非絶縁型パワーモジュール１０１に放熱フィン１５を取り付けた状態を示す断面図である。放熱フィン１５は、柔軟性のある絶縁部材１６を介してパッケージ１０の下面１１に取付けられる。ダイパッド３の熱は下面３２から絶縁部材１６を介して放熱フィン１５に伝わり、放熱フィン１５から放熱される。従って、ダイパッド３の下面３２を放熱面とも称する。絶縁部材１６は、パッケージ１０の下面１１と放熱フィン１５に挟まれた際に、溝１２に入り込むことが可能な程度の柔軟性を有している。絶縁部材１６が溝１２に入ることにより、ダイパッド３間の絶縁距離が確保され、ダイパッド３間の絶縁耐量が向上する。
図３，４に示すように、ダイパッド３は上面３１の面積が下面３２の面積よりも大きく、厚み方向の断面形状が台形である。そのため、パッケージ１０の下面１１に溝１２が形成されたことによる、上面３１の面積の減少が抑制される。このように、非絶縁型パワーモジュール１０１によれば、電位差が発生するダイパッド３間の絶縁距離を確保しつつ、チップ搭載面積の減少を防ぐことができる。
なお、図１−図４では、非絶縁型パワーモジュール１０１の例として６ｉｎ１のＩＰＭ（Intelligent Power Module）を示したが、本実施の形態は他の非絶縁型パワーモジュールにも適用可能である。例えば、ダイパッド３に搭載される半導体チップはＩＧＢＴチップに代えてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）チップまたはＳＢＤ（Schottky Barrier Diode）チップであっても良い。
実施の形態１の非絶縁型パワーモジュール１０１は、複数のダイパッド３と、複数のダイパッド３の上面３１に搭載される複数の半導体チップと、半導体チップを封止するパッケージ１０と、を備える。複数のダイパッド３の下面３２はパッケージ１０の下面１１から露出する。パッケージ１０の下面１１の、複数のダイパッド３の間の領域に溝１２が形成されることにより、非絶縁型パワーモジュール１０１に放熱フィン１５を取り付ける際、絶縁部材１６が溝１２に入りこんで絶縁距離が確保されるため、ダイパッド３間の絶縁耐量が向上する。また、複数のダイパッド３は、厚み方向の断面形状が台形であり、上面３１の面積が下面３２の面積よりも大きいため、パッケージ１０の下面１１に溝１２を設けたことによる、上面３１すなわちチップ搭載面の面積の減少が抑制される。
＜Ｂ．実施の形態２＞
図５は、実施の形態２の非絶縁型パワーモジュール１０２を下側から見た平面図である。図６は、非絶縁型パワーモジュール１０２の図５のＣ−Ｃ線に沿った断面図である。図７は、非絶縁型パワーモジュール１０２の図５のＤ−Ｄ線に沿った断面図である。
非絶縁型パワーモジュール１０２は、パッケージ１０の下面１１に、溝１２に加えて溝１３が形成されており、それ以外の構成は実施の形態１の非絶縁型パワーモジュール１０１と同様である。溝１３を第２溝とも称する。溝１３は、パッケージ１０の下面１１の、全てのダイパッド３の下面３２を囲む領域に形成される。
図８は、非絶縁型パワーモジュール１０２に放熱フィン１５を取り付けた状態を示す断面図である。放熱フィン１５は、柔軟性のある絶縁部材１６を介してパッケージ１０の下面１１に取付けられる。絶縁部材１６が溝１３に入り込むことにより、水分がパッケージ１０の下面１１と絶縁部材１６との界面からダイパッド３の下面３２に侵入することが抑制される。これにより、非絶縁型パワーモジュール１０２の信頼性が向上する。
＜Ｃ．実施の形態３＞
図９は、実施の形態３の非絶縁型パワーモジュール１０３を下側から見た平面図である。図１０は、非絶縁型パワーモジュール１０３の図９のＥ−Ｅ線に沿った断面図である。図１１は、非絶縁型パワーモジュール１０３の図９のＦ−Ｆ線に沿った断面図である。
非絶縁型パワーモジュール１０３では、パッケージ１０を厚み方向に貫通するネジ穴１４が、パッケージ１０の溝１３よりも外周側に設けられており、それ以外の構成は実施の形態２の非絶縁型パワーモジュール１０２と同様である。言い換えれば、パッケージ１０において、溝１２と溝１３はネジ穴１４よりも内側に設けられている。ネジ穴１４は、放熱フィン１５をパッケージ１０に取付けるためのものである。
図１２は、非絶縁型パワーモジュール１０３に放熱フィン１５を取り付けた状態を示す断面図である。ネジ穴１４にネジが挿入されたネジにより、パッケージ１０と放熱フィン１５とが固定されるが、図１２ではネジの図示を省略している。放熱フィン１５は、柔軟性のある絶縁部材１６を介してパッケージ１０の下面１１に取付けられる。絶縁部材１６が溝１３に入り込むことにより、一番外側のダイパッド３とネジとの絶縁距離が長くなり、両者の間の絶縁耐量が高まる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１，２ リード、３ ダイパッド、４ ＩＧＢＴチップ、５ ＦＷＤチップ、６ 入力ワイヤ、７ チップ間ワイヤ、８ 出力ワイヤ、９ 制御ＩＣ、１０ パッケージ、１２，１３ 溝、１４ ネジ穴、１５ 放熱フィン、１６ 絶縁部材、１０１−１０３ 非絶縁型パワーモジュール。

Claims (4)

  1. 複数のダイパッドと、
    前記複数のダイパッドの上面に搭載される複数の半導体チップと、
    前記複数の半導体チップを封止するパッケージと、を備え、
    前記複数のダイパッドの下面は前記パッケージの下面から露出し、
    前記パッケージの下面の、前記複数のダイパッドの間の領域に第１溝が形成され、
    前記複数のダイパッドは、厚み方向の断面形状が台形であり、上面の面積が下面の面積よりも大きい、
    非絶縁型パワーモジュール。
  2. 前記パッケージの下面の、前記複数のダイパッドを囲む領域に第２溝が形成された、
    請求項１に記載の非絶縁型パワーモジュール。
  3. 前記パッケージの前記第２溝よりも外周側に、前記パッケージを厚み方向に貫通し放熱フィンを前記パッケージに取り付けるためのネジ穴が形成された、
    請求項２に記載の非絶縁型パワーモジュール。
  4. 前記パッケージの下面に、絶縁部材を介して放熱フィンが取り付けられる、
    請求項１から３のいずれか１項に記載の非絶縁型パワーモジュール。
JP2019191900A 2019-10-21 2019-10-21 非絶縁型パワーモジュール Active JP7154202B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019191900A JP7154202B2 (ja) 2019-10-21 2019-10-21 非絶縁型パワーモジュール
US16/931,945 US11264312B2 (en) 2019-10-21 2020-07-17 Non-insulated power module
DE102020124783.4A DE102020124783A1 (de) 2019-10-21 2020-09-23 Nichtisoliertes Leistungsmodul
CN202011109448.9A CN112768431A (zh) 2019-10-21 2020-10-16 非绝缘型功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019191900A JP7154202B2 (ja) 2019-10-21 2019-10-21 非絶縁型パワーモジュール

Publications (2)

Publication Number Publication Date
JP2021068779A true JP2021068779A (ja) 2021-04-30
JP7154202B2 JP7154202B2 (ja) 2022-10-17

Family

ID=75268681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019191900A Active JP7154202B2 (ja) 2019-10-21 2019-10-21 非絶縁型パワーモジュール

Country Status (4)

Country Link
US (1) US11264312B2 (ja)
JP (1) JP7154202B2 (ja)
CN (1) CN112768431A (ja)
DE (1) DE102020124783A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263142A (ja) * 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JP2004296976A (ja) * 2003-03-28 2004-10-21 Toyota Industries Corp 半導体パワーモジュールの取り付け方法
JP2004349397A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体装置およびそれに用いられるリードフレーム
US20070001273A1 (en) * 2005-06-30 2007-01-04 Yukihiro Sato Semiconductor device
US20080191325A1 (en) * 2007-01-31 2008-08-14 Yamaha Corporation Semiconductor device and packaging structure therefor
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造
JP2008210829A (ja) * 2007-02-23 2008-09-11 Denso Corp 半導体装置
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
US20120032316A1 (en) * 2010-08-09 2012-02-09 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, mold, and sealing device
JP2014027045A (ja) * 2012-07-25 2014-02-06 Denso Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP6114184B2 (ja) * 2011-04-04 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
DE112012005472T5 (de) 2011-12-26 2014-09-11 Mitsubishi Electric Corporation Elektrische Leistungs-Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2013141154A1 (ja) * 2012-03-22 2013-09-26 富士電機株式会社 放熱フィン付き半導体モジュール
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263142A (ja) * 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JP2004296976A (ja) * 2003-03-28 2004-10-21 Toyota Industries Corp 半導体パワーモジュールの取り付け方法
JP2004349397A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体装置およびそれに用いられるリードフレーム
US20070001273A1 (en) * 2005-06-30 2007-01-04 Yukihiro Sato Semiconductor device
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
US20080191325A1 (en) * 2007-01-31 2008-08-14 Yamaha Corporation Semiconductor device and packaging structure therefor
JP2008187101A (ja) * 2007-01-31 2008-08-14 Yamaha Corp 半導体装置及び半導体装置の実装構造
JP2008210829A (ja) * 2007-02-23 2008-09-11 Denso Corp 半導体装置
JP2011243839A (ja) * 2010-05-20 2011-12-01 Mitsubishi Electric Corp 電力用半導体装置
US20120032316A1 (en) * 2010-08-09 2012-02-09 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, mold, and sealing device
JP2012060105A (ja) * 2010-08-09 2012-03-22 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、金型、および封止装置
JP2014027045A (ja) * 2012-07-25 2014-02-06 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP7154202B2 (ja) 2022-10-17
CN112768431A (zh) 2021-05-07
US11264312B2 (en) 2022-03-01
DE102020124783A1 (de) 2021-04-22
US20210118780A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
US8455987B1 (en) Electrically isolated power semiconductor package with optimized layout
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
EP3107120B1 (en) Power semiconductor module
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
US7250672B2 (en) Dual semiconductor die package with reverse lead form
US20120267682A1 (en) Semiconductor device
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
US11515292B2 (en) Semiconductor device
US11456244B2 (en) Semiconductor device
US20230282622A1 (en) Semiconductor device
JP5172290B2 (ja) 半導体装置
US20160172335A1 (en) Semiconductor device
US11810835B2 (en) Intelligent power module packaging structure
JP7154202B2 (ja) 非絶縁型パワーモジュール
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US11901328B2 (en) Semiconductor device
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
US20240007014A1 (en) Power conversion device
US20220384305A1 (en) Semiconductor Device with Improved Performance in Operation and Improved Flexibility in the Arrangement of Power Chips
JP2022064488A (ja) 半導体部品
CN115995429A (zh) 封装结构
JP2002134560A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R150 Certificate of patent or registration of utility model

Ref document number: 7154202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150