JP2022190980A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022190980A
JP2022190980A JP2021099549A JP2021099549A JP2022190980A JP 2022190980 A JP2022190980 A JP 2022190980A JP 2021099549 A JP2021099549 A JP 2021099549A JP 2021099549 A JP2021099549 A JP 2021099549A JP 2022190980 A JP2022190980 A JP 2022190980A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
recess
lead frame
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021099549A
Other languages
English (en)
Inventor
賢平 中村
Masahira Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021099549A priority Critical patent/JP2022190980A/ja
Priority to US17/728,950 priority patent/US20220399253A1/en
Publication of JP2022190980A publication Critical patent/JP2022190980A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置において信頼性を向上することが好ましい。【解決手段】凹部が設けられた上面、および、凸部が設けられた下面を有するリードフレームと、リードフレームの上面に固定された半導体チップと、凹部に設けられ、半導体チップをリードフレームの上面に固定するはんだ層と、半導体チップおよびリードフレームを封止する封止樹脂とを備え、はんだ層の厚みは、凹部の深さより大きく、封止樹脂は、リードフレームの下面の少なくとも一部を覆い、リードフレームの凸部の少なくとも一部は、封止樹脂から露出している半導体装置を提供する。【選択図】図２

Description

本発明は、半導体装置に関する。
従来、半導体装置においてリードフレームのダイパッド等の上に、はんだ等の固定部で半導体チップを固定した構造が知られている（例えば、特許文献１－３参照）。関連する先行技術文献として下記がある（特許文献４－６参照）。
特許文献１ 特開２０１８－１７４２３２号公報
特許文献２ 特開２０１５－４３３８０号公報
特許文献３ 特開２０１７－１３５２３０号公報
特許文献４ 特開２００８－３４６０１号公報
特許文献５ 特開２０１４－２３２８１１号公報
特許文献６ 特開平１１－１４５３６３号公報
半導体装置において信頼性を向上することが好ましい。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、リードフレームを備えてよい。リードフレームは、凹部が設けられた上面、および、凸部が設けられた下面を有してよい。半導体装置は、半導体チップを備えてよい。半導体チップは、リードフレームの上面に固定されてよい。半導体装置は、はんだ層を備えてよい。はんだ層は、凹部に設けられてよい。はんだ層は、半導体チップをリードフレームの上面に固定してよい。半導体装置は、封止樹脂を備えてよい。封止樹脂は、半導体チップおよびリードフレームを封止してよい。はんだ層の厚みは、凹部の深さより大きくてよい。封止樹脂は、リードフレームの下面の少なくとも一部を覆ってよい。リードフレームの凸部の少なくとも一部は、封止樹脂から露出していてよい。
上面視における半導体チップの端部直下の凹部の深さは、上面視における半導体チップの中央直下の凹部の深さより大きくてよい。
上面視における半導体チップの角直下の凹部の深さは、上面視における半導体チップの中央直下の凹部の深さより大きくてよい。
凹部の角は、上面視において曲線を有してよい。
凸部の上面視における端辺は、凹凸を有してよい。凸部の端辺は、半導体チップの角と対向する位置において半導体チップ側に突出していてよい。
半導体装置は、外部端子を備えてよい。外部端子は、半導体チップと電気的に接続してよい。凸部の端辺は、外部端子と対向する位置において半導体チップ側に突出していてよい。
外部端子は、突出部を有してよい。突出部は、上面視において突出してよい。外部端子は、高さ方向において半導体チップより低い位置に設けられていてよい。
凸部の高さは、凹部の深さ以下であってよい。
封止樹脂は、フィラーを有してよい。リードフレームの下方であって、凸部が設けられない領域にフィラーが設けられてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 ａ－ａ断面における半導体装置１００の一例を示す図である。 半導体装置１００の一例を示す下面図である。 外部端子２２の一例を示す側面図である。 本発明の他の実施形態に係る半導体装置２００の一例を示す上面図である。 ｂ－ｂ断面における半導体装置２００の一例を示す図である。 本発明の他の実施形態に係る半導体装置３００の一例を示す上面図である。 本発明の他の実施形態に係る半導体装置４００の一例を示す上面図である。 半導体装置４００の一例を示す下面図である。 本発明の他の実施形態に係る半導体装置５００の一例を示す上面図である。 半導体装置５００の一例を示す下面図である。 本発明の他の実施形態に係る半導体装置６００の一例を示す上面図である。 半導体装置６００の一例を示す下面図である。 封止樹脂１０を詳細に説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体チップの厚み方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、リードフレームまたはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。本明細書では、半導体チップの厚み方向をＺ軸方向として、半導体チップの上面と平行な面をＸＹ面とする。なお、Ｘ軸方向およびＹ軸方向は、半導体チップの上面のいずれかの端辺と平行な方向とする。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。半導体装置１００は、半導体チップ８０を備える。半導体チップ８０は、シリコン等の半導体基板に、トランジスタ、ダイオード等の半導体素子が形成されたチップである。半導体素子は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、または、パワーＭＯＳＦＥＴ等のパワー半導体素子であってよい。図１においては、半導体チップ８０の上面７９と平行なＸＹ面内における、各部材の配置例を示している。本例の半導体装置１００は、１つの半導体チップ８０を備えているが、半導体装置１００が備える半導体チップ８０の個数は、２つ以上であってもよい。半導体装置１００は、一例として、インテリジェントパワースイッチである。
半導体装置１００は、半導体チップ８０が固定されるリードフレームを備える。本例の半導体装置１００は、１つの半導体チップ８０が固定されるリードフレーム１２を備える。
リードフレーム１２は、アルミニウム、銅またはその他の金属材料で形成されている。リードフレーム１２は、板形状を有してよい。板形状とは、対向する２つの主面（上面１１および下面１３（図２参照））の各面積が、当該２つの主面に挟まれる各側面の面積よりも大きい形状を指す。
本例において、リードフレーム１２は、突出部１４を有する。突出部１４は、上面視においてＹ軸方向に突出する。突出部１４は、外部端子２２と向かい合わないように設けられてよい。リードフレーム１２は、突出部１４を有さなくてもよい。
リードフレーム１２は、対応する半導体チップ８０と電気的に接続されてよい。例えば半導体チップ８０の下面８１（図２参照）と、リードフレーム１２とがはんだ層２０により電気的に接続される。また、リードフレーム１２は、対応する半導体チップ８０の上面７９と、ワイヤ２６等により電気的に接続されてもよい。半導体チップ８０の上面７９および下面８１には、例えばエミッタパッド、コレクタパッドおよびゲートパッド等のパッドが設けられる。
外部端子２２は、半導体チップ８０が固定されていない端子である。それぞれの外部端子２２は、他の外部端子２２とは分離して設けられている。外部端子２２は、半導体チップ８０の上面７９と電気的に接続されてよい。外部端子２２は、ワイヤ２６等により、半導体チップ８０の上面７９と電気的に接続されてよい。本例において外部端子２２は、突出部２４を有する。突出部２４は、上面視においてＹ軸方向に突出する。
本例の半導体装置１００は、半導体チップ８０およびリードフレーム１２を封止する封止樹脂１０を備える。封止樹脂１０は、一例としてエポキシ樹脂等の絶縁材料である。各外部端子２２の端部は、封止樹脂１０の外部に露出していてよい。封止樹脂１０は、一例としてトランスファーモールドによって形成される。封止樹脂１０を設けることにより、半導体チップ８０およびリードフレーム１２を保護することができる。本明細書では、封止樹脂１０の外部との境界を点線で示し、封止樹脂１０の内部を透明に示している。
半導体チップ８０は、リードフレーム１２の上面１１に固定されている。半導体チップ８０は、はんだ層２０により、リードフレーム１２の上面１１に固定されている。はんだ層２０は、鉛はんだや鉛フリーはんだなど公知の材料であってよい。リードフレーム１２の上面１１には、凹部１８が設けられている。凹部１８は、リードフレーム１２の上面１１から、下面１３側に向かって窪んだ領域である。
リードフレーム１２の上面１１と垂直な方向からみた上面視において、本例の凹部１８および半導体チップ８０は矩形形状を有する。凹部１８および半導体チップ８０のいずれかの辺はＸ軸と平行であり、他のいずれかの辺はＹ軸と平行である。
図２は、ａ－ａ断面における半導体装置１００の一例を示す図である。ａ－ａ断面は、ＸＺ面における断面である。当該断面において、半導体装置１００は、封止樹脂１０、リードフレーム１２、はんだ層２０、外部端子２２、ワイヤ２６および半導体チップ８０を備える。なお、ワイヤ２６については、部材全体をＸＺ面に投影して示している。
リードフレーム１２は、凹部１８と、凸部３０とを有する。凹部１８は、リードフレーム１２の上面１１において、下面１３側に窪んだ領域である。凸部３０は、リードフレーム１２の上面１１とは逆側の下面１３において、凹部１８と対向する位置に設けられる。凸部３０は、リードフレーム１２の上面１１とは逆側の下面１３において、リードフレーム１２の下面１３よりも下側に突出している。凹部１８と、凸部３０は、リードフレーム１２をハーフ抜き加工することにより設けられる。
リードフレーム１２をハーフ抜き加工する場合、凹部１８の形状は、押圧部材の形状で制御できる。また、リードフレーム１２の下面１３側に、形成すべき凸部３０の形状に対応する型を配置することで、凸部３０の形状も制御することができる。リードフレーム１２の下面１３側に型を配置しない場合、凸部３０の形状は、凹部１８の形状とほぼ同一となる。本明細書では、リードフレーム１２の下面１３側に型を配置しないで凹部１８および凸部３０を設けるため、凸部３０の形状と凹部１８の形状はほぼ同一である。
凹部１８と凸部３０とが対向するとは、リードフレーム１２の上面１１と垂直な方向からみた上面視において、凹部１８が設けられる領域の少なくとも一部と、凸部３０が設けられる領域の少なくとも一部が重なることを指す。凸部３０が設けられる領域の半分以上が、凹部１８が設けられる領域に重なっていてよく、凸部３０が設けられる領域の全体が、凹部１８が設けられる領域に重なっていてもよい。また、凹部１８が設けられる領域の半分以上が、凸部３０が設けられる領域に重なっていてよく、凹部１８が設けられる領域の全体が、凸部３０が設けられる領域に重なっていてもよい。また、凹部１８が設けられる領域と、凸部３０が設けられる領域とが一致していてもよい。本明細書では、凹部１８が設けられる領域と、凸部３０が設けられる領域が上面視において略一致している。
凹部１８には、はんだ層２０が設けられる。図２において、凹部１８の底面に、はんだ層２０が設けられる。はんだ層２０は、凹部１８の底面の全体に設けられてよい。凹部１８の底面とは、凹部１８の内面のうちの、半導体チップ８０の下面８１と平行な面を指してよい。はんだ層２０により、半導体チップ８０の下面８１が、凹部１８の底面に固定される。
凹部１８の内部にはんだ層２０を設けることで、はんだ層２０の広がりを凹部１８内部で止めることができる。したがって、半導体装置１００において、はんだ層２０の厚みを大きくすることができる。はんだ層２０の厚みを大きくするため、リードフレーム１２を大きくする必要がなく、半導体装置１００の小型化が可能である。本明細書で、厚みとは、Ｚ軸方向における上面と下面の高さの差である。
また、凹部１８の内部にはんだ層２０を設けることで、はんだ層２０の厚みのばらつきを小さくすることが可能である。はんだ層２０の厚みのばらつきを小さくすることで、半導体チップ８０の傾き量が小さくなり、ワイヤ２６との接続不良を低減することができる。そのため、半導体装置１００の信頼性を向上することができる。
リードフレーム１２に凹部１８を設けることで、凹部１８に封止樹脂１０が充填される。したがって、冷熱温度変化時の封止樹脂１０の変形を抑制することができる。したがって、冷熱温度変化時の信頼性を向上することができる。よって、半導体装置１００は、冷熱温度変化に対する信頼性耐量を向上することができる。
本例において、はんだ層２０の厚みＴ１は、凹部１８の深さＤ１より大きい。はんだ層２０の厚みＴ１は、はんだ層２０の最大厚みであってよい。凹部１８の深さＤ１は、凹部１８の最大深さであってよい。したがって、はんだ層２０の少なくとも一部は、高さ方向（Ｚ軸方向）において、リードフレーム１２より上側に設けられる。そのため、半導体チップ８０の全体を高さ方向においてリードフレーム１２より上側に設けることができ、半導体チップ８０の全体を視認しやくなる。そのため外観検査がしやすくなり、外観検査によって外観不良を発見しやすくなる。
凸部３０が設けられていない領域でのリードフレーム１２の厚みをＴ２とする。リードフレーム１２の厚みＴ２は、一例として、０．２５ｍｍ以下である。また、凸部３０が設けられている領域でのリードフレーム１２の厚みをＴ２とする。リードフレーム１２の厚みＴ３は、一例として、０．２５ｍｍ以下である。リードフレーム１２の厚みＴ２とリードフレーム１２の厚みＴ３は、同一であってもよい。深さおよび高さが同一とは、１０％以内の誤差を有する場合も含まれる。凹部１８の深さＤ１は、０．１２５ｍｍ以下であってよい。はんだ層２０の厚みＴ１は、０．１５ｍｍ以上であってよい。はんだ層２０の厚みＴ１は、０．２０ｍｍ以下であってよい。
また本例において、封止樹脂１０は、リードフレーム１２の下面１３の少なくとも一部を覆っている。封止樹脂１０は、凸部３０が設けられていないリードフレーム１２の下面１３を覆っている。図２において、封止樹脂１０は、リードフレーム１２の下面１３の外周側を覆っている。リードフレーム１２の下面１３の外周側とは、上面視においてリードフレーム１２の下面１３の内最も外側の部分である。したがって、リードフレーム１２の下面１３の外周側近傍に封止樹脂１０を設けることができ、モールドロックにより半導体チップ８０またははんだ層２０から封止樹脂１０が剥離することを防ぐことができる。リードフレーム１２の下面１３の外周側近傍に封止樹脂１０を設けることができ、リードフレーム１２の下面１３の外周側近傍における応力集中によるクラック等の不良を低減できる。
また本例において、リードフレーム１２の下面１３の少なくとも一部は、封止樹脂１０から露出している。図２においてリードフレーム１２の凸部３０の少なくとも一部は、封止樹脂１０から露出している。少なくとも一部が封止樹脂１０から露出しているため、半導体チップ８０から効率よく放熱することができる。したがって、半導体装置１００は、冷熱温度変化に対する信頼性耐量を向上することができる。
また外部端子２２は、高さ方向において半導体チップ８０より低い位置に設けられている。はんだ層２０の厚みを大きくできるため、半導体チップ８０を外部端子２２より高い位置に設けることができる。したがって、半導体チップ８０の外観検査がしやすくなり、外観検査によって外観不良を発見しやすくなる。つまり、外部端子２２の高さＴ４は、リードフレーム１２の厚みＴ３とはんだ層２０の厚みＴ１の和より小さくてよい。
凸部３０の高さＨ１は、凹部１８の深さＤ１以下であってよい。凸部３０の高さＨ１とは、リードフレーム１２の下面１３から、凸部３０の下端までの高さ方向（Ｚ軸方向）の高さを指す。したがって、凸部３０の高さＨ１は、０．１２５ｍｍ以下であってよい。また、凸部３０の高さＨ１は、凹部１８の深さＤ１以上であってもよい。凸部３０の高さＨ１は、凹部１８の深さＤ１と同一であってもよい。凹部１８と凸部３０はハーフ抜き加工により設けられるため、凸部３０の高さＨ１および凹部１８の深さＤ１は、押圧部材や形成すべき凸部３０の形状に対応する型を適宜変更することにより制御することができる。
図３は、半導体装置１００の一例を示す下面図である。図３においては、ＸＹ面内における、各部材の配置例を示している。図１と異なり、図３において、凸部３０の配置を示している。本例において、凸部３０の形状は、図１の凹部１８の形状と同一である。
図４は、外部端子２２の一例を示す側面図である。図４で示すように外部端子２２の突出部２４の下方には、封止樹脂１０を設けることが可能である。したがって、外部端子２２の変形を抑制することができる。そのため、外部端子２２における応力集中によるクラック等の不良を低減することができる。
図５は、本発明の他の実施形態に係る半導体装置２００の一例を示す上面図である。図６は、ｂ－ｂ断面における半導体装置２００の一例を示す図である。半導体装置２００は、凹部１８が溝部３２を有する点で、半導体装置１００と異なる。半導体装置２００のそれ以外の構成は、半導体装置１００と同一であってよい。図５において、溝部３２を点線で示している。
凹部１８は、溝部３２を有する。溝部３２は、凹部１８の深さが深くなっている部分である。図６において、溝部３２は、半導体チップ８０の端部８２、端部８３直下に設けられている。半導体チップ８０の端部８２とは、半導体チップ８０のＸ軸方向における端部である。半導体チップ８０の端部８３とは、半導体チップ８０のＹ軸方向における端部である。半導体チップ８０の端部８２、端部８３は、はんだ層２０に応力が集中しやすい。溝部３２を半導体チップ８０の端部８２、端部８３直下に設けることにより、半導体チップ８０の端部８２、端部８３近傍のはんだ層２０の厚みを大きくでき、応力集中によるはんだ層２０のクラック等の不良を低減することができる。
図５の例では、溝部３２は、半導体チップ８０の端部８２、端部８３近傍に設けられる。本例では、溝部３２は、上面視において半導体チップ８０の端部８２、端部８３と重なっている。溝部３２は、半導体チップ８０の中央８４近傍には設けられない。半導体チップ８０の中央８４とは、半導体チップ８０のＸＹ面内における中央である。つまり、上面視における半導体チップ８０の端部８２（または端部８３）直下の凹部１８の深さは、上面視における半導体チップ８０の中央８４直下の凹部１８の深さより大きい。
図７は、本発明の他の実施形態に係る半導体装置３００の一例を示す上面図である。図７の半導体装置３００は、溝部３２の構成が図５の半導体装置２００と異なる。半導体装置３００のそれ以外の構成は、半導体装置２００と同一であってよい。図７において、溝部３２を点線で示している。
図７の例では、溝部３２は、半導体チップ８０の角８６近傍にのみ設けられる。半導体チップ８０の角８６は、半導体チップ８０のＸ軸方向における端部８２と半導体チップ８０のＹ軸方向における端部８３が接続する部分である。図７においても溝部３２は、半導体チップ８０の中央８４近傍には設けられない。つまり、上面視における半導体チップ８０の角８６直下の凹部１８の深さは、上面視における半導体チップ８０の中央８４直下の凹部１８の深さより大きい。溝部３２を角８６近傍にのみ設けることにより、リードフレーム１２を容易に加工でき、応力集中によるはんだ層２０の不良を低減することができる。
図８は、本発明の他の実施形態に係る半導体装置４００の一例を示す上面図である。図８の半導体装置４００は、上面視において凹部１８の角６６が曲線を有する点で図１の半導体装置１００と異なる。図８の半導体装置４００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。凹部１８の角６６とは、凹部１８のＸ軸方向における端辺６２と凹部１８のＹ軸方向における端辺６３が接続する部分である。図８では図示しないが、凸部３０の端辺７２、端辺７３、角７６は、凹部１８の端辺６２、端辺６３、角６６と略一致してよい。
図９は、半導体装置４００の一例を示す下面図である。図９の半導体装置４００は、下面視において凸部３０の角７６が曲線を有する点で図３の半導体装置１００と異なる。図９の半導体装置４００のそれ以外の構成は、図３の半導体装置１００と同一であってよい。凸部３０の角７６とは、凸部３０のＸ軸方向における端辺７２と凸部３０のＹ軸方向における端辺７３が接続する部分である。図９では図示しないが、凹部１８の端辺６２、端辺６３、角６６は、凸部３０の端辺７２、端辺７３、角７６と略一致してよい。
凹部１８の角６６が曲線を有することで、凸部３０の角７６が曲線を有する。凸部３０の角７６が曲線を有するため、凸部３０の角７６近傍に封止樹脂１０を多く設けることができ、リードフレーム１２の変形を抑制することができる。そのため、リードフレーム１２における応力集中による不良を低減することができる。
なお図８において、半導体チップ８０の端部８２、端部８３を延長した線を点線で示す。半導体チップ８０を効率よく放熱するため、半導体チップ８０とリードフレーム１２の下面１３の封止樹脂１０は、上面視においてできるだけ離すことが好ましい。したがって、半導体チップ８０の端部８２、端部８３を延長した線上に凹部１８の角６６が設けられないことが好ましい。
図１０は、本発明の他の実施形態に係る半導体装置５００の一例を示す上面図である。図１０の半導体装置５００は、上面視において凹部１８の端辺６２が凹凸を有する点で図１の半導体装置１００と異なる。図１０の半導体装置５００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。図１０では図示しないが、凸部３０の端辺７２、端辺７３は、凹部１８の端辺６２、端辺６３と略一致してよい。
図１１は、半導体装置５００の一例を示す下面図である。図１１の半導体装置５００は、下面視において凸部３０の端辺７２が凹凸を有する点で図３の半導体装置１００と異なる。図１１の半導体装置５００のそれ以外の構成は、図３の半導体装置１００と同一であってよい。図１１では図示しないが、凹部１８の端辺６２、端辺６３は、凸部３０の端辺７２、端辺７３と略一致してよい。図１１において、半導体チップ８０の配置を点線で示している。
本例において、凹部１８の端辺６２および凸部３０の端辺７２が凹凸を有する。図１０、図１１において凹部１８の端辺６２および凸部３０の端辺７２は、波型の形状をしている。つまり、凹部１８の端辺６２および凸部３０の端辺７２は、Ｘ軸方向に突出する部分とＸ軸方向に引っ込んだ部分を有する。凹部１８の端辺６２および凸部３０の端辺７２が凹凸を有することで、凹部１８の端辺６２近傍および凸部３０の端辺７２近傍の封止樹脂１０の量を調整することができる。
本例において凹部１８の端辺６２および凸部３０の端辺７２は、半導体チップ８０の角８６と対向する位置において半導体チップ８０側に突出している。半導体チップ８０の角８６と対向するとは、Ｙ軸方向において、半導体チップ８０の角８６と同じ位置に設けられることである。半導体チップ８０の角８６近傍で凹部１８の端辺６２および凸部３０の端辺７２を半導体チップ８０側に突出させることで、半導体チップ８０の角８６近傍に封止樹脂１０を多く設けることができる。
図１２は、本発明の他の実施形態に係る半導体装置６００の一例を示す上面図である。図１２の半導体装置６００は、上面視において凹部１８の端辺６２が凹凸を有する点で図１の半導体装置１００と異なる。図１２の半導体装置６００のそれ以外の構成は、図１の半導体装置１００と同一であってよい。図１２では図示しないが、凸部３０の端辺７２、端辺７３は、凹部１８の端辺６２、端辺６３と略一致してよい。
図１３は、半導体装置６００の一例を示す下面図である。図１３の半導体装置６００は、下面視において凸部３０の端辺７２が凹凸を有する点で図３の半導体装置１００と異なる。図１３の半導体装置６００のそれ以外の構成は、図３の半導体装置１００と同一であってよい。図１３では図示しないが、凹部１８の端辺６２、端辺６３は、凸部３０の端辺７２、端辺７３と略一致してよい。図１３において、半導体チップ８０の配置を点線で示している。
本例においても、凹部１８の端辺６２および凸部３０の端辺７２が凹凸を有する。図１２、図１３において凹部１８の端辺６２および凸部３０の端辺７２は、外部端子２２と対向する位置において半導体チップ８０側に突出している。外部端子２２と対向するとは、Ｙ軸方向において、外部端子２２の少なくとも一部と同じ位置に設けられることである。外部端子２２と対向する位置において凹部１８の端辺６２および凸部３０の端辺７２を半導体チップ８０側に突出させることで、外部端子２２と対向する位置近傍に封止樹脂１０を多く設けることができる。
図１４は、封止樹脂１０を詳細に説明する図である。図１４において、半導体装置１００は、封止樹脂１０、リードフレーム１２およびはんだ層２０を備える。
封止樹脂１０は、フィラー７０を有する。フィラーとは、いわゆる充填剤である。封止樹脂１０がフィラー７０を有することにより、封止樹脂１０の熱特性等を制御することができる。例えば、封止樹脂１０がフィラー７０を所定以上含むことで、封止樹脂１０全体のガラス転移温度を高め、耐熱性を高めることができる。フィラー７０は、一例として、ＳｉＯ２を含むシリカフィラー等の無機フィラーである。封止樹脂１０の全体積の内半分以上の体積をフィラー７０が占めていてよい。
図１４で示すようにフィラー７０は、様々な粒径ｄ１を有する。フィラー７０の粒径ｄ１は、一例として７５μｍ以下である。フィラー７０の最大粒径が、７５μｍ以下であってよい。フィラー７０の最大粒径が７５μｍ以下であるとは、フィラー７０の粒径ｄ１を測定した際の測定値の平均値をμ、標準偏差をσとした場合、μ＋３σが７５μｍ以下であることであってよい。
また、図１４においてリードフレーム１２の下方であって、凸部３０が設けられない領域にフィラー７０が設けられる。凸部３０が設けられない領域にフィラー７０を設けることにより、フィラー７０を封止樹脂１０全体に均一に設けることができる。そのため、封止樹脂１０の熱特性等の特性を均一にすることができる。凸部３０の高さＨ１は、フィラー７０の粒形ｄ１より大きくてよい。凸部３０の高さＨ１がフィラー７０の粒形ｄ１より大きいとは、フィラー７０の粒径ｄ１を測定した際の測定値の平均値をμ、標準偏差をσとした場合、μ＋３σが凸部３０の高さＨ１より小さいことであってよい。
また、図４で説明した突出部２４の下方にフィラー７０が設けられることが好ましい。突出部２４の下方にフィラー７０を設けることにより、フィラー７０を封止樹脂１０全体に均一に設けることができる。そのため、封止樹脂１０の熱特性等の特性を均一にすることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・封止樹脂、１１・・上面、１２・・リードフレーム、１３・・下面、１４・・突出部、１８・・凹部、２０・・はんだ層、２２・・外部端子、２４・・突出部、２６・・ワイヤ、３０・・凸部、３２・・溝部、６２・・端辺、６３・・端辺、６６・・角、７０・・フィラー、７２・・端辺、７３・・端辺、７６・・角、７９・・上面、８０・・半導体チップ、８１・・下面、８２・・端部、８３・・端部、８４・・中央、８６・・角、１００・・半導体装置、２００・・半導体装置、３００・・半導体装置、４００・・半導体装置、５００・・半導体装置、６００・・半導体装置

Claims (11)

  1. 凹部が設けられた上面、および、凸部が設けられた下面を有するリードフレームと、
    前記リードフレームの前記上面に固定された半導体チップと、
    前記凹部に設けられ、前記半導体チップを前記リードフレームの前記上面に固定するはんだ層と、
    前記半導体チップおよび前記リードフレームを封止する封止樹脂と
    を備え、
    前記はんだ層の厚みは、前記凹部の深さより大きく、
    前記封止樹脂は、前記リードフレームの前記下面の少なくとも一部を覆い、
    前記リードフレームの前記凸部の少なくとも一部は、前記封止樹脂から露出している
    半導体装置。
  2. 上面視における前記半導体チップの端部直下の前記凹部の深さは、上面視における前記半導体チップの中央直下の前記凹部の深さより大きい
    請求項１に記載の半導体装置。
  3. 上面視における前記半導体チップの角直下の前記凹部の深さは、上面視における前記半導体チップの中央直下の前記凹部の深さより大きい
    請求項１または２に記載の半導体装置。
  4. 前記凹部の角は、上面視において曲線を有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記凸部の上面視における端辺は、凹凸を有する
    請求項１に記載の半導体装置。
  6. 前記凸部の前記端辺は、前記半導体チップの角と対向する位置において前記半導体チップ側に突出している
    請求項５に記載の半導体装置。
  7. 前記半導体チップと電気的に接続する外部端子を更に備え、
    前記凸部の端辺は、前記外部端子と対向する位置において前記半導体チップ側に突出している
    請求項５または６に記載の半導体装置。
  8. 前記半導体チップと接続する外部端子を更に備え、
    前記外部端子は、上面視において突出する突出部を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記外部端子は、高さ方向において前記半導体チップより低い位置に設けられている
    請求項８に記載の半導体装置。
  10. 前記凸部の高さは、前記凹部の深さ以下である
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記封止樹脂は、フィラーを有し、
    前記リードフレームの下方であって、前記凸部が設けられない領域に前記フィラーが設けられる
    請求項１から１０のいずれか一項に記載の半導体装置。
JP2021099549A 2021-06-15 2021-06-15 半導体装置 Pending JP2022190980A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021099549A JP2022190980A (ja) 2021-06-15 2021-06-15 半導体装置
US17/728,950 US20220399253A1 (en) 2021-06-15 2022-04-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021099549A JP2022190980A (ja) 2021-06-15 2021-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2022190980A true JP2022190980A (ja) 2022-12-27

Family

ID=84390492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021099549A Pending JP2022190980A (ja) 2021-06-15 2021-06-15 半導体装置

Country Status (2)

Country Link
US (1) US20220399253A1 (ja)
JP (1) JP2022190980A (ja)

Also Published As

Publication number Publication date
US20220399253A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
US6650006B2 (en) Semiconductor package with stacked chips
TW393744B (en) A semicondutor packaging
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
US20070138606A1 (en) Semiconductor package
JP7107295B2 (ja) 電子装置
US7994635B2 (en) Power semiconductor module
JP4571320B2 (ja) 半導体チップパッケージ
CN103107142A (zh) 具有盖结构的半导体器件及其制造方法
JP7247574B2 (ja) 半導体装置
JPH03108744A (ja) 樹脂封止型半導体装置
US20220199502A1 (en) Multiple substrate package systems and related methods
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2022190980A (ja) 半導体装置
JP5181310B2 (ja) 半導体装置
EP2545584B1 (en) Package having spaced apart heat sink
TW201916279A (zh) 晶片封裝
JP7354605B2 (ja) 半導体モジュールおよび半導体装置
CN107591378A (zh) 散热型封装结构
CN107123633B (zh) 封装结构
JP4237116B2 (ja) 半導体装置およびその製造方法
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
JP4995764B2 (ja) リード支持型半導体パッケージ
JP2023139531A (ja) 半導体モジュール、および半導体モジュールの製造方法
US20200328130A1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240514