JP4180092B2 - 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器 - Google Patents

光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP4180092B2
JP4180092B2 JP2006281552A JP2006281552A JP4180092B2 JP 4180092 B2 JP4180092 B2 JP 4180092B2 JP 2006281552 A JP2006281552 A JP 2006281552A JP 2006281552 A JP2006281552 A JP 2006281552A JP 4180092 B2 JP4180092 B2 JP 4180092B2
Authority
JP
Japan
Prior art keywords
semiconductor device
optically coupled
sealing body
resin sealing
coupled semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006281552A
Other languages
English (en)
Other versions
JP2008098571A (ja
Inventor
尚記 佐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006281552A priority Critical patent/JP4180092B2/ja
Priority to US11/860,403 priority patent/US20080087901A1/en
Priority to CNA2007101524837A priority patent/CN101165926A/zh
Publication of JP2008098571A publication Critical patent/JP2008098571A/ja
Application granted granted Critical
Publication of JP4180092B2 publication Critical patent/JP4180092B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、発光素子及び受光素子がそれぞれ個別に搭載してあるリードフレームと、前記発光素子及び前記受光素子を封止する樹脂封止体とを備える光結合型半導体装置、この光結合型半導体装置の製造方法、及びその光結合型半導体装置が搭載してある電子機器に関する。
近年の半導体装置（例えば、二重モールド構造の半導体装置である光結合型半導体装置）の動向として、パッケージの小型化はもちろん、電流容量の増加を望まれている傾向がある。
図７は、従来例に係る二重モールド構造の半導体装置の概略構成を透視的に示す透視側面図である。また、図８は図７で示した従来例に係る半導体装置の概略製造工程を説明するフローチャートである。
従来例に係る二重モールド構造の半導体装置は、例えば光結合型半導体装置に適用される。つまり、図７には半導体装置としての光結合型半導体装置を示している。また、図８には、図７の光結合型半導体装置を製造する各工程のフローチャートを示している。
光結合型半導体装置は、図８に示すように、ダイボンド工程、ワイヤボンド工程、モールド工程等の処理を施されて形成される。
まず、発光素子１０１及び受光素子１０２を各々個別のリードフレーム（発光側リードフレーム１０３、受光側リードフレーム１０４）にダイボンド（ダイボンド工程）し、それぞれに金線等のワイヤ（発光側ワイヤ１０５、受光側ワイヤ１０６）でワイヤボンド（ワイヤボンド工程）を施した後に、発光素子１０１にシリコーン樹脂１０７でプリコートを施す（プリコート工程）。
その後、発光側リードフレーム１０３及び受光側リードフレーム１０４をスポット溶接（溶接工程）、又はローディングフレーム（不図示）にセットすること等により、発光素子１０１及び受光素子１０２を光学的に対向配置させる。
そして、光学的に位置決めされた発光素子１０１及び受光素子１０２を内包するように、透光性樹脂にて１次モールドを行い、１次樹脂封止体１０８を形成する（１次モールド工程）。１次モールドで形成された樹脂バリに対してバリ取りを施した後、１次樹脂封止体１０８の外周を覆うように遮光性樹脂による２次モールドを行い、２次樹脂封止体１０９を形成する（２次モールド工程）。
その後、発光側リードフレーム１０３及び受光側リードフレーム１０４の外部端子部１０３Ｔ，１０４Ｔにめっき処理（外装めっき工程）、タイバーカット及びリード折り曲げ（フォーミング工程）等を施し、電気特性検査（テスト工程）、外観検査（外観検査工程）を実施した後、梱包（梱包工程）を行い出荷することとなる。
上述したような半導体装置は、光結合型半導体装置単体での放熱性には限界がある。例えば、従来の電流容量のままでパッケージを小型化した場合、あるいは、従来のパッケージのままで電流容量を大きくした場合などには、光結合型半導体装置の温度上昇は過剰なものとなり、発光素子１０１又は受光素子１０２が劣化し、又は破壊に至ることがあった。
従って、従来例に係る半導体装置では、一定の電流容量を超える場合には、パッケージ本体を大きくすること、または、２次樹脂封止体１０９の外部に放熱体を取り付けることなどにより放熱性を向上させる必要があった。
例えば、半導体装置に放熱板等を取り付けて放熱性を向上させる技術が、特許文献１、特許文献２、及び特許文献３に開示されている。
特許文献１に開示された半導体装置は、半導体素子を搭載するためのパッド部の裏面に凹凸を形成したセラミック基板とリードフレームとを接続し、セラミック基板のパッド部に半導体素子を搭載している。つまり、熱伝導性の良いセラミック基板が取り付けられたリードフレームに半導体素子を搭載することで放熱性を向上させ、さらに、セラミック基板に凹凸を設けて表面積を大きくすることで、放熱性をより一層向上させている。
特許文献２に開示された半導体装置は、半導体素子を搭載するタブとタブを支持するタブ吊りリードとを備えたリードフレームと、タブ吊りリードに連結され、かつ半導体素子によって発せられる熱をタブ吊りリードを介して外部に放つ放熱部材とを有する構造となっている。つまり、半導体素子によって発せられる熱を、タブ吊りリードに取り付けられた放熱部材により外部へ放出させることで、放熱性を向上させている。
特許文献３に開示された半導体装置は、二重モールド構造を有する光結合型半導体装置となっており、２次側リードフレームに発光素子、受光素子、及び電力制御用半導体素子が搭載され、１次側リードフレームに反射部と放熱部が備えられた構造となっている。つまり、電力制御用半導体素子から発せられた熱を、遮光性樹脂で形成された２次樹脂封止体を介して外部に放出させる構造となっている。
特開平７−１３０９３４ 特開平９−２１３８６５ 特開平７−２３５６８９
しかし、上記した特許文献１及び特許文献２に開示された半導体装置は、二重モールド構造に関するものではなく、光結合型半導体装置への適用は困難であった。
例えば、特許文献２に開示された技術を単純に適用して、リードフレームのタブ吊りリードに放熱部材を取り付けた場合、１次−２次間（発光素子及び受光素子間）が放熱部材により接続されてしまい、１次−２次間のショートが発生してしまうという問題を生じる。
この問題の解決策として、放熱板の取り付け部分に絶縁性の樹脂等を挟むという方法が考えられるが、この場合には、国内の電安法（電気用品安全法）や海外の安全規格などの公的機関で規定されている空間距離や沿面距離等の基準を満足することができないという問題を生じる。つまり、安全性を損なうことなく、絶縁性を確保した状態で放熱体を設けて放熱性を向上させることは、困難であった。
また、特許文献３に開示された光結合型半導体装置は、反射部を発光素子及び受光素子に対応させ、放熱部を電力制御用半導体素子に対応させて配置しなければならないことから、発光素子、受光素子、及び電力制御用半導体素子の位置決めが困難であるという問題があった。
このように、光結合型半導体装置において、放熱体を取り付けることは容易ではなく、放熱性に限界があることから、小型化することができなかった。つまり、放熱性を確保する必要がある場合には、光結合型半導体装置を小型化することは困難であった。
本発明は、このような状況に鑑みてなされたものであり、リードフレームに凸部を複数形成して放熱性を向上させることにより、電流容量が大きく、小型の光結合型半導体装置を提供することを目的とする。
また、本発明は、リードフレームに凸部を複数形成する工程を備えることにより、電流容量が大きく、小型の光結合型半導体装置を製造することができる光結合型半導体装置の製造方法を提供することを他の目的とする。
さらに、本発明は、本発明に係る光結合型半導体装置を搭載することにより、信頼性のある小型の電子機器を提供することを他の目的とする。
本発明に係る光結合型半導体装置は、発光素子及び受光素子がそれぞれ個別に搭載してあるリードフレームと、前記発光素子及び前記受光素子を封止する樹脂封止体とを備える光結合型半導体装置において、前記リードフレームのそれぞれには、前記樹脂封止体により封止されたヘッダ部の前記発光素子又は前記受光素子が搭載してある搭載面の反対側の面に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成された複数の凸部が形成してあることを特徴とする。
この構成により、リードフレームの表面積を大きくすることができるから、光結合型半導体装置の放熱性を向上させることができる。つまり、通電時の発熱を緩和することができるから、同一の電流容量とした場合には、従来の光結合型半導体装置に比較して小型化した光結合型半導体装置を、安全性を損なわずに実現することができる。また、樹脂封止体の大きさを同一の寸法とした場合には、従来の光結合型半導体装置に比較して電流容量の大きい光結合型半導体装置を、安全性を損なわずに実現することができる。また、凸部をヘッダ部にのみ形成すると、凸部は樹脂封止体の内部にのみ存在することとなるから、従来の基板実装方法と同様の方法で基板実装を行うことができる。
また、本発明に係る光結合型半導体装置では、前記樹脂封止体の側面より導出された前記リードフレームの導出部に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成された複数の副凸部が形成してあることを特徴とする。
この構成により、実装基板への実装の際には、副凸部による基板への仮止めが可能となる。
また、ヘッダ部に凸部が形成され、さらに、導出部に副凸部が形成されているので、リードフレームの表面積をより大きくすることができるから、光結合型半導体装置の放熱性を更に向上させることができる。つまり、通電時の発熱を更に緩和することができるから、従来の光結合型半導体装置と比較して、電流容量が大きい小型の光結合型半導体装置を、安全性を損なうことなく確実に実現することができる。
また、本発明に係る光結合型半導体装置では、前記樹脂封止体は、前記発光素子及び前記受光素子を覆う１次樹脂封止体と、該１次樹脂封止体の外周を覆う２次樹脂封止体とで構成してあり、前記凸部の底面は前記１次樹脂封止体の外周面に当接させてあることを特徴とする。
この構成により、凸部の頂面から２次樹脂封止体の外周面までの距離を短くすることができるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置では、前記樹脂封止体は、前記発光素子及び前記受光素子を覆う１次樹脂封止体と、該１次樹脂封止体の外周を覆う２次樹脂封止体とで構成してあり、前記ヘッダ部の前記搭載面は前記１次樹脂封止体の外周面に当接させてあることを特徴とする。
この構成により、凸部の頂面から２次樹脂封止体の外周面までの距離をより短くすることができるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置では、前記凸部の頂面は前記２次樹脂封止体の外周面に当接させてあることを特徴とする。
この構成により、凸部の頂面を２次樹脂封止体の外側へ露出させることができるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置では、前記凸部の頂面は前記２次樹脂封止体の外周面より突出させてあることを特徴とする。
この構成により、凸部の頂面は２次樹脂封止体から突出させてあるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置の製造方法は、発光素子及び受光素子をそれぞれ個別のリードフレームに搭載する工程と、前記発光素子及び前記受光素子を樹脂封止する工程とを備える光結合型半導体装置の製造方法において、前記リードフレームのそれぞれに対して、前記樹脂封止体により封止されるヘッダ部の前記発光素子又は前記受光素子が搭載される搭載面の反対側の面に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成される複数の凸部を形成する工程を備えることを特徴とする。
この構成により、リードフレームの表面積を大きくして、放熱性に優れた光結合型半導体装置を通常の方法で容易に製造することができる。つまり、通電時の発熱を緩和させた光結合型半導体装置を製造することができるから、従来の光結合型半導体装置と比較して、電流容量が大きい小型の光結合型半導体装置を製造することができる。
また、本発明に係る電子機器は、上記した本発明に係る光結合型半導体装置が搭載してあることを特徴とする。
この構成により、放熱性に優れた小型の光結合型半導体装置が搭載してあるから、信頼性の高い小型の電子機器を提供することができる。
本発明に係る光結合型半導体装置によれば、樹脂封止体により封止されたリードフレームのヘッダ部の発光素子又は受光素子が搭載してある搭載面の反対側の面に複数の凸部が形成してあり、リードフレームの表面積を大きくすることができるから、光結合型半導体装置の放熱性を向上させることができる。つまり、通電時の発熱を緩和することができるから、電流容量が同一の場合には、従来の光結合型半導体装置と比較して小型化した光結合型半導体装置を、安全性を損なわずに実現することができる。また、樹脂封止体の大きさを同一の寸法とした場合には、従来の光結合型半導体装置に比較して電流容量の大きい光結合型半導体装置を、安全性を損なわずに実現することができる。また、ヘッダ部にのみ凸部を形成した場合には、凸部は樹脂封止体の内部にのみ存在することとなるから、従来の基板実装方法と同様の方法で基板実装を行うことができる。
また、本発明に係る光結合型半導体装置によれば、樹脂封止体の側面より導出されたリードフレームの導出部に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成された複数の副凸部を形成すると、実装基板への実装の際に、副凸部による基板への仮止めが可能となる。
また、ヘッダ部に凸部が形成され、さらに、導出部に副凸部が形成されているので、リードフレームの表面積はより大きくなるから、光結合型半導体装置の放熱性を更に向上させることができる。つまり、通電時の発熱を更に緩和することができるから、従来の光結合型半導体装置と比較して電流容量が大きい小型の光結合型半導体装置を、安全性を損なうことなく、確実に実現することができる。
また、本発明に係る光結合型半導体装置によれば、凸部の底面を１次樹脂封止体の外周面に当接させることにより、リードフレームの凸部の頂面から２次樹脂封止体の外周面までの距離は短くなるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置によれば、ヘッダ部の搭載面を１次樹脂封止体の外周面に当接させることにより、凸部の頂面から２次樹脂封止体の外周面までの距離をより短くすることができるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置によれば、凸部の頂面を２次樹脂封止体の外周面に当接させることにより、凸部の頂面は２次樹脂封止体の外側へ露出されることとなるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置によれば、凸部の頂面を２次樹脂封止体の外周面より突出させることにより、凸部の頂面は２次樹脂封止体から突出されることとなるから、放熱性を更に向上させることができる。
また、本発明に係る光結合型半導体装置の製造方法によれば、リードフレームのそれぞれに対して、前記樹脂封止体により封止されるヘッダ部の前記発光素子又は前記受光素子が搭載される搭載面の反対側の面に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成される複数の凸部を形成する工程を備えることにより、リードフレームの表面積を大きくすることができるから、放熱性に優れた光結合型半導体装置を通常の方法で容易に製造することができる。つまり、通電時の発熱を緩和させることができるから、従来の光結合型半導体装置と比較して電流容量が大きい小型の光結合型半導体装置を製造することができる。
また、本発明に係る電子機器によれば、上記した本発明に係る光結合型半導体装置が搭載してあるから、つまり、放熱性に優れた小型の光結合型半導体装置が搭載してあるから、信頼性の高い小型の電子機器を提供することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
発光素子１及び受光素子２が、各々個別のリードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に搭載されている。そして、発光素子１及び受光素子２は、金線などのワイヤ（発光側ワイヤ５、受光側ワイヤ６）でワイヤボンドされている。また、発光素子１は、シリコーン樹脂７でプリコートされている。
発光素子１及び受光素子２は光学的に対向配置されており、それら素子（発光素子１、受光素子２）は樹脂封止体（１次樹脂封止体８、２次樹脂封止体９）により封止されている。具体的には、発光素子１、受光素子２、及びリードフレーム３，４のヘッダ部３Ｈ，４Ｈの全体は、透光性樹脂で形成された１次樹脂封止体８により封止されており、さらに、１次樹脂封止体８の外周面８Ｌは、全面が遮光性樹脂で形成された２次樹脂封止体９により覆われている。
リードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）の発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面には、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）の厚さ方向に頂面（発光側：３１Ｔ、受光側：４１Ｔ）と底面（発光側：３１Ｂ、受光側：４１Ｂ）を繰り返して構成された複数の凸部（発光側：３１、受光側：４１）が形成されている。つまり、複数の凸部３１，４１を形成してリードフレーム３，４の表面積を大きくし、放熱性を向上させた構造となっている。
なお、ここで、凸部３１，４１の底面３１Ｂ，４１Ｂとは、凸部３１，４１が形成されていない箇所のリードフレーム３，４の外周面と面一になる部分のことをいうものとする。
よって、通電時の発熱は緩和され、パッケージの小型化や、同一パッケージ寸法とした場合の電流容量を大きくすることができるから、従来の光結合型半導体装置と比較して電流容量の大きい小型の光結合型半導体装置とすることができる。
また、凸部３１，４１は樹脂封止体（１次樹脂封止体８）に内包されるヘッダ部３Ｈ，４Ｈに形成されており、従来と同様の方法を用いて基板実装を行うことができる構造となっている。
また、本実施の形態に係る光結合型半導体装置は、従来例に係る光結合型半導体装置とほぼ同様の製造工程（図８参照）にて製造される。つまり、発光素子１及び受光素子２をそれぞれ個別のリードフレーム（発光側リードフレーム３、受光側リードフレーム４）に搭載する工程（ダイボンド工程、ワイヤボンド工程）と、発光素子及び受光素子を樹脂封止する工程（１次モールド工程、２次モールド工程）などの処理が施されて形成される。
ただし、本実施の形態に係る光結合型半導体装置の製造方法では、リードフレーム（発光側リードフレーム３，受光側リードフレーム４）のそれぞれに対して、樹脂封止体（１次樹脂封止体８）により封止されるヘッダ部（発光側：３Ｈ、受光側：４Ｈ）の発光素子１又は受光素子２が搭載される搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に、リードフレーム（発光側リードフレーム３，受光側リードフレーム４）の厚さ方向に頂面（発光側：３１Ｔ、受光側：４１Ｔ）と底面（発光側：３１Ｂ、受光側：４１Ｂ）を繰り返して構成される複数の凸部３１，４１を形成する工程を備えており、これにより、放熱性に優れた光結合型半導体装置を製造することができる
なお、リードフレーム３，４に凸部３１，４１を形成する工程をダイボンド工程の前に行うと、ダイボンド工程以降は従来と同様の製造方法で容易に製造を行うことができる。
また、凸部３１，４１は、リードフレームの一部分をプレス加工により潰したり、折り曲げたりすることにより、形成することができる。
＜実施の形態２＞
図２は本発明の実施の形態２に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
本実施の形態に係る光結合型半導体装置の基本構成は、実施の形態１に係る光結合型半導体装置とほぼ同様の構成となっており、以下、実施の形態１に係る光結合型半導体装置と異なる点について説明する。
本実施の形態に係る光結合型半導体装置では、実施の形態１に係る光結合型半導体装置（図１参照）と同様に、凸部（発光側：３１、受光側：４１）が、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に形成されている。なお、ヘッダ部３Ｈ，４Ｈの凸部３１，４１は、発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に形成されている。
さらに、本実施の形態に係る光結合型半導体装置では、樹脂封止体の側面より導出されたリードードフレーム（発光側リードフレーム３、受光側リードフレーム４）の導出部（発光側：３Ｔ、受光側：４Ｔ）に、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）の厚さ方向に頂面（発光側：３２Ｔ、受光側：４２Ｔ）と底面（発光側：３２Ｂ、受光側：４２Ｂ）を繰り返して構成された複数の副凸部（発光側：３２、受光側：４２）が形成されている。なお、ここで、副凸部３２，４２の底面３２Ｂ，４２Ｂとは、凸部３１，４１の底面３１Ｂ，４１Ｂと同様に、副凸部３２，４２が形成されていない箇所のリードフレーム３，４の外周面と面一になる部分のことをいうものとする。
つまり、ヘッダ部３Ｈ，４Ｈに凸部３１，４１が形成され、さらに、導出部３Ｔ，４Ｔに副凸部３２，４２が形成されているから、リードフレーム３，４の表面積の大きさは、同一パッケージ寸法の実施の形態１に係る光結合型半導体装置に比べて大きくなっており、放熱性はより一層向上されている。
よって、通電時の発熱はより緩和され、パッケージの更なる小型化や、同一パッケージ寸法とした場合の電流容量をより大きくすることができるから、従来の光結合型半導体装置と比較して電流容量のより大きい小型の光結合型半導体装置とすることができる。
また、実装基板への実装の際には、導出部３Ｔ，４Ｔに形成されている副凸部３２，４２による仮止めを行うことができる。
＜実施の形態３＞
図３は本発明の実施の形態３に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
本実施の形態に係る光結合型半導体装置の基本構成は、実施の形態１及び実施の形態２に係る光結合型半導体装置とほぼ同様の構成となっており、以下、実施の形態１及び実施の形態２に係る光結合型半導体装置と異なる点について説明する。
本実施の形態に係る光結合型半導体装置では、凸部（発光側：３１、受光側：４１）が、実施の形態１及び実施の形態２に係る光結合型半導体装置（図１及び図２参照）と同様に、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に形成されている。つまり、凸部３１，４１は、発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に形成されている。
しかし、実施の形態１及び実施の形態２に係る光結合型半導体装置と異なり、凸部３１，４１の底面（発光側：３１Ｂ、受光側：４１Ｂ）が１次樹脂封止体８の外周面８Ｌに当接されており、凸部３１，４１が２次樹脂封止体９に内包された構造となっている。
つまり、同一パッケージ寸法の実施の形態１及び実施の形態２に係る光結合型半導体装置に比べ、凸部３１，４１の頂面（発光側：３１Ｔ，受光側：４１Ｔ）から２次樹脂封止体９の外周面９Ｌまでの距離が短くされており、通電時に発せられる熱を２次樹脂封止体９の外部に放熱させ易くした構造となっている。言い換えれば、放熱性が同一パッケージ寸法の実施の形態２に係る光結合型半導体装置に比べて向上させられている。
なお、実施の形態２に係る光結合型半導体装置（図２参照）と同様に、リードフレーム３，４の導出部３Ｔ，４Ｔに副凸部３２，４２を設けて更なる放熱性の向上を図ることも可能である。
＜実施の形態４＞
図４は本発明の実施の形態４に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
本実施の形態に係る光結合型半導体装置の基本構成は、実施の形態１乃至実施の形態３に係る光結合型半導体装置とほぼ同様の構成となっており、以下、実施の形態１乃至実施の形態３に係る光結合型半導体装置と異なる点について説明する。
本実施の形態に係る光結合型半導体装置では、凸部（発光側：３１、受光側：４１）が、実施の形態１乃至実施の形態３に係る光結合型半導体装置（図１及び図３参照）と同様に、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に形成されている。つまり、凸部３１，４１は、発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に形成されている。
しかし、実施の形態１乃至実施の形態３と異なり、ヘッダ部３Ｈ，４Ｈの搭載面３Ｆ，４Ｆは１次樹脂封止体８の外周面８Ｌに当接されており、ヘッダ部３Ｈ，４Ｈは２次樹脂封止体９に内包されている。
つまり、同一パッケージ寸法の実施の形態３に係る光結合型半導体装置に比べ、凸部３１，４１の頂面３１Ｔ，４１Ｔから２次樹脂封止体９の外周面９Ｌまでの距離が更に短くされており、通電時に発せられる熱を２次樹脂封止体９の外部に更に放熱させ易くした構造となっている。言い換えれば、放熱性が同一パッケージ寸法の実施の形態３に係る光結合型半導体装置に比べて更に向上させられている。
なお、実施の形態２に係る光結合型半導体装置（図２参照）と同様に、リードフレーム３，４の導出部３Ｔ，４Ｔに副凸部３２，４２を設けて更なる放熱性の向上を図ることも可能である。
＜実施の形態５＞
図５は本発明の実施の形態５に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
本実施の形態に係る光結合型半導体装置の基本構成は、実施の形態１乃至実施の形態４に係る光結合型半導体装置とほぼ同様の構成となっており、以下、実施の形態１乃至実施の形態４に係る光結合型半導体装置と異なる点について説明する。
本実施の形態に係る光結合型半導体装置では、凸部（発光側：３１、受光側：４１）は、実施の形態１乃至実施の形態４に係る光結合型半導体装置（図１〜図４参照）と同様に、リードフレーム（発光側リードフレーム３、受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に形成されている。つまり、凸部３１，４１は、発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に形成されている。
また、実施の形態４に係る光結合型半導体装置（図４参照）と同様に、ヘッダ部３Ｈ，４Ｈの搭載面３Ｆ，４Ｆは１次樹脂封止体８の外周面８Ｌに当接されている。
また、本実施の形態では、更に、２次樹脂封止体９の外周面９Ｌに凸部３１，４１の頂面（発光側：３１Ｔ，受光側：４１Ｔ）が当接されている。つまり、凸部３１，４１の頂面３１Ｔ，４１Ｔが２次樹脂封止体９の外側へ露出された構造となっており、同一パッケージ寸法の実施の形態４に係る光結合型半導体装置に比べ、通電時に発せられる熱を２次樹脂封止体９の外部に更に放熱させ易くした構造となっている。言い換えれば、放熱性が同一パッケージ寸法の実施の形態４に係る光結合型半導体装置に比べて更に向上させられている。
なお、本実施の形態に係る光結合型半導体装置は、上述したように、ヘッダ部３Ｈ，４Ｈの搭載面３Ｆ，４Ｆを１次樹脂封止体８の外周面８Ｌに当接させた構造となっているが、実施の形態３に係る光結合型半導体装置（図３参照）と同様に凸部３１，４１の底面３１Ｂ，４１Ｂを１次樹脂封止体８の外周面８Ｌに当接させ、更に凸部３１，４１の頂面３１Ｔ，４１Ｔを２次樹脂封止体９の外周面９Ｌに当接させた構造の光結合型半導体装置であっても、凸部３１，４１の頂面３１Ｔ，４１Ｔは２次樹脂封止体９の外側へ露出されることとなるから、本実施の形態に係る光結合型半導体装置と同様の効果を得ることができる。
また、実施の形態２に係る光結合型半導体装置（図２参照）と同様に、リードフレーム３，４の導出部３Ｔ，４Ｔに副凸部３２，４２を設けて更なる放熱性の向上を図ることも可能である。
＜実施の形態６＞
図６は本発明の実施の形態６に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。
本実施の形態に係る光結合型半導体装置の基本構成は、実施の形態１乃至実施の形態５に係る光結合型半導体装置とほぼ同様の構成となっており、以下、実施の形態１乃至実施の形態５に係る光結合型半導体装置と異なる点について説明する。
本実施の形態に係る光結合型半導体装置では、凸部（発光側：３１、受光側：４１）は、実施の形態１乃至実施の形態５に係る光結合型半導体装置（図１〜図５参照）と同様に、リードフレーム（発光側リードフレーム３，受光側リードフレーム４）のヘッダ部（発光側：３Ｈ、受光側：４Ｈ）に形成されている。つまり、凸部３１，４１は、発光素子１又は受光素子２が搭載してある搭載面（発光側：３Ｆ、受光側：４Ｆ）の反対側の面に形成されている。
また、実施の形態４及び実施の形態５に係る光結合型半導体装置（図４及び図５参照）と同様に、ヘッダ部３Ｈ，４Ｈの搭載面３Ｆ，４Ｆは１次樹脂封止体８の外周面８Ｌに当接されている。
また、凸部３１，４１の頂面３１Ｔ，４１Ｔは２次樹脂封止体９の外周面９Ｌより突出させられている。つまり、凸部３１，４１の頂面３１Ｔ，４１Ｔを２次樹脂封止体９から突出させることにより、同一パッケージ寸法の実施の形態５に係る光結合型半導体装置に比べ、通電時に発せられる熱を２次樹脂封止体９の外部に更に放熱させ易くした構造となっている。言い換えれば、放熱性が同一パッケージ寸法の実施の形態５に係る光結合型半導体装置に比べて更に向上させられている。
なお、本実施の形態に係る光結合型半導体装置は、上述したように、ヘッダ部３Ｈ，４Ｈの搭載面３Ｆ，４Ｆを１次樹脂封止体８の外周面８Ｌに当接させた構造となっているが、実施の形態３に係る光結合型半導体装置（図３参照）と同様に凸部３１，４１の底面３１Ｂ，４１Ｂを１次樹脂封止体８の外周面８Ｌに当接させ、更に凸部３１，４１の頂面３１Ｔ，４１Ｔを２次樹脂封止体９の外周面９Ｌより突出された構造の光結合型半導体装置であっても、凸部（発光側：３１、受光側：４１）の頂面３１Ｔ，４１Ｔは２次樹脂封止体９から突出されることとなるから、本実施の形態に係る光結合型半導体装置と同様の効果を得ることができる。
また、実施の形態２に係る光結合型半導体装置（図２参照）と同様に、リードフレーム３，４の導出部３Ｔ，４Ｔに副凸部３２，４２を設けて更なる放熱性の向上を図ることも可能である。
＜実施の形態７＞
本実施の形態に係る電子機器（不図示）は、実施の形態１乃至実施の形態６のいずれか一つに記載した光結合型半導体装置を搭載した電子機器である。放熱性に優れた小型の光結合型半導体装置を搭載する電子機器とすることから、信頼性の高い小型の電子機器とすることができる。
特に電源、ＯＡ機器、家電製品、ＦＡ機器などの電子機器で電流容量の増加が必要とされる場合や、電流容量を維持しながら製品の小型化を図る必要がある電子機器に用いることにより大きな効果を奏する。
なお、本発明は、上述した実施の形態１乃至実施の形態７に示した構成に限定されるものではなく、本発明の範囲内で変更を施すことが可能である。
本発明の実施の形態１に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態２に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態３に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態４に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態５に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 本発明の実施の形態６に係る光結合型半導体装置の概略構成を透視的に示す透視側面図である。 従来例に係る半導体装置の概略構成を透視的に示す透視側面図である。 従来例に係る半導体装置の概略製造工程を説明するフローチャートである。
符号の説明
１ 発光素子
２ 受光素子
３ 発光側リードフレーム
４ 受光側リードフレーム
３Ｈ、４Ｈ ヘッダ部
３Ｔ、４Ｔ 導出部
３Ｆ、４Ｆ 搭載面
３１、４１ 凸部
３２、４２ 副凸部
３１Ｂ、４１Ｂ、３２Ｂ、４２Ｂ 底面
３１Ｔ、４１Ｔ、３２Ｔ、４２Ｔ 頂面
５ 発光側ワイヤ
６ 受光側ワイヤ
７ シリコーン樹脂
８ １次樹脂封止体
９ ２次樹脂封止体
８Ｌ、９Ｌ 外周面

Claims (8)

  1. 発光素子及び受光素子がそれぞれ個別に搭載してあるリードフレームと、前記発光素子及び前記受光素子を封止する樹脂封止体とを備える光結合型半導体装置において、
    前記リードフレームのそれぞれには、前記樹脂封止体により封止されたヘッダ部の前記発光素子又は前記受光素子が搭載してある搭載面の反対側の面に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成された複数の凸部が形成してあることを特徴とする光結合型半導体装置。
  2. 前記樹脂封止体の側面より導出された前記リードフレームの導出部に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成された複数の副凸部が形成してあることを特徴とする請求項１に記載の光結合型半導体装置。
  3. 前記樹脂封止体は、前記発光素子及び前記受光素子を覆う１次樹脂封止体と、該１次樹脂封止体の外周を覆う２次樹脂封止体とで構成してあり、
    前記凸部の底面は前記１次樹脂封止体の外周面に当接させてあることを特徴とする請求項１又は請求項２に記載の光結合型半導体装置。
  4. 前記樹脂封止体は、前記発光素子及び前記受光素子を覆う１次樹脂封止体と、該１次樹脂封止体の外周を覆う２次樹脂封止体とで構成してあり、
    前記ヘッダ部の前記搭載面は前記１次樹脂封止体の外周面に当接させてあることを特徴とする請求項１又は請求項２に記載の光結合型半導体装置。
  5. 前記凸部の頂面は前記２次樹脂封止体の外周面に当接させてあることを特徴とする請求項３又は請求項４に記載の光結合型半導体装置。
  6. 前記凸部の頂面は前記２次樹脂封止体の外周面より突出させてあることを特徴とする請求項３又は請求項４に記載の光結合型半導体装置。
  7. 発光素子及び受光素子をそれぞれ個別のリードフレームに搭載する工程と、前記発光素子及び前記受光素子を樹脂封止する工程とを備える光結合型半導体装置の製造方法において、
    前記リードフレームのそれぞれに対して、前記樹脂封止体により封止されるヘッダ部の前記発光素子又は前記受光素子が搭載される搭載面の反対側の面に、前記リードフレームの厚さ方向に頂面と底面を繰り返して構成される複数の凸部を形成する工程を備えることを特徴とする光結合型半導体装置の製造方法。
  8. 請求項１乃至請求項６のいずれか１つに記載の光結合型半導体装置が搭載してあることを特徴とする電子機器。
JP2006281552A 2006-10-16 2006-10-16 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器 Expired - Fee Related JP4180092B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006281552A JP4180092B2 (ja) 2006-10-16 2006-10-16 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器
US11/860,403 US20080087901A1 (en) 2006-10-16 2007-09-24 Optical coupling type semiconductor device, method for producing optical coupling type semiconductor device, and electronic device
CNA2007101524837A CN101165926A (zh) 2006-10-16 2007-10-15 光耦合型半导体器件及其制造方法和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006281552A JP4180092B2 (ja) 2006-10-16 2006-10-16 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2008098571A JP2008098571A (ja) 2008-04-24
JP4180092B2 true JP4180092B2 (ja) 2008-11-12

Family

ID=39302339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281552A Expired - Fee Related JP4180092B2 (ja) 2006-10-16 2006-10-16 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器

Country Status (3)

Country Link
US (1) US20080087901A1 (ja)
JP (1) JP4180092B2 (ja)
CN (1) CN101165926A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101766720B1 (ko) * 2010-11-25 2017-08-23 엘지이노텍 주식회사 발광소자 패키지
JP5865216B2 (ja) * 2012-09-12 2016-02-17 ルネサスエレクトロニクス株式会社 フォトカプラ
JP2015177052A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光結合装置
JP7304830B2 (ja) * 2020-02-12 2023-07-07 三菱電機株式会社 トランスファーモールド型パワーモジュール、リードフレーム、およびトランスファーモールド型パワーモジュールの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1060570A (ja) * 1996-08-23 1998-03-03 Injietsukusu:Kk 焼結体およびその製造方法
JP2005032950A (ja) * 2003-07-11 2005-02-03 Toshiba Corp 光半導体装置及びその製造方法
JP2005159137A (ja) * 2003-11-27 2005-06-16 Sharp Corp 光半導体素子およびこの光半導体素子を用いた電子機器

Also Published As

Publication number Publication date
JP2008098571A (ja) 2008-04-24
US20080087901A1 (en) 2008-04-17
CN101165926A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
JP5038623B2 (ja) 光半導体装置およびその製造方法
US8097937B2 (en) Leadframe and housing for radiation-emitting component, radiation-emitting component, and a method for producing the component
JP5213884B2 (ja) 半導体装置モジュール
JP6627988B2 (ja) 半導体パッケージ
JP2013110435A (ja) 熱伝導率を向上させた発光デバイス・アセンブリ、それを含むシステム及び熱伝導率を向上する方法
JP2007073836A (ja) 光結合素子、光結合素子の製造方法及び光結合素子を搭載した電子機器
JP3138795U (ja) 半導体発光装置及び半導体発光装置を用いた面状発光源
JP2004146815A (ja) 発光素子
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP4180092B2 (ja) 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器
JP2003303936A (ja) リードフレームとその製造方法ならびにそれを用いたチップ型ｌｅｄ
JP2006344717A (ja) 発光装置およびその製造方法
JP5171404B2 (ja) 樹脂モールド型半導体モジュール
TWI482320B (zh) 具有藉由單一囊封材料圍繞的反射體杯狀物之引線框架晶片載體封裝
JP2002076248A (ja) マルチチップパッケージ
JP4885191B2 (ja) Ｌｅｄパッケージ
JP2002222903A (ja) 半導体パッケージ及び半導体装置
JPH1125465A (ja) 半導体レーザ装置
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
JP2005116937A (ja) 半導体発光装置およびその製造方法
JP5125758B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2007095932A (ja) 半導体装置、その製造方法および電子機器
JP2006237464A (ja) 半導体発光装置
JP2017028131A (ja) パッケージ実装体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees