JP2015177052A - 光結合装置 - Google Patents

光結合装置 Download PDF

Info

Publication number
JP2015177052A
JP2015177052A JP2014052662A JP2014052662A JP2015177052A JP 2015177052 A JP2015177052 A JP 2015177052A JP 2014052662 A JP2014052662 A JP 2014052662A JP 2014052662 A JP2014052662 A JP 2014052662A JP 2015177052 A JP2015177052 A JP 2015177052A
Authority
JP
Japan
Prior art keywords
light receiving
resin layer
light emitting
recess
optical coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014052662A
Other languages
English (en)
Other versions
JP2015177052A5 (ja
Inventor
直也 鷹居
Naoya Takai
直也 鷹居
野口　吉雄
Yoshio Noguchi
吉雄 野口
真美 山本
Masami Yamamoto
真美 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052662A priority Critical patent/JP2015177052A/ja
Priority to CN201410420945.9A priority patent/CN104916728A/zh
Priority to US14/474,298 priority patent/US20150262986A1/en
Publication of JP2015177052A publication Critical patent/JP2015177052A/ja
Publication of JP2015177052A5 publication Critical patent/JP2015177052A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】小型化が容易で、実装面積を縮小可能な光結合装置を提供する。【解決手段】光結合装置は、実装部材と、受光素子２０と、第１樹脂層３９と、発光素子１０と、第２樹脂層４０と、を有する。実装部材は、上面から後退する凹部が設けられ、遮光性を有する絶縁体層３１と、入力端子３２と、入力端子と絶縁された出力端子３４と、を有する。受光素子は、凹部の底面に設けられ、出力端子に接続され、上面を受光面とする。第１樹脂層は、受光素子を覆うように凹部内に設けられ、透光性を有する。発光素子は、光出射面とする下面が受光面と対向するように、第１樹脂層の上面に接着され、入力端子と接続される。第２樹脂層は、発光素子と、絶縁体層の上面と、第１樹脂層と、入力端子と、を覆うように設けられる。【選択図】図１

Description

本発明の実施形態は、光結合装置に関する。
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
産業用機器、事務用機器、家電機器では、ＤＣ電圧系、ＡＣ電源系、電話回線系および制御系などの異なる電源系が１つの装置内に配置されている。しかし、異なる電源系や回路系を直接結合すると、動作不良を生じることがある。
この場合、光結合装置を用いると、異なる電源間が絶縁されるので、動作を正常に保つことができる。
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが使用される。また、半導体テスタ用途の信号切り替えに使用される場合、非常に多数のフォトカプラーが実装されるようになり、実装部材への実装面積を縮小する必要から、小型化が強く要求される。
特開平９−３６４１３号公報
小型化が容易で、実装面積を縮小可能な光結合装置を提供する。
実施形態の光結合装置は、実装部材と、受光素子と、第１樹脂層と、発光素子と、第２樹脂層と、を有する。実装部材は、上面から後退する凹部が設けられ、遮光性を有する絶縁体層と、入力端子と、前記入力端子と絶縁された出力端子と、を有する。受光素子は、前記凹部の底面に設けられ、前記出力端子に接続され、上面を受光面とする。第１樹脂層は、前記受光素子を覆うように前記凹部内に設けられ、透光性を有する。発光素子は、光出射面とする下面が前記受光面と対向するように、前記第１樹脂層の上面に接着され、前記入力端子と接続される。第２樹脂層は、前記発光素子と、前記絶縁体層の前記上面と、前記第１樹脂層と、前記入力端子と、を覆うように設けられる。
図１（ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は模式側面図、である。 図２（ａ）は受光素子を実装部材にマウントした後の模式平面図、図２（ｂ）はＢ−Ｂ線に沿った模式断面図、である。 図３（ａ）は第１樹脂層を凹部内に設けた模式斜視図、図３（ｂ）はＣ−Ｃ線に沿った模式断面図、図３（ｃ）は第１樹脂層の上面を平坦にした模式断面図、である。 比較例にかかる対向型の光結合装置の模式断面図である。 図５（ａ）は第２の実施形態にかかる光結合装置の模式平面図、図５（ｂ（は）その側面図、である。 図６（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図６（ｂ）はＤ−Ｄ線に沿った模式断面図、である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）は模式側面図、である。
第１の実施形態の光結合装置は、凹部３１ａが設けられた実装部材３０と、発光素子１０と、受光素子２０と、第１樹脂層３９と、第２樹脂層４０と、を有する。なお、図１（ａ）は、第２樹脂層４０を省略してある。
実装部材３０は、遮光性を有する絶縁体層３１と、入力端子３４と、出力端子３２と、を有する。図１において、実装部材３０は、ＭＩＤ（Molded Interconect Device）や積層セラミックなどを含むものとすることができる。
ＭＩＤの場合、絶縁体層３１は熱可塑性樹脂などの樹脂の射出成型体やセラミックなどからなるものとすることができる。また、入力端子３４や出力端子３２などの導電層は、絶縁体層３１の表面または内部に設けられた銅箔パターンなどとすることができる。
積層セラミックの場合、入力端子３２や出力端子３４を含む配線層は、厚膜などからなる導電層と、その上に設けられた金メッキ層などとすることができる。さらに、セラミックにスルーホール３１ｆを設け、積層セラミックの上下を導電層で接続することができる。セラミックは、アルミナ、窒化アルミニウムなどとすることができる。
絶縁体層３１には、凹部３１ａが設けられる。凹部３１ａは、上面３１ｂから後退した底面３１ｃと、内側面３１ｄと、を有する。
図２（ａ）は受光素子を実装部材にマウントした後の模式平面図、図２（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
受光素子２０は、凹部３１ａの底面３１ｃに接着する。底面３１ｃに導電層３５が設けられている場合、半田材などにより接着できる。または、受光素子２０は、底面３１ｃに接着剤などにより接着できる。受光素子２０の電極は、出力端子３２に接続される。
受光素子２０がフォトダイオードの場合、アノードやカソード等の電極２０ａ、２０ｂとが、ボンディングワイヤにより出力端子３２ａ、３２ｂに接続される。さらに、凹部３１ａ内に透光性を有する樹脂溶液を充填し、硬化すると第１樹脂層３９を形成できる。絶縁体層３１の上面３１ｂには、入力端子３４を設けることができる。
また、図１（ｂ）に表すように、絶縁体層３１に、底面３１ｃと下面３１ｅとを貫通する孔３１ｆを設けることができる。このようにすると、出力端子３２は、孔３１ｆに設けられた導電部Ｃ１を介して底面３１ｃに設けられた導電領域Ａ１と下面３１ｅに設けられた導電領域Ｂ１とを接続することができる。
発光素子１０は、硬化した第１樹脂層３９の上面３９ａに接着剤などを用いて接着される。発光素子１０がＬＥＤ（Light Emitting Diode)である場合、アノードとカソードとは、入力端子３４ａ、３４ｂとボンディングワイヤなどで接続される。図１（ａ）は、この状態（第２樹脂層４０が設けられる前）の模式平面図である。
図１（ｂ）は、発光素子１０を覆うように設けられた第２樹脂層４０を有する光結合装置の模式断面図である。 金型を用いると、第２樹脂層４０を精度よく成型することができる。第１樹脂層３９および第２樹脂層４０は、シリコーン樹脂やエポキシ樹脂などの熱硬化樹脂とすることができる。なお、第２樹脂層４０が遮光性を有すると、外乱光による誤動作を抑制できる。
発光素子１０は、ＡｌＧａＡｓ、ＩｎＡｌＧａＡｓ、ＩｎＡｌＧａＰなどからなる発光層を有し、８００ｎｍ以上かつ１０００ｎｍ以下の放出光Ｇをその下面（光出射面）１０ａから放出する。発光素子１０の下面１０ａと、受光素子２０の上面（受光面）２０ｃと、は第１樹脂層を挟んで対向するように配置される。放出光Ｇは、効率よく受光素子２０に入射する。受光素子２０をＳｉフォトダイオードとすると、８００〜１０００ｎｍにおける受光感度を高くすることができる。
このような構造によれば、入力端子３４と出力端子３２との間の絶縁耐圧は、発光素子１０の下面１０ａと、受光素子２０の上面２０ｃと、の距離Ｌにより変化する。距離Ｌは、要求される絶縁耐圧や絶縁物厚さ（安全規格により定められている）を満たすように決めることができる。第１樹脂層３９がシリコーンの場合、その距離Ｌを０．４ｍｍなどとすることができる。
図３（ａ）は第１樹脂層を凹部内に設けた模式斜視図、図３（ｂ）はＣ−Ｃ線に沿った模式断面図、図３（ｃ）は第１樹脂層の上面を平坦にした模式断面図、である。
図３（ｂ）に表すように、シリコーンなどからなる第１樹脂層３９の表面３９ａは、表面張力により中央部が盛り上がることが多い。発光素子１０のサイズは、たとえば、４００μｍ×４００μｍなどである。
発光素子１０が傾斜した状態で樹脂が硬化すると、光の反射方向が変化する。このため、たとえば、自動ワイヤボンディングなどの工程で、発光素子１０の表面のパターン認識精度が落ちボンディングが正確にできないことがある。また、キャピラリの先端部が発光素子１０の電極に傾斜して接触し、ボンディング強度が不十分になることがある。
図３（ｃ）に表すように、発光素子１０を接着する領域Ｒの表面３９ｂを研磨などにより平坦にすると、発光素子１０の上面１０ｂを凹部３１ａの底面３１ｃに略平行にマウントできる。このため、ボンディング位置を精度よく制御し、かつボンディング強度を高くすることが容易となる。
図４は、比較例にかかる対向型の光結合装置の模式断面図である。
比較例では、入力リード１３０に接着された発光素子１１０と、出力リード１４０に接着された受光素子１２０と、は、透光性樹脂層１６８内で互いに対向するように設けられる。しかしながら、入力リードフレームと、出力リードフレームと、は別個のリードフレームからなる。このため、発光素子の光出射面と受光素子の受光面との距離Ｌ１を精度よく保ちつつ、入力リードフレームと出力リードフレームとを接合する工程が必要となる。また、距離Ｌ１の変動（ばらつき）を低減することが容易ではない。さらに、樹脂成型体からアウタリードが突出し、平面サイズの縮小が困難である。
これに対して、第１の実施形態では、マウント、ワイヤボンディング工程が容易であり、量産性に富む。このため、低価格にすることが可能である。また、入力端子３４および出力端子３２は、実装部材から側面方向に突出しない。このため、光結合装置の小型化容易で、表面実装に適している。
図５（ａ）は第２の実施形態にかかる光結合装置の模式平面図、図５（ｂ（は）Ｄ−Ｄ線に沿った模式側面図、である。
図５（ａ）は第２樹脂層４０を形成する前の模式平面図である。光結合装置は、実装部材３０と、受光素子２０と、第１樹脂層３９と、発光素子１０と、第２樹脂層４０と、を有する。実装部材３０は、凹部６０ａが設けられ、遮光性を有する絶縁体層６０と、絶縁体層６０に埋め込まれた入力リード３８と、入力リード３８と絶縁されるように絶縁体層６０に埋め込まれた第１の出力リード３６ａおよび第２の出力リード３６ｂと、を有する。凹部６０ａの底面６０ｃには、第１出力リード３６ａの一部および第２出力リード３６ｂの一部とがそれぞれ露出する。
受光素子２０は、第１出力リード３６ａの一部の表面に接着され、上面２０ｃを受光面とする。受光素子２０は、第１出力リード３６ａおよび第２出力リード３６ｂにそれぞれ接続される。
第１樹脂層３９は、受光素子２０を覆うように凹部６０ａ内に設けられ、透光性を有する。発光素子１０は、光出射面とする下面１０ａが受光面２０ｃと対向するように、第１樹脂層３９の上面３９ａに接着され、入力端子３８と接続される。第２樹脂層４０は、発光素子１０と、絶縁体層６０の凹部６０ａの上面６０ｂと、第１樹脂層３９と、を覆うように設けられる。
実装部材３０の絶縁体層６０は、インサート成型体を含むことができる。絶縁体層６０の凹部６０ａは、直方体を切り取った形状でも、円錐を切り取った形状でもよい。インサート成型体６０は、量産性に富むので、価格を低減できる。
図６（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図６（ｂ）はＥ−Ｅ線に沿った模式断面図、である。
図６（ａ）は第２樹脂層４０を形成する前の模式平面図である。実装部材３０は、リードフレームと、リードフレームが埋め込まれるインサート成型体を含む絶縁体層６０と、を含み、第２の実施形態と同じとする。
第３の実施形態では、実装部材３０の上方にガラスなどからなる透明板６２をさらに有する。発光素子１０を透明板６２の上に接着剤などを用いて接着する。このようにすると、発光素子１０に対するワイヤボンディングが容易となる。透明板６２の透過率は、８００〜１０００ｎｍにおいて、８０％以上であることが好ましい。発光素子１０が接着された透明板６２の上方に、第２樹脂層４０からなる成型体を形成する。
第１〜第３の実施形態によれば、発光素子の下面と受光素子の上面とが透光性樹脂を介して対向する。比較例のように、リードフレームを上下に対向させかつ折り曲げることが不要である。このため、小型化が容易である。小型光結合装置は、多数の光結合装置が必要なエアコンや半導体テスタなどにおいて広く用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 発光素子、１０ａ 下面（光出射面）２０ 受光素子、２０ｃ 上面（受光面）、３１、６０ 絶縁体層、３１ａ、６０ａ 凹部、３１ｂ、６０ｂ 上面、３１ｃ、６１ｃ 底面、３１ｅ 下面、３１ｆ （貫通）孔、３２、３２ａ、３２ｂ 入力端子、３４ 出力端子、３６、３６ａ、３６ｂ 出力リード、３８ 入力リード、３９ 第１樹脂層、４０ 第２樹脂層、６２ 透明板

Claims (9)

  1. 上面から後退する凹部が設けられ、遮光性を有する絶縁体層と、入力端子と、前記入力端子と絶縁された出力端子と、を有する実装部材と、
    前記凹部の底面に設けられ、前記出力端子に接続され、上面を受光面とする受光素子と、
    前記受光素子を覆うように前記凹部内に設けられ、透光性を有する第１樹脂層と、
    光出射面とする下面が前記受光面と対向するように、前記第１樹脂層の上面に接着され、前記入力端子と接続された発光素子と、
    前記発光素子と、前記絶縁体層の前記上面と、前記第１樹脂層と、前記入力端子と、を覆うように設けられた第２樹脂層と、
    を備えた光結合装置。
  2. 前記底面と前記絶縁体層の下面とを貫通する孔が設けられ、
    前記出力端子は、前記孔に設けられた導電部を介して前記底面に設けられた導電領域と前記下面に設けられた導電領域とを接続する請求項１記載の光結合装置。
  3. 前記入力端子は、前記絶縁体層の前記上面に設けられた請求項１または２に記載の光結合装置。
  4. 前記入力端子は、前記絶縁体層の第１の側面の側に設けられ、
    前記出力端子は、前記第１の側面とは反対となる第２の側面の側に設けられた請求項１〜３のいずれか１つに記載の光結合装置。
  5. 前記絶縁体層は、セラミックまたは樹脂を含む請求項１〜４のいずれか１つに記載の光結合装置。
  6. 上面から後退する凹部が設けられ、遮光性を有する絶縁体層と、前記絶縁体層に埋め込まれた入力リードと、前記入力リードと絶縁されるように前記絶縁体層に埋め込まれた第１および第２の出力リードと、を有する実装部材であって、前記凹部の底面には、前記第１出力リードの一部および前記第２出力リードの一部とがそれぞれ露出した、実装部材と、
    前記第１出力リードの前記一部の表面に接着され、上面を受光面とする受光素子であって、前記第１出力リードおよび前記第２出力リードにそれぞれ接続された、受光素子と、
    前記受光素子を覆うように前記凹部内に設けられ、透光性を有する第１樹脂層と、
    光出射面とする下面が前記受光面と対向するように、前記第１樹脂層の上面に接着され、
    前記入力端子と接続された発光素子と、
    前記発光素子と、前記絶縁体層の前記凹部の上面と、前記第１樹脂層と、を覆うように設けられた第２樹脂層と、
    を備えた光結合装置。
  7. 前記絶縁体層は、インサート成型体である請求項６記載の光結合装置。
  8. 上面から後退する凹部が設けられ、遮光性を有する絶縁体層と、前記絶縁体層に埋め込まれた入力リードと、前記入力リードと絶縁されるように前記絶縁体層に埋め込まれた第１および第２の出力リードと、を有する実装部材であって、前記凹部の底面には、前記第１出力リードの一部および前記第２出力リードの一部とがそれぞれ露出した、実装部材と、
    前記第１出力リードの前記一部の表面に接着され、上面を受光面とする受光素子であって、前記第１出力リードおよび前記第２出力リードにそれぞれ接続された、受光素子と、
    前記受光素子を覆うように前記凹部内に設けられ、透光性を有する第１樹脂層と、
    前記第１樹脂層を覆うように前記絶縁体層の前記凹部の上面に設けられた透明板と、
    光出射面とする下面が前記受光面と対向するように、前記透明板の上面に接着され、
    前記入力端子と接続された発光素子と、
    前記発光素子と、前記透明板と、を覆うように設けられた第２樹脂層と、
    を備えた光結合装置、
  9. 前記第２樹脂層は遮光性を有する請求項１〜８のいずれか１つに記載の光結合装置。
JP2014052662A 2014-03-14 2014-03-14 光結合装置 Abandoned JP2015177052A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014052662A JP2015177052A (ja) 2014-03-14 2014-03-14 光結合装置
CN201410420945.9A CN104916728A (zh) 2014-03-14 2014-08-25 光耦合装置
US14/474,298 US20150262986A1 (en) 2014-03-14 2014-09-01 Optical coupling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052662A JP2015177052A (ja) 2014-03-14 2014-03-14 光結合装置

Publications (2)

Publication Number Publication Date
JP2015177052A true JP2015177052A (ja) 2015-10-05
JP2015177052A5 JP2015177052A5 (ja) 2016-04-14

Family

ID=54069731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052662A Abandoned JP2015177052A (ja) 2014-03-14 2014-03-14 光結合装置

Country Status (3)

Country Link
US (1) US20150262986A1 (ja)
JP (1) JP2015177052A (ja)
CN (1) CN104916728A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517043B2 (ja) * 2015-02-25 2019-05-22 ルネサスエレクトロニクス株式会社 光結合装置、光結合装置の製造方法および電力変換システム
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
JP2019012735A (ja) * 2017-06-29 2019-01-24 株式会社東芝 光結合装置
JP6620176B2 (ja) * 2018-01-29 2019-12-11 アオイ電子株式会社 半導体装置
CN111162067A (zh) * 2018-11-08 2020-05-15 喆富创新科技股份有限公司 在晶圆上形成层叠样式的光耦结构
JP7240148B2 (ja) * 2018-11-21 2023-03-15 株式会社東芝 光結合装置
WO2021005953A1 (ja) * 2019-07-10 2021-01-14 株式会社村田製作所 光学センサ、及び、それを備えた近接センサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180092B2 (ja) * 2006-10-16 2008-11-12 シャープ株式会社 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器
CN101819969A (zh) * 2009-02-27 2010-09-01 亿光电子工业股份有限公司 光耦合器
JP5381280B2 (ja) * 2009-04-23 2014-01-08 オムロン株式会社 光結合装置
JP5895633B2 (ja) * 2012-03-16 2016-03-30 村田機械株式会社 工作機械および生産システム
JP2014135473A (ja) * 2012-12-11 2014-07-24 Renesas Electronics Corp 光結合素子

Also Published As

Publication number Publication date
US20150262986A1 (en) 2015-09-17
CN104916728A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
JP5985452B2 (ja) 半導体装置
JP2015177052A (ja) 光結合装置
JP5865859B2 (ja) 光結合装置
US8890295B2 (en) Package for mounting a light emitting element including a flat plate-shaped electrode and method for manufacture
TWI587537B (zh) Optocoupler
US9236521B2 (en) Optocoupler having lens layer
TW201511347A (zh) 發光二極體封裝結構及其製造方法
US10545581B2 (en) Semiconductor package device
KR20110052522A (ko) 광커플러 장치들
US20100213484A1 (en) Lead frame assembly, package structure and LED package structure
US10593823B2 (en) Optical apparatus
JP2013120940A (ja) オプトカプラ
JP2010153861A (ja) 発光ダイオードパッケージ構造
KR101766082B1 (ko) 파워모듈
JP6226393B2 (ja) 光結合装置
JP6329596B2 (ja) 半導体装置
JPH08186284A (ja) 表面実装型フォトカプラ及びその製造方法
JP2017135214A (ja) 半導体装置
JP2009021333A (ja) 光結合装置の製造方法及び光結合装置
JP6732477B2 (ja) Ｌｅｄ発光装置
TWI521745B (zh) 發光二極體封裝結構及其製造方法
JP7413217B2 (ja) 半導体装置
JP4761766B2 (ja) 光結合素子及びこれを用いた電子機器
WO2021153121A1 (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2022191741A (ja) 半導体装置、その製造方法および基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160608