JP7240148B2 - 光結合装置 - Google Patents

光結合装置 Download PDF

Info

Publication number
JP7240148B2
JP7240148B2 JP2018218229A JP2018218229A JP7240148B2 JP 7240148 B2 JP7240148 B2 JP 7240148B2 JP 2018218229 A JP2018218229 A JP 2018218229A JP 2018218229 A JP2018218229 A JP 2018218229A JP 7240148 B2 JP7240148 B2 JP 7240148B2
Authority
JP
Japan
Prior art keywords
lead
mosfet
semiconductor light
region
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018218229A
Other languages
English (en)
Other versions
JP2020088091A (ja
Inventor
真美 藤原
吉雄 野口
直也 鷹居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018218229A priority Critical patent/JP7240148B2/ja
Priority to CN201910623904.2A priority patent/CN111211198B/zh
Priority to US16/562,585 priority patent/US11688823B2/en
Publication of JP2020088091A publication Critical patent/JP2020088091A/ja
Application granted granted Critical
Publication of JP7240148B2 publication Critical patent/JP7240148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明の実施形態は、光結合装置に関する。
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
工作機械制御や半導体テスタなどの用途では、光結合装置の高速化が益々要求される。たとえば、５ＧＨｚ以上の高周波通過特性が要求される。また、これらの用途では、システムを構成するためには、多数の光結合装置が必要となる。このような場合、回路基板へ高密度実装を行うためには、小実装面積かつ低プロファイルの表面実装型パッケージが要求される。
特開２０１６－２１９８２３号公報
小実装面積かつ低プロファイルの表面実装パッケージに搭載され、高周波通過特性が改善された光結合装置を提供する。
実施形態の光結合装置は、入力端子と、出力端子と、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、半導体受光素子と、半導体発光素子と、樹脂層と、を有する。前記入力端子は、第１リードと、前記第１リードから離間した第２リードと、を含む。前記出力端子は、前記第１リードおよび前記第２リードから離間した第３リードおよび第４リードを含む。前記第３リードおよび前記第４リードは、それぞれ上面と下面と側面とを有する平板状であり、前記第４リードは、前記第３リードから離間する。前記第１のＭＯＳＦＥＴは、第１の電極パッド領域および前記第１リードに隣接して配置された第１の接合領域を有する第１の面を有し、前記第３リードの前記上面に接合されることにより、そのドレイン領域と前記第３リードとが電気的に接続される。前記第２のＭＯＳＦＥＴは、第２の電極パッド領域および前記第２リードに隣接して設けられた第２の接合領域を有する第１の面を有し、前記第４リードの前記上面に接合されることにより、そのドレイン領域と前記第４リードとが電気的に接続され、前記第１のＭＯＳＦＥＴから離間する。前記半導体受光素子は、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの間のスペースを跨いで前記第１の接合領域および前記第２の接合領域に接合され、前記第１および第２のＭＯＳＦＥＴに接合された面とは反対側の面の中央部に設けられた受光領域と、前記受光領域の外側に設けられた電極パッド領域と、を有する。前記半導体発光素子は、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの間の前記スペースの上方において、前記半導体受光素子の前記受光領域上に接続され、前記受光領域に向かって放出光を出射可能であり、前記入力端子に電気的に接続される。前記樹脂層は、前記第１および第２のＭＯＳＦＥＴ、前記半導体受光素子、前記半導体発光素子、前記第３リードおよび前記第４リードのそれぞれの前記上面および前記側面を封止し、前記第３リードおよび前記第４リードのそれぞれの前記下面を露出させる。
図１(ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ－Ａ線に沿った模式断面図、図１（ｃ）はＢ－Ｂ線に沿った模式断面図、である。 図２（ａ）は半導体発光素子の模式側面図、図２（ｂ）はその模式平面図、図２（ｃ）は半導体受光素子の模式平面図、図２（ｄ）はＣ－Ｃ線に沿った積層構造の模式断面図、である。 第１の実施形態にかかる光結合装置の等価回路図である。 図４（ａ）は比較例にかかる光結合装置の模式平面図、図４（ｂ）はＤ－Ｄ線に沿った模式断面図、図４（ｃ）はＥ－Ｅ線に沿った模式断面図、である。 比較例にかかる光結合装置の等価回路図である。 第１の実施形態および比較例の高周波通過特性を表すグラフ図である。 図７(ａ）は第２の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ－Ａ線に沿った模式断面図、図７（ｃ）はＢ－Ｂ線に沿った模式断面図、である。 図８（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図８（ｂ）はＡ－Ａ線に沿った模式断面図、図８（ｃ）は短辺側からみた模式側面図、である。
以下、図面を参照しつつ本発明の実施形態を説明する。
図１(ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ－Ａ線に沿った模式断面図、図１（ｃ）はＢ－Ｂ線に沿った模式断面図、である。
光結合装置は、入力端子５０と、出力端子５３と、第１のＭＯＳＦＥＴ３１と、第２のＭＯＳＦＥＴ３２と、半導体受光素子２０と、半導体発光素子１０と、樹脂層９０と、を有する。
入力端子５０は、第１リード５１および第２リード５２を含む。出力端子５３は、第３リード５４および第４リード５５を含み、それぞれが離間しており、一体のものとして構成される。また、各リードは、光結合装置の上面および４つの側面に露出せず、各々は樹脂層９０にて覆われており、下面のみが露出している。
図１（ａ）～（ｃ）は、光結合装置を個別化したものを表している。リードは、鉄ニッケル合金や銅合金などからなる。半導体チップを半田材などで接合する領域表面やワイヤボンディングがされる領域表面には少なくともＡｕメッキ層やＡｇメッキ層などが形成される。
第１のＭＯＳＦＥＴ３１は、第１の電極パッド領域ＥＲおよび第１リード５１に隣接して配置された第１の接合領域ＭＲを有する第１の面３１ａを有する（図１（ｃ））。第１のＭＯＳＦＥＴ３１は、第３リード５４の表面に接合されることによりドレイン領域と第３リード５４とが電気的に接続される。
第２のＭＯＳＦＥＴ３２は、第２の電極パッド領域ＥＲおよび第２リード５２に隣接して設けられた第２の接合領域ＭＲを有する第１の面３２ａを有する（図１（ｃ））。第２のＭＯＳＦＥＴ３２は、第４リード５５の表面に接合されることによりドレイン領域と第４リード５５とが電気的に接続される。
ＭＯＳＦＥＴがＳｉ材料からなる場合、チップの裏面側をドレイン領域とする縦型構造とすることができる。出力端子５３を構成する第３リード５４、第４リード５５に接合されるＭＯＳＦＥＴ３１、３２の裏面は、たとえば、高濃度のコンタクト層(図示せず）とすることができる。コンタクト層上にＡｕなどを含む電極を設ければペースト材または半田材９２などで第３リード５４、第４リード５５に接合できる。または、コンタクト層（Ｓｉ）とリード表面の金電極とによりＡｕＳｉ共晶を形成してもよい。なお、ＭＯＳＦＥＴが縦型構造に限定されることはなく横型構造においても電気的接続関係は同じであり、このチップが一つのチップに統合されていてもよい。
半導体受光素子２０は、第１の接合領域ＭＲおよび第２の接合領域ＭＲにまたがって接着材９１などを用いて接着される。半導体受光素子２０は、第１のＭＯＳＦＥＴ３１の表面３１ａおよび第２のＭＯＳＦＥＴ３２の表面３２ａに接合された面とは反対側の面の中央部に設けられた受光領域と、受光領域の外側に設けられた電極パッド領域と、を有する。半導体受光素子２０は、たとえば、Ｓｉダイオードやフォトトランジスタなどとすることができる。
半導体発光素子１０は、入力端子５０に接続され、受光領域に向かって放出光（図２（ａ）、（ｄ）下方矢印で表す）を出射する。半導体発光素子１０の材料は、たとえば、ＩｎＧａＡｓ、ＧａＡｓなどとすることができる。基板１１の発光層１２の光が基板を
透過する構成の材料の組み合わせとすることが小型化には望ましい。
樹脂層９０は、第１および第２のＭＯＳＦＥＴ３１、３２、半導体受光素子２０、半導体発光素子１０、入力端子５０の第１リード５１の上面５１ａおよび側面５１ｂ、５１ｃ、第２リード５２の上面５２ａおよび側面５２ｂ、５２ｃ、および出力端子５３の第３リード５４の上面５４ａおよび側面５４ｂ、５４ｃを封止するが、入力端子５０の下面５１ｄ、５２ｄ、出力端子５３の下面５４ｄ、５５ｄを封止せず露出させる。また、光結合装置の下面、つまり入出力端子５１、５３の下面５１ｄ、５２ｄ、５４ｄ、５５ｄが表出している面において、各々の出力端子の下面と隣接する樹脂層９０とが、概略同一平面をなすこともできる。このようにすると、光結合装置を回路基板上に表面実装することができる。
光結合装置は、接着層３４をさらに有してもよい。接着層３４は、受光領域２２と半導体発光素子１０とを接着し、かつ透光性および絶縁性を有する。また、シリコーン樹脂などによるエンキャプ樹脂９５を塗布してもよい。エンキャップ樹脂９５は半導体発光素子１０の上側面と半導体受光素子２０の上面を覆い、樹脂層９０にて封止される。エンキャップ樹脂９５は半導体発光素子１０の剥がれを防止し、樹脂層９０から樹脂応力を低減し、より信頼性を高める。さらに離間した入出力端子５０、５３と樹脂層９０の間にエンキャップ樹脂９５が介在することにより線膨張係数差による樹脂層９０の間とエンキャップ樹脂９５との間の空隙やエンキャップ樹脂９５自身の塑性変形により光結合装置の外形の変形を抑制することができる。
のちに図３において説明するように、第１および第２のＭＯＳＦＥＴ３１、３２は、コモンソース接続とされ、かつ２つのソース電極Ｓは半導体受光素子２０の第２の電極２３、２７にそれぞれ接続される。また、第１および第２のＭＯＳＦＥＴ３１、３２のゲート電極Ｇは、半導体受光素子２０の第１の電極２６、２９にそれぞれ接続される。
図２（ａ）は半導体発光素子の模式側面図、図２（ｂ）はその模式平面図、図２（ｃ）は半導体受光素子の模式平面図、図２（ｄ）はＣ－Ｃ線に沿った積層構造の模式断面図、である。
図２（ａ）に表すように、透光性を有する基板１１は、第１の面１１ａと、第１の面１１ａとは反対の側の第２の面１１ｂ、とを有する。第２の面１１ｂに、発光層１２（ドット線）を含む半導体積層体１３が設けられる。半導体積層体１３は、基板１１の側とは反対の側の面に、表面から発光層１２の下方まで到達する段差部を含む。段差部は、底面１３ａを有する。
基板１１が、ＧａＡｓからなるものとし、活性層をＧａＡｓ系またはＩｎＧａＡｓ系などとすると、近赤外光～赤外光を放出する。
段差部の底面１３ａには第１の電極１４、段差部を除く半導体積層体の１３の表面には第２の電極１５が設けられる。第２の電極１５が発光層１３の上方を覆うと、上方へ向かう放出光の多くは第２の電極１５により反射され、上方への放出光を低減できる。さらに反射率を向上させるために、合金層を含まないオーミック接着金属や、透明半導体電極と反射メタル層との積層構造を採用することもでき、上面への放出光を抑制し、外部への光漏れを最小限の樹脂厚で構成することもできる。発光層１２から下方へ向かう放出光（矢印）は、発光素子１０の第２の面１０ｂのうちの光出射領域１８から放出され、半導体受光素子２０の受光領域２２に入射する。受光領域２２が、たとえば、直列接続されたｐｎ接合領域などを含むと、光起電力を高めることができる。なお、半導体受光素子２０は、受光領域２２の外側に電極パッド領域２１を有する。
図２（ｃ）に表す半導体受光素子２０の受光領域２２は、たとえば、上方からみて、半導体発光素子１０の光出射領域１８内に含まれるようにすることができる。このようにすると、受光領域２２が半導体発光素子１０からはみ出すことがない。このため、受光領域２２内で光起電力の分布を平均化できるのでより好ましい。受光領域２２の外側には、電極パッド領域２１が設けられる。半導体受光素子２０は、ｐｎ接合の一方の導電形層と接続された第１の電極２６、２９と、ｐｎ接合の他方の導電形層と接続された第２の電極２３、２７と、を有する。
図２（ｄ）に表すように、光出射領域１８から放出され、接着層３４を透過した放出光（矢印）は、受光領域２２に入射する。接着層３４は薄いので、半導体発光素子１０からの放出光は、光出射領域１８から受光領域２２へ効率よく入射する。また、他の制御素子部への光漏れが抑制でき、その動作の安定性が向上する。半導体発光素子１０の第１および第２の電極１４、１５は、入力端子５０にそれぞれボンディングワイヤなどを用いて接続可能である。
図３は、第１の実施形態にかかる光結合装置の等価回路図である。
半導体受光素子２０は、制御回路２８をさらに有することができる。制御回路２８は、フォトダイオードアレイ２０ａの第１の電極２６、２９と、第２の電極２３、２７と、にそれぞれ接続されている。光信号がオンのとき、制御回路２８は、フォトダイオードアレイ２０ａの電流や電圧をＭＯＳＦＥＴ３１、３２に供給する（たとえば、端子２６，２９と、端子２３、２７との間をオープンにする）。また、光信号がオフのとき、制御回路２８は、ＭＯＳＦＥＴ３１、３２のゲートＧとソースＳとの間を短絡し蓄積された電荷を引き抜き、ＭＯＳＦＥＴ３１、３２をターンオフする（たとえば、第１の電極２６、２９と、第２の電極２３、２７との間をショートする）。
なお、最も簡単な制御回路２８の構成は、第１の電極２６、２９と、第２の電極２３、２７との間に抵抗を接続するものである。このような構成とすると、ソース・コモン接続されたＭＯＳＦＥＴ３１、３２のそれぞれのゲートに電圧を供給できる。
ＭＯＳＦＥＴ３１、３２は、たとえば、ｎチャネルエンハンスメント型とすることができる。ＭＯＳＦＥＴ３１、３２は、フォトダイオードアレイ２０ａの第２の電極２３、２７と接続される。それぞれのゲートは、第１の電極２６、２９と接続され、それぞれのドレインＤは、出力端子５３となる。
光信号がオンのとき、ＭＯＳＦＥＴ３１、３２はともにオンとなり出力端子５３を介して、電源や負荷を含む外部回路が接続される。他方、光信号がオフのとき、ＭＯＳＦＥＴ３１、３２はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とすると、出力端子の第３リード５４と出力端子の第４リード５５との間でアナログ信号やＡＣ信号の遮断、導通などの切り替えが容易となる。
なお、通常、ドレインとソースとの間には、破線で表す寄生ｐｎダイオードＤ１、Ｄ２が存在し、ＭＯＳＦＥＴ３１、３２がオンのとき、いずれかの寄生ダイオードＤ１、Ｄ２を電流経路の一部とすることができる。２つのＭＯＳＦＥＴ３１、３２をソース・コモン接続とすると、ＡＣ負荷制御をおこなうことができる。
光結合装置の入力端子５０は直流電流で与えられる入力信号に応じて２つのＭＯＳＦＥＴ３１、３２のＯＮ、ＯＦＦ動作を行う。ＯＮ時に出力端子の第３リード５４と出力端子の第４リード５５との間に高周波信号が伝送され、その高周波信号の透過率（電圧比）をＳパラメータ測定し、高周波透過特性が求められる。第１の実施形態では、２つのＭＯＳＦＥＴのドレインが、第３リード５４および第４リード５５に直接接続されるので高域側で高周波通過特性が低下することが抑制される。
図４（ａ）は比較例にかかる光結合装置の模式平面図、図４（ｂ）はＤ－Ｄ線に沿った模式断面図、図４（ｃ）はＥ－Ｅ線に沿った模式断面図、である。
比較例にかかる光結合装置は、半導体受光素子１２０、半導体発光素子１１０、および第１および第２のＭＯＳＦＥＴ１３１、１３２が、実装部材上に配置されている。実装部材は、絶縁基板１４０、絶縁基板１４０の表面に設けられた入力端子１５０、ダイパッド１６１、１６２および絶縁基板１４０の表面に設けられた出力端子１５３を有している。
ダイパッド１６１、１６２上には、各々第１および第２のＭＯＳＦＥＴ１３１、１３２、および半導体受光素子１２０と、半導体発光素子１１０とがこの順序に設けられる。絶縁基板１４０には、スルーホールが設けられる。スルーホール内には、ダイパッド１６１、１６２と出力端子１５３の裏面導電層を接続する埋め込み導体層１７１、１７２がそれぞれ埋め込まれる。また出力端子１５３側の絶縁基板１４０の側面には半田フィレットを形成するため、導電層が設けられる。たとえば、図４（ｂ）において、出力端子１５３の第４導電領域１５５は、絶縁基板１４０の第２の側面１４２に設けられた切り欠き部の側壁に設けられたビア導電領域１５６を介して裏面導電領域１５７に接続される。第１導電領域１５１、第２導電領域１５２、第３導電領域１５４においても同様にビア導電領域および裏面導電領域が設けられる。
比較例において、図４（ｂ）に表すように、ダイパッド１６１と第３導電領域１５４との間、およびダイパッド１６２と第４導電領域１５５との間、は埋め込み導体層１７１、１７２を介して接続される。絶縁基板１４０は機械的強度を保つため、たとえば、１５０μｍ以上の厚さとすることが好ましい。埋め込み導体層１７１、１７２は、円柱形状などとされる。
図５は、比較例にかかる光結合装置の等価回路図である。
第１のＭＯＳＦＥＴ１３１のドレインと第３導電領域１５４との間、および第２のＭＯＳＦＥＴ１３２のドレインと第４導電領域１５５との間には、それぞれインダクタが接続される事になる。これらのインダクタは高域通過阻止フィルタとして作用し、高周波通過特性を低下させる。
図６は、第１の実施形態および比較例の回路シミュレーションによる高周波通過特性を表すグラフ図である。
本明細書において、光結合装置の高周波通過特性を、出力端子の第３リード５４と出力端子の第４リード５５との間または出力端子の第３導電領域１５４と出力端子の第４導電領域１５５との間の挿入損失（ｄＢ））で表すものとする。
図６において、縦軸は挿入損失（ｄＢ）、横軸は周波数（ＧＨｚ）、である。波線は第１の実施形態の挿入損失であり、実線は比較例の挿入損失、をそれぞれ表す。
比較例において、挿入損失が１０ｄＢとなる周波数は約１６ＧＨｚである。これに対して、第１の実施形態では、挿入損失が１０ｄＢとなる周波数は、約１９ＧＨｚと改善される。このため、高速パルスの波形歪が抑制され信号誤り率が低減される。すなわち、図６は、約１３ＧＨｚ以上において、出力端子で生じるインダクタンスが比較例の高周波通過特性を低下させることを示している。
第１の実施形態では、絶縁基板は用いられない。リードは金属からなるので、絶縁基板よりも機械的強度が高く、その厚さを１００～１５０μｍなどと薄くできる。このため、インダクタンスを低減し高周波通過特性を高めることが容易である。また、比較例よりも薄型化が容易である。
また、比較例において、多数個取りの基材をダイシングなどにより個片化する場合、封止樹脂層と導体層との界面に隙間を生じ易い。このため密着性が低下し、機械的強度や耐湿性が低下しやすい。また、第１の実施形態ではダイシング部すなわち側面に、封止樹脂層とリード部が共存しないので界面の剥離による密着性の低下や、機械的強度や耐湿性の低下が抑制できる。
図７(ａ）は第２の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ－Ａ線に沿った模式断面図、図７（ｃ）はＢ－Ｂ線に沿った模式断面図、である。
光結合装置は、入力端子７０と、出力端子７３と、第１のＭＯＳＦＥＴ３１と、第２のＭＯＳＦＥＴ３２と、半導体受光素子２０と、半導体発光素子１０と、樹脂層９０と、を有する。
入力端子７０の下部面および出力端子７３の下部面は、下方に向かって凸部となる段差を有する。凸部の頂部表面は、樹脂層９０により覆われない、凸部を取り囲む側面図および底面部には樹脂層９０が覆うので各端子部と樹脂との密着性が高められ、耐湿性が改善される。入力端子７０および出力端子７３の面は光結合装置の樹脂９０の側面から表出する部分を有し（７１ｂ、７２ｂ、７１ｄ、７２ｄ、７４b、７５ｂ、７４ｄ、７５ｄ）、樹脂内部の部分より小さい。すなわち各端子のワイア接合部および各素子のマウント部を側面から表出する部分より上面から見た場合その幅を大きくすると個片化する際、切断面と内包される部分の面積比から切断面の影響が内部に影響する領域が限定され端子のワイア接合部および各素子のマウント部と樹脂部との密着性を改善できる。また、入力端子７０の表出部７１ｂ、７２ｂを側面から投影した内部領域外にＡｕボンディングワイヤとのボンディング位置を設定すると（図示せず）、樹脂層９０入力端子７０との剥離が側面で生じても、その影響が低減でき、半導体発光素子１０と接続するＡｕボンディングワイヤの長さを最短にすること等ができ、信頼性が向上する。第２の実施形態においても、出力端子７３とＭＯＳＦＥＴ３１．３２とを直接に接続するＡｕボンディングワイヤが介在しないため、インダクタンスを低くでき、またパッケージを薄くすることが可能になり、高周波通過特性とあわせて薄型化および信頼性向上が可能である。
なお、第１の実施形態の構造においても入力端子５０の下面および出力端子５３の下面に、下方に向かって凸部となる段差を設けてもよい（図示せず）。光結合装置側面に各端子を表出させず、裏面のみに表出させ、各端子の外周を樹脂層が囲むことあわせて。段差部がアンカーとなって樹脂層の密着性がさらに向上し、信頼性を上げることができる。
また、第１および第２の実施形態において、入力端子５０、７０の第１リード５１、７１の上面、第２リード５２、７２の上面および出力端子５３、７３の第３リード５４、７４の上面、第４リード５５、７５の上面は、Ａｇを含むことができる。さらに、入力端子５０、７０の第１リード５１、７１の側面、第２リード５２、７２の側面、および出力端子５３、７３の第３リード５４、７４の側面および第４リード５５、７５の側面は、Ｃｕ、Ｎｉ、Ｐｄのうちの少なくとも１つを含むことができる。このようにすると、樹脂層９０と、入力端子５０、７０および出力端子５３、７３と、の間で密着性を高めることができる。なお、高周波通過特性は、第１の実施形態と同等である。
さらに、第１および第２の実施形態において、Ａｇの最表面を酸化すると、樹脂層９０との密着性を高めると同時にＡｕボンディングワイヤとのボンディング強度を高めることができる。
第１および第２の実施形態によれば、高周波通過特性が改善された小実装面積の光結合装置が提供される。また、入力端子５０、７０および出力端子５３、７３の厚さは、比較例の絶縁基板の厚さよりも小さくできるので低プロファイルの光結合装置とすることができる。これらの光結合装置は、半導体テスターや産業用制御機器などの高速化に寄与する。
図８は（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図８（ｂ）は模式断面図、図８（ｃ）は模式側面図、である。
光結合装置は、半導体受光素子２２０と、半導体発光素子２３０と、半導体制御素子２７２と、入力端子２４０と、出力端子２５０と、第１ダイパッド部２２１と、第２ダイパッド部２２２と、樹脂層２６０と、を有する。第１ダイパッド部２２１は吊ピン２２１ａ、第２ダイパッド部２２２は吊ピン２２２ａをそれぞれ有する。なお、図８（ａ）は、樹脂層２６０（破線であらわす）を形成する前の平面図を表す。
半導体受光素子２２０は、第１ダイパッド部２２０上にペーストなどを用いて接着される。半導体受光素子２２０は、シリコンｐｎダイオードやフォトトランジスタとすることができる。また、半導体発光素子２３０は、半導体受光素子２２０の受光領域上に設けられる。
半導体制御素子２７２は、半導体受光素子２２０の第１の電極２２６に接続される入力電極（たとえば、２つのゲート）２９４と、半導体受光素子２２０の第２電極２２３に接続される入力電極（たとえば、共通のソース）２９５と、出力電極２９６、２９７と、を有する。また、半導体制御素子２７２は、第２ダイパッド部２２２の上にペーストなどを用いて接着される。
入力端子２４０は、第１リード２４１と第２リード２４２とを有する。第１リード２４１は半導体発光素子２３０の第１の電極２３５に接続される。第２リード２４２は半導体発光素子２３０の第２の電極２３４に接続される。
出力端子２５０は、第３リード２５１と第４リード２５２とを有する。第３リード２５１は、半導体制御素子２７２の出力電極（たとえば、一方のドレイン）２９６に接続される。第４リード２５２は、半導体制御素子２７２の出力電極（たとえば、他方のドレイン）２９７に接続される。半導体制御素子２７２は、ＭＯＳＦＥＴなどとすることができる。たとえば、ＭＯＳＦＥＴ２７２は、コモンソース接続された２つのＭＯＳＦＥＴを含むことができる。
入力端子２４０および出力端子２５０は、たとえば、Ｃｕ箔、およびその上に積層されたＮｉ、Ｐｄ、Ａｕなどのメッキ層などからなるものすることができる。２２１ａ、２２２ａは吊りピンであり、各離間したフレームから樹脂層側面に一部分が表出し、表出している部分は周囲を樹脂層に囲まれている。周囲を囲まれることにより、線膨張係数の大きい樹脂層によりフレームを締めるように密着させられる。
樹脂層２６０は、入力端子２４０の上面と側面と、出力端子２５０の上面と側面と、第１ダイパッド部２２１の上面と側面と、第２ダイパッド部２２２の上面と側面と、、半導体受光素子２０と、半導体発光素子３０と、を封止する。樹脂層２６０は、エポキシ樹脂などとすることができる。なお、入力端子２４０および出力端子２５０の側面のうちの一部は、図８（ｃ）に表すように、樹脂層２６０から露出してもよい。
第３の実施形態によれば、半導体制御素子２７２の高さは、半導体受光素子２２０と半導体発光素子２３０の積層の高さとほぼ同等にできる。このため、比較例よりも低プロファイルかつ小実装面積の光結合装置が提供される。また、ドレインと出力電極２５０との間を最短距離で接続できるので高周波通過特性を高めることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、２３０ 半導体発光素子、１４、２３５ 第１の電極、１５、２３４ 第２の電極、２０、２２０ 半導体受光素子、２１ 電極パッド領域、２２ 受光領域、３１ 第１のＭＯＳＦＥＴ、 ３２ 第２のＭＯＳＦＥＴ、３４ 接着層、５０、７０、２４０ 入力端子、５３、７３、２５０ 出力端子、５１、７１ 第１リード、５２、７２ 第２リード、５４、７４ 第３リード、５５、７５ 第４リード、９０、２６０ 樹脂層、２２１ 第１ダイパッド、２２２ 第２ダイパッド、２４１ 第１リード、２４２ 第２リード、２５１ 第３リード、２５２ 第４リード、２７２ 半導体制御素子、ＥＲ 電極パッド領域、ＭＲ 接合領域

Claims (6)

  1. 第１リードと、前記第１リードから離間した第２リードと、を含む入力端子と、
    前記第１リードおよび前記第２リードから離間した第３リードおよび第４リードであって、それぞれ上面と下面と側面とを有する平板状の第３リードおよび第４リードを含み、前記第４リードは、前記第３リードから離間した、出力端子と、
    第１の電極パッド領域および前記第１リードに隣接して配置された第１の接合領域を有する第１の面を有する第１のＭＯＳＦＥＴであって、前記第３リードの前記上面に接合されることによりドレイン領域と前記第３リードとが電気的に接続された、第１のＭＯＳＦＥＴと、
    第２の電極パッド領域および前記第２リードに隣接して設けられた第２の接合領域を有する第１の面を有する第２のＭＯＳＦＥＴであって、前記第４リードの前記上面に接合されることによりドレイン領域と前記第４リードとが電気的に接続され、前記第１のＭＯＳＦＥＴから離間した第２のＭＯＳＦＥＴと、
    前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの間のスペースを跨いで前記第１の接合領域および前記第２の接合領域に接合された半導体受光素子であって、前記第１および第２のＭＯＳＦＥＴに接合された面とは反対側の面の中央部に設けられた受光領域と、前記受光領域の外側に設けられた電極パッド領域と、を有する、半導体受光素子と、
    前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの間の前記スペースの上方において、前記半導体受光素子の前記受光領域上に接続され、前記受光領域に向かって放出光を出射可能な半導体発光素子であって、前記入力端子に電気的に接続された半導体発光素子と、
    前記第１および第２のＭＯＳＦＥＴ、前記半導体受光素子、前記半導体発光素子、前記第３リードおよび前記第４リードのそれぞれの前記上面および前記側面を封止し、前記第３リードおよび前記第４リードのそれぞれの前記下面を露出させる樹脂層と、
    を備えた、光結合装置。
  2. 前記第１および第２のＭＯＳＦＥＴはコモンソース接続とされ、かつ２つのソース電極は前記半導体受光素子の一方の電極にそれぞれ接続され、
    前記第１および第２のＭＯＳＦＥＴのゲート電極は、前記半導体受光素子の他方の電極にそれぞれ接続された、請求項１記載の光結合装置。
  3. 前記受光領域と前記半導体発光素子とを接着し、かつ透光性および絶縁性を有する接着層をさらに有する請求項１または２に記載の光結合装置。
  4. 前記入力端子の下面および前記出力端子の下面は、下方に向かって凸部となる段差を有する、請求項１～３のいずれか１つに記載の光結合装置。
  5. 前記入力端子の上面および前記出力端子の上面は、Ａｇを含み、
    前記入力端子の側面および前記出力端子の側面は、Ｃｕ、Ｎｉ、Ｐｄのうちの少なくとも１つを含む、請求項１～４のいずれか１つに記載の光結合装置。
  6. 前記入力端子の上面および前記出力端子の上面は、酸化銀を含む請求項１～４のいずれか１つに記載の光結合装置。
JP2018218229A 2018-11-21 2018-11-21 光結合装置 Active JP7240148B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018218229A JP7240148B2 (ja) 2018-11-21 2018-11-21 光結合装置
CN201910623904.2A CN111211198B (zh) 2018-11-21 2019-07-11 光耦合装置
US16/562,585 US11688823B2 (en) 2018-11-21 2019-09-06 Photocoupler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018218229A JP7240148B2 (ja) 2018-11-21 2018-11-21 光結合装置

Publications (2)

Publication Number Publication Date
JP2020088091A JP2020088091A (ja) 2020-06-04
JP7240148B2 true JP7240148B2 (ja) 2023-03-15

Family

ID=70726547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018218229A Active JP7240148B2 (ja) 2018-11-21 2018-11-21 光結合装置

Country Status (3)

Country Link
US (1) US11688823B2 (ja)
JP (1) JP7240148B2 (ja)
CN (1) CN111211198B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022140943A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体発光装置および光結合装置
JP2023044783A (ja) * 2021-09-21 2023-04-03 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165621A (ja) 2005-12-14 2007-06-28 Toshiba Corp 光結合装置
JP2008117962A (ja) 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー
US20110108747A1 (en) 2009-11-12 2011-05-12 Yong Liu Optocoupler devices
JP2014063927A (ja) 2012-09-21 2014-04-10 Toshiba Corp 光結合装置および半導体発光素子
JP2015050281A (ja) 2013-08-30 2015-03-16 株式会社東芝 光結合装置
JP2015056531A (ja) 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386462A (ja) 1986-09-29 1988-04-16 Sharp Corp ソリツド・ステ−ト・リレ−の製造方法
JP2008177218A (ja) 2007-01-16 2008-07-31 Rohm Co Ltd 半導体装置
JP2015188051A (ja) * 2014-03-14 2015-10-29 株式会社東芝 光結合装置
JP2015177052A (ja) * 2014-03-14 2015-10-05 株式会社東芝 光結合装置
DE102015107657A1 (de) * 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
US10061057B2 (en) * 2015-08-21 2018-08-28 Stmicroelectronics (Research & Development) Limited Molded range and proximity sensor with optical resin lens
JP2017147364A (ja) * 2016-02-18 2017-08-24 株式会社東芝 半導体モジュール
JP6216418B2 (ja) 2016-07-22 2017-10-18 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165621A (ja) 2005-12-14 2007-06-28 Toshiba Corp 光結合装置
JP2008117962A (ja) 2006-11-06 2008-05-22 Yokogawa Electric Corp 半導体リレー
US20110108747A1 (en) 2009-11-12 2011-05-12 Yong Liu Optocoupler devices
JP2014063927A (ja) 2012-09-21 2014-04-10 Toshiba Corp 光結合装置および半導体発光素子
JP2015050281A (ja) 2013-08-30 2015-03-16 株式会社東芝 光結合装置
JP2015056531A (ja) 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Also Published As

Publication number Publication date
CN111211198A (zh) 2020-05-29
CN111211198B (zh) 2023-07-21
JP2020088091A (ja) 2020-06-04
US20200161494A1 (en) 2020-05-21
US11688823B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US9722127B2 (en) Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions
TWI587537B (zh) Optocoupler
JP5349755B2 (ja) 表面実装の発光チップパッケージ
JP6892261B2 (ja) Ｌｅｄパッケージ
JP5865859B2 (ja) 光結合装置
JP5806994B2 (ja) 光結合装置
JP2014183142A (ja) 半導体装置、半導体装置の製造方法
JP7240148B2 (ja) 光結合装置
JP6216418B2 (ja) 半導体装置
KR101762597B1 (ko) 반도체 발광소자용 기판
JP2015029037A (ja) 光結合半導体装置
JP4443397B2 (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
US20230420909A1 (en) Semiconductor light-emitting device
JP6226393B2 (ja) 光結合装置
JP6329596B2 (ja) 半導体装置
JP2015195401A (ja) 光結合装置
JP7413217B2 (ja) 半導体装置
CN115483165A (zh) 半导体装置、其制造方法以及基板
KR101772551B1 (ko) 반도체 발광 구조물 및 이의 제조방법
KR101806789B1 (ko) 반도체 발광소자
KR101806790B1 (ko) 반도체 발광소자
CN115995461A (zh) 半导体装置
JP2008198892A (ja) 光結合装置
JP2017208421A (ja) 半導体装置
JP2007115850A (ja) 光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230303

R150 Certificate of patent or registration of utility model

Ref document number: 7240148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150