JP6216418B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6216418B2 JP6216418B2 JP2016144745A JP2016144745A JP6216418B2 JP 6216418 B2 JP6216418 B2 JP 6216418B2 JP 2016144745 A JP2016144745 A JP 2016144745A JP 2016144745 A JP2016144745 A JP 2016144745A JP 6216418 B2 JP6216418 B2 JP 6216418B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- light receiving
- light emitting
- region
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため
、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
制御系などの異なる電源系が1つの装置内に配置されている。しかし、異なる電源系や回
路系を直接結合すると、動作不良を生じることがある。
とができる。
使用される。また、テスター用途の信号切り替えに使用される場合、非常に多数のフォト
カプラーが実装される。このような場合、基板への実装面積を小さくする必要から、小型
化が強く要求される。
図1(a)は第1の実施形態にかかる光結合装置の模式断面図、図1(b)はA−A線
に沿った模式断面図、図1(c)は入力端子の変形例を表す模式断面図、である。
光結合装置は、発光素子10と、受光素子20と、接着層34と、MOSFET30と
、支持基板48と、を有する。
40は、ガラスエポキシなどの基材とすることができる。また、入力端子50および出力
端子52は、絶縁層40の基材の上面に設けた導電部と、その表面に設けられたAu、A
g、Pdのメッキ層などからなる保護層と、を含むことができる。
対の側の接着領域MRと、を含む第1の面30aを有する。
26、29と第2の電極23、27とを含む第1の面20aと、第1の面20aとは反対
の側である第2の面20bと、を有する。受光素子20の第2の面20bは、MOSFE
T30の動作領域ERとは絶縁される。
着領域ERに絶縁層を設ければよい。または、受光素子20の第2の面20bに絶縁層を
設ければよい。または、受光素子20の第2の面20bと、MOSFET30の第1の面
30aの接着領域MRと、の間に、絶縁性接着層を設ければよい。または、受光素子20
の第2の面20bと、MOSFET30の第1の面30aの接着領域MRと、の間に、絶
縁された導電性シールド膜を配置することができる。導電性シールド膜は、チップ間の輻
射ノイズを低減する。導電性シールド膜は、シート状であり、連続体、離散した島状、線
状、あるいはこれらの複数の組み合わせでもよい。
接着し、透光性および絶縁性を有する。
起電力を生じる。MOSFET30は、動作領域ERと、動作領域ERとは反対の側に設
けられた接着領域MRと、を含む第1の面30aを有する。動作領域ERは、受光素子2
0の第1の電極26、29と接続されたゲート電極Gおよび受光素子20の第2の電極2
3、27と接続されたソース電極Sを含む。
オフに切り替えられる。このようにして、光結合装置は、入力電気信号に応じた電気信号
を出力可能となる。
1の電極14および第2の電極15にそれぞれ接続される。入力端子と絶縁された出力端
子52は、MOSFET30のドレインと接続される。
を有することができる。MOSFET30は、ダイパッド部52cに接着される。もし、
MOSFETが縦形MOSFETであると、ドレインであるチップの裏面30bを出力端
子52のダイパッド部52cと接続できるので簡素な構造となる。
面40bにそれぞれ設けられた裏面部50a、52aと、絶縁層40の側面にそれぞれ設
けられた側面部50b、52bと、をさらに有することができる。ダイパッド部52cと
裏面部52aとは、絶縁層40内に設けられた貫通金属層52dにより接続できる。
縁層40内に設けられた貫通金属層50dにより接続できる。このようにすると、上面部
50cと、裏面部50aと、がより確実に接続できる。
脂層90で覆うことができる。封止樹脂層90を遮光性にすると、外部からの光による誤
動作を抑制できる。また、封止樹脂層90は、エポキシ、シリコーンなどとすることがで
きる。なお、光結合装置は、図1(a)、(b)に表す構造に限定されず、フォトカプラ
やフォトリレーなどを含む光結合型絶縁装置を包含する。
は受光素子の模式平面図、図2(d)はB−B線に沿った積層構造の模式断面図、図2(
e)は積層構造の模式側面図、である。
図2(a)に表すように、透光性を有する基板11は、第1の面11aと、第1の面1
1aとは反対の側の第2の面11b、とを有する。 第2の面11bに、発光層12(ド
ット線)を含む半導体積層体13が設けられる。半導体積層体13は、基板11の側とは
反対の側の面に、表面から発光層12の下方まで到達する段差部を含む。段差部は、底面
13aを有する。
である。このため、MQW(Multi Quantum Well:量子井戸)構造などからなる発光層
からの放出光Gの波長を、たとえば、870nmより長く、1100nmよりも短くする
ことができる。なお、支持基板11を、バンドギャップ波長が略500nmのGaPとす
ると、放出光Gの波長は、700〜1100nmなどとすることができる。
第2の電極15が設けられる。第2の電極15が発光層13の上方を覆うと、上方へ向か
う放出光の多くは第2の電極15により反射され、上方への放出光を低減できる。さらに
反射率を向上させるために、合金層を含まないオーミック接着金属や、透明半導体電極と
反射メタル層との積層構造を採用することもでき、上面への放射光を抑制し、外部への光
漏れを最小限の樹脂厚で構成することもできる。発光層12から下方へ向かう放出光は、
発光素子10の第2の面10bのうちの光出射領域18から放出され、受光素子20の受
光領域22に入射する。受光領域22が、たとえば、直列接続されたpn接合領域などを
含むと、光起電力を高めることができる。
射領域18内に含まれるようにすることができる。このようにすると、受光領域22が発
光素子10からはみ出すことがない。このため、受光領域22内で光起電力の分布を平均
化できるのでより好ましい。受光素子20は、pn接合の一方の導電形層と接続された第
1の電極26、29と、pn接合の他方の導電形層と接続された第2の電極23、27と
、を有する。
Gは、受光領域22に入射する。接着層34は薄いので、発光素子10からの放出光Gは
、光出射領域18から受光領域22へ効率よく入射する。また、他の制御素子部への光漏
れが抑制でき、その動作の安定性が向上する。発光素子10の第1および第2の電極14
、15は、入力端子50にそれぞれAu、Cu、Agなどのボンディングワイヤなどを用
いて接続可能である。
であり、第2電極23、27はMOSFET30のソース電極Sに接続可能である。
光素子10と、が、この順序で積層される。このため、パッケージの平面サイズや厚さを
低減し、光結合装置の小型化が容易となる。
に、2つのMOSFET31、32をソース・コモン接続とすると、AC負荷制御をおこ
なうことができる。
3(b)はワイヤボンディング後の模式断面図、である。
図3(a)に表すように、比較例では、MOSFET130の表面の接着領域MMRを
挟んで両側にゲート電極やソース電極が含まれる動作領域EERが設けられているものと
する。ボンディングワイヤBWは、キャピラリ190の中心軸の近傍に設けられた貫通穴
190aを通して電極に押しつけられて接続される。ボンディングワイヤBWの直径が3
0μm以下と小さくても、キャピラリ190の外径は、200μm近くになる。このため
、接着領域MMRの両側にワイヤボンディングBWのためのスペースが必要になりMOS
FET130のチップサイズが大きくなる。
、MOSFET30の第1の面30aに動作領域ERを設けず、MOSFET30の側面
と受光素子20の側面とを近接させる。動作領域ERを出力端子52の側にのみ設けるこ
とにより、MOSFET30のチップサイズを縮小できる。さらに、パッケージ内に、受
光素子20および発光素子10を接着するための領域は不要となる。このため、光結合装
置を小型化することが容易となる。この結果、光結合装置のサイズを、たとえば、幅L2
を1.35mm、長さL1を1.9mmなどと縮小でき、機器内に高密度実装が可能とな
る。
ングをを2ndにすることでワイアーの高さを低くでき、ひいては封止樹脂層厚さを薄く
、また下面側のボンディングエリアを小さくすることができるので、光結合装置のサイズ
を縮小できる。また、下面側のボンディングを1stとし、ボンディングボールを形成す
ると、垂直にワイアーを引き上げ、上面側の2ndボンディングを素子と並行にし、装置
中央部に向けて圧着することにより、樹脂変形量に対応するボンディング強度が高められ
、樹脂変形や剥離に対する信頼性が増す。さらに素子間ボンディングワイヤを機器外形と
非平行(ななめ)に配置することによって、封止樹脂の温度変形による縦横方向伸縮によ
る応力をワイア長方向に分散し抑制することも可能である。その上、長いボンディングワ
イヤほど、機器中心に向かう方向に沿う配置にすることがさらに望ましい。
である。すなわち、図4(a)は発光側リードフレームの部分模式側面図、図4(b)は
その部分断面平面図、図4(c)は受光側リードフレームの部分模式側面図、図4(d)
はその部分模式平面図、図4(e)は2つのリードフレームを対向させた模式側面図、図
4(f)はチップを光透過性樹脂で覆った構造の模式断面図、図4(g)は光透過性樹脂
と、リードフレームとを光遮断性樹脂で成型した構造の模式断面図、である。
に接着される。なお、図4(a)は、C−C線に沿った部分模式断面図である。図4(c
)、(d)に表されるように、受光素子121および2つのMOSFET131、132
が受光側リードフレーム200に接着される。なお、図4(c)は、D−D線に沿った部
分模式断面図である。発光側リードフレーム100と、受光側リードフレーム200と、
を、図4(e)のように、互いに対向させる。発光素子110と、受光素子120と、2
つのMOSFET 131、132と、を光透過性樹脂160で覆う。光透過性樹脂16
0の形状は、表面張力などにより決められ光伝搬経路となる。
0と、受光側リードフレーム200と、を光遮断性樹脂170により封止する。さらに、
図4(h)に表すように、発光側リードフレーム100および受光側リードフレーム22
0をカットおよびフォーミングなどにより光結合装置とする。
配置されるので、パッケージの平面サイズを小型化することが困難である。また、光透過
性樹脂160と、これを包む光遮断性樹脂170と、の厚さが大きいため、薄型化が困難
である。さらに、対向型では量産性を高めることが困難であり、コスト低減が容易ではな
い。
30と、を3段に積層するため、パッケージの平面サイズの小型化、および薄型化が容易
となる。また、リードフレームを用いる対向型よりも、取り数を多くでき、量産性を高め
ることができ、コスト低減が容易となる。
受光素子20は、制御回路28をさらに有することができる。制御回路28は、フォト
ダイオードアレイ20aの第1の電極26、29と、第2の電極23、27と、にそれぞ
れ接続されている。光信号がオンのとき、制御回路28は、フォトダイオードアレイ20
aの電流や電圧をMOSFET30、31に供給する(たとえば、端子26,29と、端
子23、27との間をオープンにする)。また、光信号がオフのとき、制御回路28は、
MOSFET30、31のゲートGとソースSとの間を短絡し蓄積された電荷を引き抜き
、MOSFET30、31をターンオフする(たとえば、端子26、29と、端子23、
27との間をショートする)。なお、最も簡単な制御回路28の構成は、端子26、29
と、端子23,27との間に抵抗を接続するものである。このような構成とすると、ソー
ス・コモン接続されたMOSFET31、32のそれぞれのゲートに電圧を供給できる。
きる。MOSFET31、32は、フォトダイオードアレイ20aの第2の電極23、2
7と接続される。それぞれのゲートは、第1の電極26、29と接続され、それぞれのド
レインDは、出力端子52となる。
て、電源や負荷を含む外部回路と接続される。他方、光信号がオフのとき、MOSFET
31、32はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とすると
、リニアー出力が可能となり、アナログ信号やAC信号の切り替えが容易となる。
が存在し、MOSFET31、32がオンのとき、いずれかの寄生ダイオードD1、D2
を電流経路の一部とすることができる。
発熱量が増大する。この場合、絶縁層40内に設ける貫通金属層52dをMOSFET3
1、32の発熱部の下方に設けると、貫通金属層52dを放熱経路とすることができ、熱
抵抗を低減できる。
結合装置は、産業用機器、事務用機器、家電機器などにおいて広く用いることができる。
このため、異なる電源を内蔵する機器において、動作を正常かつ安定に保つことができる
。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
、18 光出射領域、20 受光素子、22 受光領域、26、29 (受光素子の)第
1の電極、23、27 (受光素子の)第2の電極、30、31、32 MOSFET、
34 接着層、40 絶縁層、48 支持基板、50 入力端子、50b 側面部、52
出力端子、52a 裏面部、52b 側面部、52c ダイパッド部、52d 貫通金
属層、ER(MOSFETの第1の面の)動作領域、MR (MOSFETの第1の面の
)接着領域、G 放出光
Claims (6)
- 絶縁層と、第1の端子と、前記第1の端子と反対側に設けられた第2の端子と、を有する支持基板と、
前記第1の端子と前記第2の端子との間の前記支持基板上に設けられ、第1の面を有し前記第1の面上に電極パッドと接着領域とを有するMOSFETと、
前記接着領域上に設けられた第2の面と、ボンディングワイヤを介して前記電極パッドに電気的に接続された第1の電極を有し前記第2の面と反対の側である第3の面と、を有する受光素子と、
前記第3の面上に設けられ、透光性および絶縁性を有する接着層と、
前記接着層上に設けられ光出射領域を含む第4の面と、前記第1の端子と電気的に接続された第2の電極を有し前記第4の面と反対の側である第5の面と、を有する発光素子と、を備え、
前記第1の面は前記第1の端子と前記受光素子との間において電極パッドを有しない半導体装置。 - 前記接着領域は、前記第1の面の前記第1の端子側に設けられ、前記電極パッドは、前記第1の面の前記第2の端子側に設けられた請求項1に記載の半導体装置。
- 前記第3の面は受光領域を有し、前記発光素子から前記支持基板の方向に見て、前記受光領域は、前記光出射領域内に含まれる請求項1または2に記載の半導体装置。
- 前記絶縁層は第6の面と前記第6の面とは反対側の第7の面とを有し、
前記第6の面はダイパッド部を有し、
前記MOSFETは前記ダイパッド部上に設けられ、
前記第1端子と前記第2の端子は、それぞれ、第7の面上に設けられた裏面部と、前記絶縁層の側面に設けられた側面部と、を有する請求項1から3のいずれか1つに記載の半導体装置。 - 前記第2の端子の前記裏面部と前記ダイパッド部とは、前記絶縁層内に設けられた貫通金属層により接続された請求項4に記載の半導体装置。
- 前記受光素子は、フォトダイオードアレイを含む請求項1から5のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144745A JP6216418B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144745A JP6216418B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013180163A Division JP2015050281A (ja) | 2013-08-30 | 2013-08-30 | 光結合装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016219823A JP2016219823A (ja) | 2016-12-22 |
JP6216418B2 true JP6216418B2 (ja) | 2017-10-18 |
Family
ID=57579314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144745A Active JP6216418B2 (ja) | 2016-07-22 | 2016-07-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6216418B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11094681B2 (en) | 2018-12-13 | 2021-08-17 | Kabushiki Kaisha Toshiba | Photocoupler and packaging member thereof |
WO2023095423A1 (ja) | 2021-11-26 | 2023-06-01 | パナソニックIpマネジメント株式会社 | 半導体リレー及びこれを備えた電気回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7240148B2 (ja) | 2018-11-21 | 2023-03-15 | 株式会社東芝 | 光結合装置 |
JP7292241B2 (ja) | 2020-06-23 | 2023-06-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3816114B2 (ja) * | 1993-01-18 | 2006-08-30 | シャープ株式会社 | 光結合装置 |
JP3684823B2 (ja) * | 1998-03-26 | 2005-08-17 | 松下電工株式会社 | 半導体リレー |
JP2002359392A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Works Ltd | 半導体リレー |
US6943378B2 (en) * | 2003-08-14 | 2005-09-13 | Agilent Technologies, Inc. | Opto-coupler |
-
2016
- 2016-07-22 JP JP2016144745A patent/JP6216418B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11094681B2 (en) | 2018-12-13 | 2021-08-17 | Kabushiki Kaisha Toshiba | Photocoupler and packaging member thereof |
WO2023095423A1 (ja) | 2021-11-26 | 2023-06-01 | パナソニックIpマネジメント株式会社 | 半導体リレー及びこれを備えた電気回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2016219823A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379095B2 (en) | Photocoupler | |
JP5865859B2 (ja) | 光結合装置 | |
US9722127B2 (en) | Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions | |
JP5806994B2 (ja) | 光結合装置 | |
JP4122784B2 (ja) | 発光装置 | |
US9082685B2 (en) | Optical-coupling semiconductor device | |
US8412006B2 (en) | Optocoupler | |
JP6216418B2 (ja) | 半導体装置 | |
US20050269591A1 (en) | Low thermal resistance light emitting diode | |
JP7240148B2 (ja) | 光結合装置 | |
US9640520B2 (en) | Photocoupler package | |
JP2015029037A (ja) | 光結合半導体装置 | |
JP6226393B2 (ja) | 光結合装置 | |
JP2015195401A (ja) | 光結合装置 | |
JP6329596B2 (ja) | 半導体装置 | |
US11824134B2 (en) | Semiconductor device | |
US9425350B2 (en) | Photocoupler and light emitting element | |
JPH1070306A (ja) | 光結合型リレー装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6216418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |