JP3684823B2 - 半導体リレー - Google Patents
半導体リレー Download PDFInfo
- Publication number
- JP3684823B2 JP3684823B2 JP8000498A JP8000498A JP3684823B2 JP 3684823 B2 JP3684823 B2 JP 3684823B2 JP 8000498 A JP8000498 A JP 8000498A JP 8000498 A JP8000498 A JP 8000498A JP 3684823 B2 JP3684823 B2 JP 3684823B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving component
- emitting element
- light
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力側に設けた発光素子と光結合されている受光部品の出力によりスイッチ素子をオンオフさせる半導体リレーに関するものである。
【０００２】
【従来の技術】
従来より、図６に示す構成の半導体リレーが提案されている。この半導体リレーは、入力側に発光ダイオードアレイよりなる発光素子１と、発光素子１に光結合されたフォトダイオードアレイないし太陽電池アレイよりなる受光素子２と、受光素子２の光起電力によりオンオフされるエンハンスメント形のｎチャネルＭＯＳＦＥＴよりなる一対のスイッチ素子３ａ，３ｂとを備える。発光素子１は入力端子ｔａ，ｔａ’間に接続され、入力端子ｔａ，ｔａ’間に与えられる入力信号に応じて点灯・消灯する。受光素子２の負極にはバイアス用の抵抗４が直列接続され、受光素子２と抵抗４との直列回路にはデプレッション形のｎチャネルＭＯＳＦＥＴよりなる駆動用のスイッチ素子５のゲートが接続される。抵抗４はスイッチ素子５のゲート−ソース間に接続され、受光素子２はゲート−ドレイン間に接続される。スイッチ素子３ａ，３ｂはゲート同士、ソース同士がそれぞれ共通に接続され、ゲートはスイッチ素子５のドレインに接続され、ソースはスイッチ素子のソースに接続される。また、各スイッチ素子３ａ，３ｂのドレインはそれぞれ出力端子ｔｂ，ｔｃに接続される。また、両スイッチ素子３ａ，３ｂのソースは端子ｔｂ’に接続される。
【０００３】
図６に示した半導体リレーはノーマリオフ形のものであって、入力端子ｔａ，ｔａ’間に入力電流が流れて発光素子１が点灯すると、発光素子１に光結合されている受光素子２に光起電力が生じる。この光起電力により抵抗４に電流が流れてスイッチ素子５のゲート−ソース間に電圧が印加される。スイッチ素子５はデプレッション形であるから、ゲート−ソース間に電圧が印加されていない状態ではオンであるが、ゲート−ソース間の印加電圧がスイッチ素子５のしきい値電圧以上になるとスイッチ素子５はオフになる。スイッチ素子５のオン時にはスイッチ素子３ａ，３ｂのゲート−ソース間に電圧が印加されないから、エンハンスメント形であるスイッチ素子３ａ，３ｂはオフであるが、スイッチ素子５がオフになるとスイッチ素子３ａ，３ｂのゲート−ソース間に受光素子２と抵抗４との直列回路により電圧が印加されるから、この印加電圧がスイッチ素子３ａ，３ｂのしきい値電圧以上であれば、スイッチ素子３ａ，３ｂがオンになる。スイッチ素子５がオフになってスイッチ素子３ａ，３ｂがオンになった状態では抵抗４に微小電流が流れ、この電流で抵抗４の両端間に生じる電圧によりスイッチ素子５は高インピーダンスに保たれる。なお、スイッチ素子３ａ，３ｂがオンであるときに抵抗４を流れる電流は小さいが、抵抗４の値を十分に大きく設定しておくことによりスイッチ素子５をオフに保つのに必要なバイアス電圧が得られる。
【０００４】
一方、入力端子ｔａ，ｔａ’間に電流が流れなくなると発光素子１は消灯し、受光素子２に光起電力が生じなくなる。したがって、スイッチ素子５のゲート−ソース間に電圧が印加されなくなり、スイッチ素子５がオンになる。つまり、スイッチ素子３ａ，３ｂのゲート−ソース間の容量成分に蓄積されていた電荷がスイッチ素子５を通して急速に放電され、スイッチ素子３ａ，３ｂはオフになり、出力端子ｔｂ，ｔｃ間が遮断される。ここで、２個のスイッチ素子３ａ，３ｂのドレイン−ソース間を逆直列に接続しているからスイッチ素子３ａ，３ｂのボディダイオードが逆直列に接続され、出力端子ｔｂ，ｔｃ間が遮断されている状態ではボディダイオードを通して電流が流れることはない。つまり、上記構成では交流用としても直流用としても用いることができる。また、出力用のスイッチ素子を１個にすればボディダイオードを通して電流が流れるから、直流用にのみ用いることができる。上述のものはノーマリオフ形の半導体リレーであるが、スイッチ素子３ａ，３ｂとしてデプレッション形のものを用いるなどして、ノーマリオン形の半導体リレーも提案されている。
【０００５】
ところで、上述した構成の半導体リレーは、図７に示す形でパッケージ１０に収納されている。図示するパッケージ１０は表面実装形であるＳＯ（small outline ）形のパッケージであって、２枚のリードフレーム１１，１２に部品を実装している。一方のリードフレーム１１には、受光部品６とスイッチ素子３ａ，３ｂとが銀ペーストなどを用いたダイボンディングにより固定される。受光部品６は受光素子２と抵抗４とスイッチ素子５とをワンチップ化した素子である。また、受光部品６とスイッチ素子３ａ，３ｂとリードフレーム１１とは金線であるワイヤ７を用いたワイヤボンディングにより接続される。他方のリードフレーム１２には、発光素子１が銀ペーストなどを用いてダイボンディングにより固定され、発光素子１とリードフレーム１２とがワイヤ７を用いて接続される。両リードフレーム１１，１２は発光素子１と受光部品６とが対向するように配置され、発光素子１と受光部品６との間には両者を光結合させるための透明樹脂よりなるカプリング部材１３が充填される。さらに、全体が不透明樹脂のトランスファ成形により封止されパッケージ１０が形成される。
【０００６】
【発明が解決しようとする課題】
上述した構成では、２枚のリードフレーム１１，１２でそれぞれワイヤ７を用いたワイヤボンディングを行ない、しかも両リードフレーム１１，１２が対向して配置されるから、リードフレーム１１，１２の厚み方向におけるパッケージ１０の寸法が大きくなり、薄型化や小型化の実現が難しいという問題がある。また、トランスファ成形によりパッケージ１０を形成するから、樹脂の流れによってリードフレーム１１，１２が曲がることがあり、発光素子１と受光素子（受光部品６）２との距離にばらつきが生じることがある。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、リードフレームを用いることなく薄型化かつ小型化することができる半導体リレーを提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、スイッチ素子が回路基板に実装され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、受光部品が発光素子を実装した前記一面をスイッチ素子に向ける形で前記スイッチ素子に対してフリップチップボンディングにより電気的に接続されたものである。この構成によれば、発光素子と受光素子とをビルドアップ素子として一体化するから、発光素子と受光素子との位置合わせの精度が高くなる。また、１枚の回路基板の上に部品を載せているから、２枚のリードフレームを用いる場合に比較すると、薄型化が可能になり、表面実装用の端子を設けている従来構成に比較すると小面積化も可能になる。さらに、リードフレームを用いていないことによって、リードフレームの曲がりによる不良品の発生が少なくなり、歩留りが向上する。
【０００９】
請求項２の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に反射板が接着されたものである。この構成によれば、請求項１の発明の作用に加えて、反射板によって発光素子から受光部品への光の伝達効率が高まり、高感度化が可能になる。
請求項３の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に反射板がメッキされたものである。請求項２の発明と同様の作用を有する。
【００１０】
請求項４の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に凹曲面の反射板が設けられたものである。請求項３の発明と同様の作用を持つとともに、反射板が凹面鏡になるから、発光素子から受光部品への光の伝達効率を一層高くすることができる。
請求項５の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、回路基板に設けた凹所内に受光部品と回路基板との表面を揃える形で受光部品が収納され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、スイッチ素子が受光部品における発光素子を実装した前記一面と回路基板の表面とに跨がる形で受光部品および回路基板に対してフリップチップボンディングにより電気的に接続されたものである。この構成によれば、請求項１の発明と同様の作用に加えて、受光部品が凹所に収納されていることによって、請求項１の発明よりも一層の薄型化が可能になる。また、スイッチ素子が受光部品と回路基板とにフリップチップボンディングにより接続されるから、ワイヤボンディングを施す必要がなく、作業工数の低減につながる。
【００１１】
【発明の実施の形態】
以下に説明する実施形態は、２枚のリードフレームに代えて１枚の回路基板に部品を実装するとともに、ワイヤボンディングを施す箇所を低減してフリップチップボンディングを適用する構成としたものであり、この構成を実現するために、発光素子１を受光部品６と積み重ねて一体化し（ビルドアップ素子という）、またスイッチ素子３ａ，３ｂの間に形成される間隙に発光素子１を配置している。なお、以下の説明では図６に示した回路構成を想定しているが、他の回路構成でも同様の技術思想を適用することが可能である。
【００１２】
（実施形態１）
本実施形態は、図１に示すように、導電パターンを形成したセラミック基板のような回路基板８の上に出力用の一対のスイッチ素子３ａ，３ｂが実装される。両スイッチ素子３ａ，３ｂのチップは回路基板８に銀ペーストを用いてダイボンディングが施され、金線であるワイヤ７を用いてワイヤボンディングが施されることにより回路基板８上の回路パターンに接続される。また、両スイッチ素子３ａ，３ｂは離間して配設される。
【００１３】
一方、発光素子１は受光部品６に積層され、銀ペーストよりなる接続部材９を介して受光部品６に一体に結合されるとともに、受光部品６の表面に形成した導電パターン（図示せず）に電気的に接続される。このような発光素子１と受光部品６との積層体をビルドアップ素子と呼んでいる。
ビルドアップ素子についてさらに詳しく説明する。図２に示すように、受光部品６の上面に受光素子２の受光部６ａが一対設けられ、両受光部６ａの間には発光素子１を接続する一対のパッド６ｂが形成される。また、受光部品６の上面の四隅にはそれぞれ電極６ｃ，６ｄが形成される。電極６ｃは受光部品６の出力端であってスイッチ素子５のドレインとソースとにそれぞれ接続されている。また、パッド６ｂと電極６ｄとは受光部品６の上面に形成された導電パターンを介して接続される。発光素子１は両パッド６ｂに跨がる形で受光部品６の上面に重ねられ、発光素子１の一対の電極１ａが銀ペーストよりなる接続部材９によりパッド６ｂに接続される。本実施形態では、このように受光部品６と発光素子１とを積み重ねて一体化したものをビルドアップ素子と称している。なお、電極６ｃ，６ｄは後述するようにフリップチップボンディングによりスイッチ素子３ａ，３ｂに接続される。
【００１４】
ビルドアップ素子は上述のように構成されているから、発光素子１の発光面と受光部品６の受光部６ａとは対向していない。そこで、発光素子１と受光部品６との間の光結合を良好にするために透明樹脂よりなるカプリング部材を発光素子１と受光部品６との間に設けてもよい。ここに、回路基板８の表面に平行な面内で発光素子１の面積は受光部品６よりも小さく、受光部品６に固定された発光素子１が両スイッチ素子３ａ，３ｂの間に形成されている間隙内に挿入され、受光部品６の両側部がスイッチ素子３ａ，３ｂの一部に重なるように寸法関係が設定してある。受光部品６の電極６ｃ，６ｄはスイッチ素子３ａ，３ｂに形成したバンプ１４を介してフリップチップボンディングの技術を用いて接続される。また、発光素子１は電極６ｄを介してスイッチ素子３ａ，３ｂの表面に形成された導電パターン（図示せず）に接続される。
【００１５】
スイッチ素子３ａ，３ｂの導電パターンおよびスイッチ素子３ａ，３ｂの電極はワイヤ７を用いて回路基板８に接続される。すなわち、スイッチ素子３ａ，３ｂは回路基板８の導電パターンを通して出力端子ｔｂ，ｔｃに接続され、発光素子１は受光部品６の導電パターン、バンプ１４、スイッチ素子３ａ，３ｂの導電パターン、ワイヤ７、回路基板８の導電パターンを介して入力端子ｔａ，ｔａ’に接続される。
【００１６】
上述のように部品を配置し電気的に接続した状態で、エポキシ樹脂を用いたアンダフィル部材１５により全体を覆う。スイッチ素子３ａ，３ｂへの発光素子１からの光や外光の影響を低減するためにアンダフィル部材１５は不透明樹脂であるのが望ましい。なお、カプリング部材を用いないときには、発光素子１と受光部６ａとの間にアンダフィル部材１５が充填されないようにしておく。
【００１７】
上述した構成によって、１枚の回路基板８の一面にすべての部品が配置されるから、従来構成に比較して厚み寸法（図１の上下方向の寸法）を小さくすることが可能になる。また、発光素子１と受光部品６とはビルドアップ素子として一体化されており、リードフレームを用いないからアンダフィル部材１５を適用する際に発光素子１と受光部品６との位置ずれが生じることがない。しかも、ワイヤ７を用いている箇所がスイッチ素子３ａ，３ｂと回路基板８との接続部分だけになり、このことによっても薄型化かつ小型化が可能になる。
【００１８】
（実施形態２）
本実施形態は、図３に示すように、回路基板８に受光部品６を収納する凹所８ａを形成し、受光部品６の一面と回路基板８の一面とがほぼ同一平面上に位置するように配置したものである。実施形態１と同様に受光部品６の上には発光素子１が重ねられて受光部品６と発光素子１とによりビルドアップ素子が形成されている。また、スイッチ素子３ａ，３ｂは回路基板８と受光部品６とに対してバンプ１４を介してフリップチップボンディングにより接続されている。つまり、スイッチ素子３ａ，３ｂと回路基板８とをワイヤボンディングを用いずに接続している。本実施形態では、回路基板８に凹所８ａを形成しているから、回路基板８の厚みが実施形態１と同じであるとすれば、実施形態１よりもさらに厚み寸法を低減することが可能である。図３より明らかなように、本実施形態ではスイッチ素子３ａ，３ｂの一面にバンプ１４が配置されているから、スイッチ素子３ａ，３ｂとしてはゲート、ソース、ドレインが一面に形成されたＬＤＭＯＳを用いるのが望ましい。他の構成は実施形態１と同様である。
【００１９】
（実施形態３）
本実施形態は、図４に示すように、実施形態１の構成とほぼ同様であるが、回路基板８において受光部品６の対向部位に反射板１６を配置したものである。つまり、発光素子１からの光の一部を反射板１６により反射させて受光部品６に入射させているから、発光素子１から出射された光の利用効率が高くなり、動作電圧を低減して感度を高めることができる。
【００２０】
反射板１６は、回路基板８に接着したり、メッキにより形成したりすることができる。また、この構成の場合には発光素子１からの光を反射板１６で反射させるから、受光部品６と回路基板８との間にはアンダフィル部材１５を充填しないか、あるいは充填しても透明樹脂としておくのが望ましい。他の構成および動作は実施形態１と同様である。
【００２１】
（実施形態４）
本実施形態は、図５に示すように、回路基板８において受光部品６との対向部位に内周面が凹曲面となった凹部１７を形成し、この凹部１７の内周面に反射板１６ａを設けたものである。反射板１６ａはメッキにより形成される。この反射板１６ａは凹面鏡として機能するから、発光素子１からの光の集光量を実施形態３よりもさらに大きくして、発光素子１から出射された光の利用効率をさらに高めることができる。また、この構成では発光素子１からの光を反射板１６ａで反射させるから、受光部品６と回路基板８との間にはアンダフィル部材１５を充填しないか、あるいは充填しても透明樹脂としておくのが望ましい。他の構成および動作は実施形態１と同様である。
【００２２】
上述した各実施形態では、図６に示した回路構成に対応した構造を示したが、従来構成としても説明したように、直流用であれば出力用のスイッチ素子を１個だけ設けてもよい。また、発光素子１と受光部品６とを一体化したビルドアップ素子における発光素子１の周囲を透明樹脂のカプリング部材で覆うようにすれば、カプリング部材の界面での反射により発光素子１から出射された光の受光部品６への伝達効率を高めることができる。
【００２３】
【発明の効果】
請求項１の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、スイッチ素子が回路基板に実装され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、受光部品が発光素子を実装した前記一面をスイッチ素子に向ける形で前記スイッチ素子に対してフリップチップボンディングにより電気的に接続されたものであり、発光素子と受光素子とをビルドアップ素子として一体化するから、発光素子と受光素子との位置合わせの精度が高くなるという利点がある。また、１枚の回路基板の上に部品を載せているから、２枚のリードフレームを用いる場合に比較すると、薄型化が可能になり、表面実装用のリードを設けている従来構成に比較すると小面積化も可能になるという利点がある。さらに、リードフレームを用いていないことによって、リードフレームの曲がりによる不良品の発生が少なくなり、歩留りが向上するという利点がある。
【００２４】
請求項２の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に反射板が接着されたものや、請求項３の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に反射板がメッキされたものでは、請求項１の発明の効果に加えて、反射板によって発光素子から受光部品への光の伝達効率が高まり、高感度化が可能になるという利点がある。
【００２５】
請求項４の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に凹曲面の反射板が設けられたものでは、請求項１の発明と効果を奏するととともに、反射板が凹面鏡になるから、発光素子から受光部品への光の伝達効率が一層高くなる可能性がある。
請求項５の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、回路基板に設けた凹所内に受光部品と回路基板との表面を揃える形で受光部品が収納され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、スイッチ素子が受光部品における発光素子を実装した前記一面と回路基板の表面とに跨がる形で受光部品および回路基板に対してフリップチップボンディングにより電気的に接続されたものであり、請求項１の発明と同様の作用に加えて、受光部品が凹所に収納されていることによって、請求項１の発明よりも一層の薄型化が可能になるという利点がある。また、スイッチ素子が受光部品と回路基板とにフリップチップボンディングにより接続されるから、ワイヤボンディングを施す必要がなく、作業工数の低減につながるという利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す断面図である。
【図２】同上に用いるビルドアップ素子を示し、（ａ）は分解斜視図、（ｂ）は斜視図である。
【図３】本発明の実施形態２を示す断面図である。
【図４】本発明の実施形態３を示し、（ａ）は断面図、（ｂ）は発光素子と受光部品とを積層したビルドアップ素子の下面図である。
【図５】本発明の実施形態４を示す断面図である。
【図６】従来例を示す回路図である。
【図７】従来例を示す断面図である。
【符号の説明】
１ 発光素子
２ 受光素子
３ａ，３ｂ スイッチ素子
４ 抵抗
５ スイッチ素子
６ 受光部品
７ ワイヤ
８ 回路基板
８ａ 凹所
９ 接続部材
１０ パッケージ
１１，１２ リードフレーム
１３ カプリング部材
１４ バンプ
１５ アンダフィル部材
１６ 反射板
１６ａ 反射板
１７ 凹部
【発明の属する技術分野】
本発明は、入力側に設けた発光素子と光結合されている受光部品の出力によりスイッチ素子をオンオフさせる半導体リレーに関するものである。
【０００２】
【従来の技術】
従来より、図６に示す構成の半導体リレーが提案されている。この半導体リレーは、入力側に発光ダイオードアレイよりなる発光素子１と、発光素子１に光結合されたフォトダイオードアレイないし太陽電池アレイよりなる受光素子２と、受光素子２の光起電力によりオンオフされるエンハンスメント形のｎチャネルＭＯＳＦＥＴよりなる一対のスイッチ素子３ａ，３ｂとを備える。発光素子１は入力端子ｔａ，ｔａ’間に接続され、入力端子ｔａ，ｔａ’間に与えられる入力信号に応じて点灯・消灯する。受光素子２の負極にはバイアス用の抵抗４が直列接続され、受光素子２と抵抗４との直列回路にはデプレッション形のｎチャネルＭＯＳＦＥＴよりなる駆動用のスイッチ素子５のゲートが接続される。抵抗４はスイッチ素子５のゲート−ソース間に接続され、受光素子２はゲート−ドレイン間に接続される。スイッチ素子３ａ，３ｂはゲート同士、ソース同士がそれぞれ共通に接続され、ゲートはスイッチ素子５のドレインに接続され、ソースはスイッチ素子のソースに接続される。また、各スイッチ素子３ａ，３ｂのドレインはそれぞれ出力端子ｔｂ，ｔｃに接続される。また、両スイッチ素子３ａ，３ｂのソースは端子ｔｂ’に接続される。
【０００３】
図６に示した半導体リレーはノーマリオフ形のものであって、入力端子ｔａ，ｔａ’間に入力電流が流れて発光素子１が点灯すると、発光素子１に光結合されている受光素子２に光起電力が生じる。この光起電力により抵抗４に電流が流れてスイッチ素子５のゲート−ソース間に電圧が印加される。スイッチ素子５はデプレッション形であるから、ゲート−ソース間に電圧が印加されていない状態ではオンであるが、ゲート−ソース間の印加電圧がスイッチ素子５のしきい値電圧以上になるとスイッチ素子５はオフになる。スイッチ素子５のオン時にはスイッチ素子３ａ，３ｂのゲート−ソース間に電圧が印加されないから、エンハンスメント形であるスイッチ素子３ａ，３ｂはオフであるが、スイッチ素子５がオフになるとスイッチ素子３ａ，３ｂのゲート−ソース間に受光素子２と抵抗４との直列回路により電圧が印加されるから、この印加電圧がスイッチ素子３ａ，３ｂのしきい値電圧以上であれば、スイッチ素子３ａ，３ｂがオンになる。スイッチ素子５がオフになってスイッチ素子３ａ，３ｂがオンになった状態では抵抗４に微小電流が流れ、この電流で抵抗４の両端間に生じる電圧によりスイッチ素子５は高インピーダンスに保たれる。なお、スイッチ素子３ａ，３ｂがオンであるときに抵抗４を流れる電流は小さいが、抵抗４の値を十分に大きく設定しておくことによりスイッチ素子５をオフに保つのに必要なバイアス電圧が得られる。
【０００４】
一方、入力端子ｔａ，ｔａ’間に電流が流れなくなると発光素子１は消灯し、受光素子２に光起電力が生じなくなる。したがって、スイッチ素子５のゲート−ソース間に電圧が印加されなくなり、スイッチ素子５がオンになる。つまり、スイッチ素子３ａ，３ｂのゲート−ソース間の容量成分に蓄積されていた電荷がスイッチ素子５を通して急速に放電され、スイッチ素子３ａ，３ｂはオフになり、出力端子ｔｂ，ｔｃ間が遮断される。ここで、２個のスイッチ素子３ａ，３ｂのドレイン−ソース間を逆直列に接続しているからスイッチ素子３ａ，３ｂのボディダイオードが逆直列に接続され、出力端子ｔｂ，ｔｃ間が遮断されている状態ではボディダイオードを通して電流が流れることはない。つまり、上記構成では交流用としても直流用としても用いることができる。また、出力用のスイッチ素子を１個にすればボディダイオードを通して電流が流れるから、直流用にのみ用いることができる。上述のものはノーマリオフ形の半導体リレーであるが、スイッチ素子３ａ，３ｂとしてデプレッション形のものを用いるなどして、ノーマリオン形の半導体リレーも提案されている。
【０００５】
ところで、上述した構成の半導体リレーは、図７に示す形でパッケージ１０に収納されている。図示するパッケージ１０は表面実装形であるＳＯ（small outline ）形のパッケージであって、２枚のリードフレーム１１，１２に部品を実装している。一方のリードフレーム１１には、受光部品６とスイッチ素子３ａ，３ｂとが銀ペーストなどを用いたダイボンディングにより固定される。受光部品６は受光素子２と抵抗４とスイッチ素子５とをワンチップ化した素子である。また、受光部品６とスイッチ素子３ａ，３ｂとリードフレーム１１とは金線であるワイヤ７を用いたワイヤボンディングにより接続される。他方のリードフレーム１２には、発光素子１が銀ペーストなどを用いてダイボンディングにより固定され、発光素子１とリードフレーム１２とがワイヤ７を用いて接続される。両リードフレーム１１，１２は発光素子１と受光部品６とが対向するように配置され、発光素子１と受光部品６との間には両者を光結合させるための透明樹脂よりなるカプリング部材１３が充填される。さらに、全体が不透明樹脂のトランスファ成形により封止されパッケージ１０が形成される。
【０００６】
【発明が解決しようとする課題】
上述した構成では、２枚のリードフレーム１１，１２でそれぞれワイヤ７を用いたワイヤボンディングを行ない、しかも両リードフレーム１１，１２が対向して配置されるから、リードフレーム１１，１２の厚み方向におけるパッケージ１０の寸法が大きくなり、薄型化や小型化の実現が難しいという問題がある。また、トランスファ成形によりパッケージ１０を形成するから、樹脂の流れによってリードフレーム１１，１２が曲がることがあり、発光素子１と受光素子（受光部品６）２との距離にばらつきが生じることがある。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、リードフレームを用いることなく薄型化かつ小型化することができる半導体リレーを提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、スイッチ素子が回路基板に実装され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、受光部品が発光素子を実装した前記一面をスイッチ素子に向ける形で前記スイッチ素子に対してフリップチップボンディングにより電気的に接続されたものである。この構成によれば、発光素子と受光素子とをビルドアップ素子として一体化するから、発光素子と受光素子との位置合わせの精度が高くなる。また、１枚の回路基板の上に部品を載せているから、２枚のリードフレームを用いる場合に比較すると、薄型化が可能になり、表面実装用の端子を設けている従来構成に比較すると小面積化も可能になる。さらに、リードフレームを用いていないことによって、リードフレームの曲がりによる不良品の発生が少なくなり、歩留りが向上する。
【０００９】
請求項２の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に反射板が接着されたものである。この構成によれば、請求項１の発明の作用に加えて、反射板によって発光素子から受光部品への光の伝達効率が高まり、高感度化が可能になる。
請求項３の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に反射板がメッキされたものである。請求項２の発明と同様の作用を有する。
【００１０】
請求項４の発明は、請求項１の発明において、回路基板において発光素子を挟んで受光部品と対向する部位に凹曲面の反射板が設けられたものである。請求項３の発明と同様の作用を持つとともに、反射板が凹面鏡になるから、発光素子から受光部品への光の伝達効率を一層高くすることができる。
請求項５の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、回路基板に設けた凹所内に受光部品と回路基板との表面を揃える形で受光部品が収納され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、スイッチ素子が受光部品における発光素子を実装した前記一面と回路基板の表面とに跨がる形で受光部品および回路基板に対してフリップチップボンディングにより電気的に接続されたものである。この構成によれば、請求項１の発明と同様の作用に加えて、受光部品が凹所に収納されていることによって、請求項１の発明よりも一層の薄型化が可能になる。また、スイッチ素子が受光部品と回路基板とにフリップチップボンディングにより接続されるから、ワイヤボンディングを施す必要がなく、作業工数の低減につながる。
【００１１】
【発明の実施の形態】
以下に説明する実施形態は、２枚のリードフレームに代えて１枚の回路基板に部品を実装するとともに、ワイヤボンディングを施す箇所を低減してフリップチップボンディングを適用する構成としたものであり、この構成を実現するために、発光素子１を受光部品６と積み重ねて一体化し（ビルドアップ素子という）、またスイッチ素子３ａ，３ｂの間に形成される間隙に発光素子１を配置している。なお、以下の説明では図６に示した回路構成を想定しているが、他の回路構成でも同様の技術思想を適用することが可能である。
【００１２】
（実施形態１）
本実施形態は、図１に示すように、導電パターンを形成したセラミック基板のような回路基板８の上に出力用の一対のスイッチ素子３ａ，３ｂが実装される。両スイッチ素子３ａ，３ｂのチップは回路基板８に銀ペーストを用いてダイボンディングが施され、金線であるワイヤ７を用いてワイヤボンディングが施されることにより回路基板８上の回路パターンに接続される。また、両スイッチ素子３ａ，３ｂは離間して配設される。
【００１３】
一方、発光素子１は受光部品６に積層され、銀ペーストよりなる接続部材９を介して受光部品６に一体に結合されるとともに、受光部品６の表面に形成した導電パターン（図示せず）に電気的に接続される。このような発光素子１と受光部品６との積層体をビルドアップ素子と呼んでいる。
ビルドアップ素子についてさらに詳しく説明する。図２に示すように、受光部品６の上面に受光素子２の受光部６ａが一対設けられ、両受光部６ａの間には発光素子１を接続する一対のパッド６ｂが形成される。また、受光部品６の上面の四隅にはそれぞれ電極６ｃ，６ｄが形成される。電極６ｃは受光部品６の出力端であってスイッチ素子５のドレインとソースとにそれぞれ接続されている。また、パッド６ｂと電極６ｄとは受光部品６の上面に形成された導電パターンを介して接続される。発光素子１は両パッド６ｂに跨がる形で受光部品６の上面に重ねられ、発光素子１の一対の電極１ａが銀ペーストよりなる接続部材９によりパッド６ｂに接続される。本実施形態では、このように受光部品６と発光素子１とを積み重ねて一体化したものをビルドアップ素子と称している。なお、電極６ｃ，６ｄは後述するようにフリップチップボンディングによりスイッチ素子３ａ，３ｂに接続される。
【００１４】
ビルドアップ素子は上述のように構成されているから、発光素子１の発光面と受光部品６の受光部６ａとは対向していない。そこで、発光素子１と受光部品６との間の光結合を良好にするために透明樹脂よりなるカプリング部材を発光素子１と受光部品６との間に設けてもよい。ここに、回路基板８の表面に平行な面内で発光素子１の面積は受光部品６よりも小さく、受光部品６に固定された発光素子１が両スイッチ素子３ａ，３ｂの間に形成されている間隙内に挿入され、受光部品６の両側部がスイッチ素子３ａ，３ｂの一部に重なるように寸法関係が設定してある。受光部品６の電極６ｃ，６ｄはスイッチ素子３ａ，３ｂに形成したバンプ１４を介してフリップチップボンディングの技術を用いて接続される。また、発光素子１は電極６ｄを介してスイッチ素子３ａ，３ｂの表面に形成された導電パターン（図示せず）に接続される。
【００１５】
スイッチ素子３ａ，３ｂの導電パターンおよびスイッチ素子３ａ，３ｂの電極はワイヤ７を用いて回路基板８に接続される。すなわち、スイッチ素子３ａ，３ｂは回路基板８の導電パターンを通して出力端子ｔｂ，ｔｃに接続され、発光素子１は受光部品６の導電パターン、バンプ１４、スイッチ素子３ａ，３ｂの導電パターン、ワイヤ７、回路基板８の導電パターンを介して入力端子ｔａ，ｔａ’に接続される。
【００１６】
上述のように部品を配置し電気的に接続した状態で、エポキシ樹脂を用いたアンダフィル部材１５により全体を覆う。スイッチ素子３ａ，３ｂへの発光素子１からの光や外光の影響を低減するためにアンダフィル部材１５は不透明樹脂であるのが望ましい。なお、カプリング部材を用いないときには、発光素子１と受光部６ａとの間にアンダフィル部材１５が充填されないようにしておく。
【００１７】
上述した構成によって、１枚の回路基板８の一面にすべての部品が配置されるから、従来構成に比較して厚み寸法（図１の上下方向の寸法）を小さくすることが可能になる。また、発光素子１と受光部品６とはビルドアップ素子として一体化されており、リードフレームを用いないからアンダフィル部材１５を適用する際に発光素子１と受光部品６との位置ずれが生じることがない。しかも、ワイヤ７を用いている箇所がスイッチ素子３ａ，３ｂと回路基板８との接続部分だけになり、このことによっても薄型化かつ小型化が可能になる。
【００１８】
（実施形態２）
本実施形態は、図３に示すように、回路基板８に受光部品６を収納する凹所８ａを形成し、受光部品６の一面と回路基板８の一面とがほぼ同一平面上に位置するように配置したものである。実施形態１と同様に受光部品６の上には発光素子１が重ねられて受光部品６と発光素子１とによりビルドアップ素子が形成されている。また、スイッチ素子３ａ，３ｂは回路基板８と受光部品６とに対してバンプ１４を介してフリップチップボンディングにより接続されている。つまり、スイッチ素子３ａ，３ｂと回路基板８とをワイヤボンディングを用いずに接続している。本実施形態では、回路基板８に凹所８ａを形成しているから、回路基板８の厚みが実施形態１と同じであるとすれば、実施形態１よりもさらに厚み寸法を低減することが可能である。図３より明らかなように、本実施形態ではスイッチ素子３ａ，３ｂの一面にバンプ１４が配置されているから、スイッチ素子３ａ，３ｂとしてはゲート、ソース、ドレインが一面に形成されたＬＤＭＯＳを用いるのが望ましい。他の構成は実施形態１と同様である。
【００１９】
（実施形態３）
本実施形態は、図４に示すように、実施形態１の構成とほぼ同様であるが、回路基板８において受光部品６の対向部位に反射板１６を配置したものである。つまり、発光素子１からの光の一部を反射板１６により反射させて受光部品６に入射させているから、発光素子１から出射された光の利用効率が高くなり、動作電圧を低減して感度を高めることができる。
【００２０】
反射板１６は、回路基板８に接着したり、メッキにより形成したりすることができる。また、この構成の場合には発光素子１からの光を反射板１６で反射させるから、受光部品６と回路基板８との間にはアンダフィル部材１５を充填しないか、あるいは充填しても透明樹脂としておくのが望ましい。他の構成および動作は実施形態１と同様である。
【００２１】
（実施形態４）
本実施形態は、図５に示すように、回路基板８において受光部品６との対向部位に内周面が凹曲面となった凹部１７を形成し、この凹部１７の内周面に反射板１６ａを設けたものである。反射板１６ａはメッキにより形成される。この反射板１６ａは凹面鏡として機能するから、発光素子１からの光の集光量を実施形態３よりもさらに大きくして、発光素子１から出射された光の利用効率をさらに高めることができる。また、この構成では発光素子１からの光を反射板１６ａで反射させるから、受光部品６と回路基板８との間にはアンダフィル部材１５を充填しないか、あるいは充填しても透明樹脂としておくのが望ましい。他の構成および動作は実施形態１と同様である。
【００２２】
上述した各実施形態では、図６に示した回路構成に対応した構造を示したが、従来構成としても説明したように、直流用であれば出力用のスイッチ素子を１個だけ設けてもよい。また、発光素子１と受光部品６とを一体化したビルドアップ素子における発光素子１の周囲を透明樹脂のカプリング部材で覆うようにすれば、カプリング部材の界面での反射により発光素子１から出射された光の受光部品６への伝達効率を高めることができる。
【００２３】
【発明の効果】
請求項１の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、スイッチ素子が回路基板に実装され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、受光部品が発光素子を実装した前記一面をスイッチ素子に向ける形で前記スイッチ素子に対してフリップチップボンディングにより電気的に接続されたものであり、発光素子と受光素子とをビルドアップ素子として一体化するから、発光素子と受光素子との位置合わせの精度が高くなるという利点がある。また、１枚の回路基板の上に部品を載せているから、２枚のリードフレームを用いる場合に比較すると、薄型化が可能になり、表面実装用のリードを設けている従来構成に比較すると小面積化も可能になるという利点がある。さらに、リードフレームを用いていないことによって、リードフレームの曲がりによる不良品の発生が少なくなり、歩留りが向上するという利点がある。
【００２４】
請求項２の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に反射板が接着されたものや、請求項３の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に反射板がメッキされたものでは、請求項１の発明の効果に加えて、反射板によって発光素子から受光部品への光の伝達効率が高まり、高感度化が可能になるという利点がある。
【００２５】
請求項４の発明のように、回路基板において発光素子を挟んで受光部品と対向する部位に凹曲面の反射板が設けられたものでは、請求項１の発明と効果を奏するととともに、反射板が凹面鏡になるから、発光素子から受光部品への光の伝達効率が一層高くなる可能性がある。
請求項５の発明は、発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、回路基板に設けた凹所内に受光部品と回路基板との表面を揃える形で受光部品が収納され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、スイッチ素子が受光部品における発光素子を実装した前記一面と回路基板の表面とに跨がる形で受光部品および回路基板に対してフリップチップボンディングにより電気的に接続されたものであり、請求項１の発明と同様の作用に加えて、受光部品が凹所に収納されていることによって、請求項１の発明よりも一層の薄型化が可能になるという利点がある。また、スイッチ素子が受光部品と回路基板とにフリップチップボンディングにより接続されるから、ワイヤボンディングを施す必要がなく、作業工数の低減につながるという利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態１を示す断面図である。
【図２】同上に用いるビルドアップ素子を示し、（ａ）は分解斜視図、（ｂ）は斜視図である。
【図３】本発明の実施形態２を示す断面図である。
【図４】本発明の実施形態３を示し、（ａ）は断面図、（ｂ）は発光素子と受光部品とを積層したビルドアップ素子の下面図である。
【図５】本発明の実施形態４を示す断面図である。
【図６】従来例を示す回路図である。
【図７】従来例を示す断面図である。
【符号の説明】
１ 発光素子
２ 受光素子
３ａ，３ｂ スイッチ素子
４ 抵抗
５ スイッチ素子
６ 受光部品
７ ワイヤ
８ 回路基板
８ａ 凹所
９ 接続部材
１０ パッケージ
１１，１２ リードフレーム
１３ カプリング部材
１４ バンプ
１５ アンダフィル部材
１６ 反射板
１６ａ 反射板
１７ 凹部
Claims (5)
- 発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、スイッチ素子が回路基板に実装され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、受光部品が発光素子を実装した前記一面をスイッチ素子に向ける形で前記スイッチ素子に対してフリップチップボンディングにより電気的に接続されて成ることを特徴とする半導体リレー。
- 回路基板において発光素子を挟んで受光部品と対向する部位に反射板が接着されて成ることを特徴とする請求項１記載の半導体リレー。
- 回路基板において発光素子を挟んで受光部品と対向する部位に反射板がメッキされて成ることを特徴とする請求項１記載の半導体リレー。
- 回路基板において発光素子を挟んで受光部品と対向する部位に凹曲面の反射板が設けられて成ることを特徴とする請求項１記載の半導体リレー。
- 発光素子に光結合された受光部品の出力によりスイッチ素子がオンオフされる半導体リレーであって、回路基板に設けた凹所内に受光部品と回路基板との表面を揃える形で受光部品が収納され、発光素子が受光部品の一面に実装されてビルドアップ素子として受光部品と一体化され、スイッチ素子が受光部品における発光素子を実装した前記一面と回路基板の表面とに跨がる形で受光部品および回路基板に対してフリップチップボンディングにより電気的に接続されて成ることを特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000498A JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000498A JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274549A JPH11274549A (ja) | 1999-10-08 |
| JP3684823B2 true JP3684823B2 (ja) | 2005-08-17 |
Family
ID=13706198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000498A Expired - Fee Related JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684823B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200090239A (ko) * | 2018-01-29 | 2020-07-28 | 아오이 전자 주식회사 | 반도체 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
| JP2015050281A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 光結合装置 |
| JP6216418B2 (ja) * | 2016-07-22 | 2017-10-18 | 株式会社東芝 | 半導体装置 |
-
1998
- 1998-03-26 JP JP8000498A patent/JP3684823B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200090239A (ko) * | 2018-01-29 | 2020-07-28 | 아오이 전자 주식회사 | 반도체 장치 |
| CN111656540A (zh) * | 2018-01-29 | 2020-09-11 | 青井电子株式会社 | 半导体装置 |
| KR102459822B1 (ko) * | 2018-01-29 | 2022-10-26 | 아오이 전자 주식회사 | 반도체 장치 |
| TWI785195B (zh) * | 2018-01-29 | 2022-12-01 | 日商青井電子股份有限公司 | 半導體裝置 |
| CN111656540B (zh) * | 2018-01-29 | 2023-06-13 | 青井电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274549A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857746A (en) | Method for producing an optocoupler | |
| TWI587537B (zh) | Optocoupler | |
| JP2000232235A (ja) | 半導体装置 | |
| JP3851418B2 (ja) | 赤外線データ通信モジュール | |
| CN114128062A (zh) | 半导体激光装置 | |
| JP3684823B2 (ja) | 半導体リレー | |
| JPH0365666B2 (ja) | ||
| US6897485B2 (en) | Device for optical and/or electrical data transmission and/or processing | |
| JP4282392B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3505986B2 (ja) | 半導体リレー | |
| JP3242476B2 (ja) | 光半導体装置 | |
| JPH1093132A (ja) | 光結合装置 | |
| JP3622460B2 (ja) | 半導体リレー | |
| JPH11284221A (ja) | 半導体リレー | |
| JP4178995B2 (ja) | 光受信モジュール | |
| JPH11163392A (ja) | 半導体リレー | |
| JP2001326381A (ja) | 半導体リレー | |
| TWI708085B (zh) | 電子裝置 | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| JPH11163394A (ja) | 半導体リレー | |
| JPH04132273A (ja) | 半導体光結合装置 | |
| JP2005093495A (ja) | 受光素子、これを用いた光結合半導体装置、及びその製造方法 | |
| JP2004179218A (ja) | 光起電力装置およびそれを用いた半導体リレー | |
| JP2001077248A (ja) | 半導体装置およびその製造方法 | |
| JP3437363B2 (ja) | 光結合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |