JP3242476B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP3242476B2 JP3242476B2 JP599993A JP599993A JP3242476B2 JP 3242476 B2 JP3242476 B2 JP 3242476B2 JP 599993 A JP599993 A JP 599993A JP 599993 A JP599993 A JP 599993A JP 3242476 B2 JP3242476 B2 JP 3242476B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- optical semiconductor
- semiconductor device
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000010586 diagram Methods 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 230000010354 integration Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光半導体装置、より具体
的には光結合によるアイソレーション型の光半導体装置
に関する。
的には光結合によるアイソレーション型の光半導体装置
に関する。
【０００２】
【従来の技術】図８は、例えば発光ダイオード等の発光
素子１、例えば太陽電池等の受光素子２及びまたはＭＯ
Ｓスイッチ等の出力素子３より構成される光結合を用い
た光半導体装置の従来技術を示したものである。
素子１、例えば太陽電池等の受光素子２及びまたはＭＯ
Ｓスイッチ等の出力素子３より構成される光結合を用い
た光半導体装置の従来技術を示したものである。
【０００３】同図において、図８（ａ）は出力素子３を
上面としたときの平面図を、また図８（ｂ）は図８
（ａ）の２点鎖線ｄ−ｄ′で切断したときの断面図をそ
れぞれ示す。同図に示すように従来の光半導体装置は、
一方の側に発光素子１が配設され、これと対向する反対
側に受光素子２と出力素子３とが配設されていた。
上面としたときの平面図を、また図８（ｂ）は図８
（ａ）の２点鎖線ｄ−ｄ′で切断したときの断面図をそ
れぞれ示す。同図に示すように従来の光半導体装置は、
一方の側に発光素子１が配設され、これと対向する反対
側に受光素子２と出力素子３とが配設されていた。
【０００４】また、図９は従来の光半導体装置をより具
体的に示したものである。すなわち、図９（ａ）には受
光素子２側の配線図が示されており、受光素子２や出力
素子３はワイヤにより同図に示すように結線されてい
る。この結線状態の回路図を示したものが図９（ｃ）で
あり、図９（ａ）の２点鎖線ｅ−ｅ′で切断したときの
断面図が図９（ｂ）である。図９（ｂ）に示すように発
光素子１と受光素子２は、透明樹脂４でその周りが覆わ
れ、モールド樹脂６で封入されている。
体的に示したものである。すなわち、図９（ａ）には受
光素子２側の配線図が示されており、受光素子２や出力
素子３はワイヤにより同図に示すように結線されてい
る。この結線状態の回路図を示したものが図９（ｃ）で
あり、図９（ａ）の２点鎖線ｅ−ｅ′で切断したときの
断面図が図９（ｂ）である。図９（ｂ）に示すように発
光素子１と受光素子２は、透明樹脂４でその周りが覆わ
れ、モールド樹脂６で封入されている。
【０００５】このような光半導体装置において、入力側
の発光素子２が発光すると、出力側の受光素子２がこの
光を受光して光エネルギに応じた電力を発生し、この電
力に応じた電圧により出力素子３が駆動される。この出
力素子３の抵抗値、とくにＯＮ抵抗は主に素子のチップ
ＭＯＳ面積に反比例する性質がある。抵抗値が増大する
と光半導体装置の特性が劣化するため、出力素子３はこ
れを考慮した面積により形成されていた。一方、近年、
光半導体装置の小型化の要求があり、たとえば同一パッ
ケージ内に２個分の回路を実装して集積度を高くするこ
とが検討されている。
の発光素子２が発光すると、出力側の受光素子２がこの
光を受光して光エネルギに応じた電力を発生し、この電
力に応じた電圧により出力素子３が駆動される。この出
力素子３の抵抗値、とくにＯＮ抵抗は主に素子のチップ
ＭＯＳ面積に反比例する性質がある。抵抗値が増大する
と光半導体装置の特性が劣化するため、出力素子３はこ
れを考慮した面積により形成されていた。一方、近年、
光半導体装置の小型化の要求があり、たとえば同一パッ
ケージ内に２個分の回路を実装して集積度を高くするこ
とが検討されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
光半導体装置をそのまま小型化すると、その分出力素子
３の面積も小さくなるためその抵抗値が大きくなり、特
性が劣化するという問題が生じる。このため、従来、同
じ大きさのパッケージ内に複数の光半導体装置を実装す
ることは非常に困難であり、実質的に集積度を高めるこ
とができなかった。
光半導体装置をそのまま小型化すると、その分出力素子
３の面積も小さくなるためその抵抗値が大きくなり、特
性が劣化するという問題が生じる。このため、従来、同
じ大きさのパッケージ内に複数の光半導体装置を実装す
ることは非常に困難であり、実質的に集積度を高めるこ
とができなかった。
【０００７】本発明はこのような従来技術の欠点を解消
し、特性を劣化させることなく、集積度の高い光半導体
装置を提供することを目的とする。
し、特性を劣化させることなく、集積度の高い光半導体
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は上述の課題を解
決するために、発光素子と、この発光素子からの光エネ
ルギを受けこれよりこのエネルギに応じた電力を発生す
る受光素子と、この受光素子より出力された電力により
駆動される出力素子とを有する光半導体装置は、少なく
とも二対の発光素子と受光素子がそれぞれ上下逆向きで
並設され、上下に配置された受光素子にそれぞれ対応す
る出力素子が当該受光素子とほぼ同一面上に上下に配置
された。
決するために、発光素子と、この発光素子からの光エネ
ルギを受けこれよりこのエネルギに応じた電力を発生す
る受光素子と、この受光素子より出力された電力により
駆動される出力素子とを有する光半導体装置は、少なく
とも二対の発光素子と受光素子がそれぞれ上下逆向きで
並設され、上下に配置された受光素子にそれぞれ対応す
る出力素子が当該受光素子とほぼ同一面上に上下に配置
された。
【０００９】
【作用】本発明によれば、同一パッケージ内に実装され
た少なくとも二対の発光素子、受光素子および出力素子
は、それぞれ独立して光結合を行い動作する。すなわ
ち、発光素子からの光エネルギを受光素子が受けると、
この受光素子より出力された電力により出力素子が駆動
されて、所定の出力を外部に出力する。
た少なくとも二対の発光素子、受光素子および出力素子
は、それぞれ独立して光結合を行い動作する。すなわ
ち、発光素子からの光エネルギを受光素子が受けると、
この受光素子より出力された電力により出力素子が駆動
されて、所定の出力を外部に出力する。
【００１０】
【実施例】次に添付図面を参照して本発明による光半導
体装置の実施例を詳細に説明する。
体装置の実施例を詳細に説明する。
【００１１】図１は本発明による光半導体装置の実施例
が示されており、図１（ａ）は上面に配設された素子を
実線で、また図１（ｂ）は下面に配設された素子を点線
でそれぞれ示している。すなわち、本実施例では一方の
平面（ａ）内に発光素子１ａ、受光素子２ａおよび出力
素子３ａを配列し、また他方の平面（ｂ）内に発光素子
１ｂ、受光素子２ｂおよび出力素子３ｂが配列されてい
る。なお、本実施例では説明の便宜上、用語「上面」ま
たは「下面」を用いたが、本実施例における光半導体装
置の面がとくにこのように規定されるものではない。
が示されており、図１（ａ）は上面に配設された素子を
実線で、また図１（ｂ）は下面に配設された素子を点線
でそれぞれ示している。すなわち、本実施例では一方の
平面（ａ）内に発光素子１ａ、受光素子２ａおよび出力
素子３ａを配列し、また他方の平面（ｂ）内に発光素子
１ｂ、受光素子２ｂおよび出力素子３ｂが配列されてい
る。なお、本実施例では説明の便宜上、用語「上面」ま
たは「下面」を用いたが、本実施例における光半導体装
置の面がとくにこのように規定されるものではない。
【００１２】図２は、図１における各素子間の結線状態
を同じ参照符号（ａ）、（ｂ）により示したものであ
る。このように本実施例では、平面（ａ）上に発光素子
１ａ、受光素子２ａ、出力素子３ａが、また平面（ｂ）
上に発光素子１ｂ、受光素子２ｂ、出力素子３ｂがそれ
ぞれリードフレーム５により固定されているとともに、
ワイヤ７によりワイヤボンディングされている。
を同じ参照符号（ａ）、（ｂ）により示したものであ
る。このように本実施例では、平面（ａ）上に発光素子
１ａ、受光素子２ａ、出力素子３ａが、また平面（ｂ）
上に発光素子１ｂ、受光素子２ｂ、出力素子３ｂがそれ
ぞれリードフレーム５により固定されているとともに、
ワイヤ７によりワイヤボンディングされている。
【００１３】なお、図示していないが、各受光素子２が
それぞれの出力素子３と同一チップで形成されることに
より、ワイヤは不要となる。
それぞれの出力素子３と同一チップで形成されることに
より、ワイヤは不要となる。
【００１４】図３は本実施例における発光−受光素子の
関係をより具体的に示したものであり、図３（ａ）の２
点鎖線ａ−ａ′で切断したときの断面図が図３（ｂ）に
示されている。同様に図４では、図４（ａ）のｂ−ｂ′
の断面が図４（ｂ）に、図４（ａ）のｃ−ｃ′の断面が
図４（ｃ）にそれぞれ示されている。図４（ｂ）に示す
ように対向配置された発光素子１ａ（１ｂ）と受光素子
２ｂ（２ａ）はそれぞれ、透明樹脂４により覆われると
ともに、その周りは樹脂４にて樹脂封止される。
関係をより具体的に示したものであり、図３（ａ）の２
点鎖線ａ−ａ′で切断したときの断面図が図３（ｂ）に
示されている。同様に図４では、図４（ａ）のｂ−ｂ′
の断面が図４（ｂ）に、図４（ａ）のｃ−ｃ′の断面が
図４（ｃ）にそれぞれ示されている。図４（ｂ）に示す
ように対向配置された発光素子１ａ（１ｂ）と受光素子
２ｂ（２ａ）はそれぞれ、透明樹脂４により覆われると
ともに、その周りは樹脂４にて樹脂封止される。
【００１５】これら図より明らかなように本実施例で
は、発光素子１ａと受光素子２ｂが、また発光素子１ｂ
と受光素子２ａがそれぞれ発光−受光素子を形成するよ
う、平面（ａ）と（ｂ）の発光素子１と受光素子２が配
置される。すなわち、これら発光−受光素子が対面する
ように向かい合わせて実装され、各発光−受光素子はそ
れぞれ独立に動作する。
は、発光素子１ａと受光素子２ｂが、また発光素子１ｂ
と受光素子２ａがそれぞれ発光−受光素子を形成するよ
う、平面（ａ）と（ｂ）の発光素子１と受光素子２が配
置される。すなわち、これら発光−受光素子が対面する
ように向かい合わせて実装され、各発光−受光素子はそ
れぞれ独立に動作する。
【００１６】なお、図４において出力素子３の形状が図
１や図３に比べて小さいのは、図１および図３では出力
素子３を固定するリードフレーム５を含む大きさを出力
素子３としているのに対し、図４では図２に示したリー
ドフレーム５を含まない出力素子３の大きさを示してい
るためである。
１や図３に比べて小さいのは、図１および図３では出力
素子３を固定するリードフレーム５を含む大きさを出力
素子３としているのに対し、図４では図２に示したリー
ドフレーム５を含まない出力素子３の大きさを示してい
るためである。
【００１７】このように本実施例では、発光素子１、受
光素子２および出力素子３をそれぞれの平面上に配置し
たため、出力素子３の面積を小さくすることなく、光半
導体装置の集積度を高くすることができる。すなわち、
光半導体装置の特性が劣化することなく、従来１回路し
か実装できなかったパッケージに２回路の光半導体装置
を実装可能となる。
光素子２および出力素子３をそれぞれの平面上に配置し
たため、出力素子３の面積を小さくすることなく、光半
導体装置の集積度を高くすることができる。すなわち、
光半導体装置の特性が劣化することなく、従来１回路し
か実装できなかったパッケージに２回路の光半導体装置
を実装可能となる。
【００１８】なお、発光素子１ａ，１ｂ、受光素子２
ａ，２ｂ、出力素子３ａ，３ｂの機能および動作は、従
来技術で説明した発光素子１、受光素子２、出力素子３
とそれぞれ同等であり、これらの説明等は従来技術と重
複するのでここでは省略する。
ａ，２ｂ、出力素子３ａ，３ｂの機能および動作は、従
来技術で説明した発光素子１、受光素子２、出力素子３
とそれぞれ同等であり、これらの説明等は従来技術と重
複するのでここでは省略する。
【００１９】次に、図５及び図６を用いて本発明の光半
導体装置の他の実装構造について説明する。
導体装置の他の実装構造について説明する。
【００２０】他の実装構造として図５（ａ）のｘ−ｘ′
の断面が図５（ｂ）に、図６（ａ）のｙ−ｙ′の断面が
図６（ｂ）にそれぞれ示されている。
の断面が図５（ｂ）に、図６（ａ）のｙ−ｙ′の断面が
図６（ｂ）にそれぞれ示されている。
【００２１】先ず、図５（ｂ）に示した実装構造では、
それぞれ、発光素子１ａと受光素子２ａとが対を成し、
発光素子１ｂと受光素子２ｂとが対を成し、各対は並設
され、また、各対は、透明樹脂４で覆われている。
それぞれ、発光素子１ａと受光素子２ａとが対を成し、
発光素子１ｂと受光素子２ｂとが対を成し、各対は並設
され、また、各対は、透明樹脂４で覆われている。
【００２２】また、各対の発光素子１ａと受光素子２ｂ
とが対抗するように設けられ、発光素子１ｂと受光素子
２ａとが対抗するように設けられている。この実装構造
での受発光は、透明樹脂４内で発光素子１ａ，１ｂから
の反射光を受光素子２ａ，２ｂで受光するように行なわ
れる。
とが対抗するように設けられ、発光素子１ｂと受光素子
２ａとが対抗するように設けられている。この実装構造
での受発光は、透明樹脂４内で発光素子１ａ，１ｂから
の反射光を受光素子２ａ，２ｂで受光するように行なわ
れる。
【００２３】次に図６（ｂ）に示した実装構造では、そ
れぞれ発光素子１ａと受光素子２ａとが対を成し、発光
素子１ｂと受光素子２ｂとが対を成し、各対は並設さ
れ、また各対は、透明樹脂４で覆われていることは、図
５（ｂ）に示した実装構造と同じである。しかし、図６
（ｂ）に示した実装構造では各対の発光素子１ａと発光
素子１ｂとが対抗するように設けられ、受光素子２ａと
受光素子２ｂとが対抗するように設けられている。この
実装構造での受発光は、透明樹脂４内で発光素子１ａ，
１ｂからの反射光を受光素子２ａ，２ｂで受光するよう
に行なわれている。
れぞれ発光素子１ａと受光素子２ａとが対を成し、発光
素子１ｂと受光素子２ｂとが対を成し、各対は並設さ
れ、また各対は、透明樹脂４で覆われていることは、図
５（ｂ）に示した実装構造と同じである。しかし、図６
（ｂ）に示した実装構造では各対の発光素子１ａと発光
素子１ｂとが対抗するように設けられ、受光素子２ａと
受光素子２ｂとが対抗するように設けられている。この
実装構造での受発光は、透明樹脂４内で発光素子１ａ，
１ｂからの反射光を受光素子２ａ，２ｂで受光するよう
に行なわれている。
【００２４】図１から図６に示した光半導体装置の実施
例では、発光−受光素子が出力素子間に配置される例を
示したが、本発明は特にこれに限定されるものではな
く、たとえば図７に示すように出力素子３を一方の側に
配置しても良い。このように配置した場合でも図７
（ａ）、（ｂ）に示すように発光素子１と受光素子２と
の位置関係は前述したようになる。
例では、発光−受光素子が出力素子間に配置される例を
示したが、本発明は特にこれに限定されるものではな
く、たとえば図７に示すように出力素子３を一方の側に
配置しても良い。このように配置した場合でも図７
（ａ）、（ｂ）に示すように発光素子１と受光素子２と
の位置関係は前述したようになる。
【００２５】発光−受光素子が出力素子間に配置された
実施例では、受光素子−出力素子をたとえばワイヤボン
ディングする場合にダイレクトに結線できるとともに、
各素子が固定されるリードフレーム５の形状が単純とな
り製造上都合が良いという利点がある。一方、出力素子
３を一方の側に配置した実施例では、発光−受光素子を
たとえば透明樹脂４で封止する注入作業の際に、発光素
子１および受光素子２が一方の側にあるので作業性が良
いという利点がある。
実施例では、受光素子−出力素子をたとえばワイヤボン
ディングする場合にダイレクトに結線できるとともに、
各素子が固定されるリードフレーム５の形状が単純とな
り製造上都合が良いという利点がある。一方、出力素子
３を一方の側に配置した実施例では、発光−受光素子を
たとえば透明樹脂４で封止する注入作業の際に、発光素
子１および受光素子２が一方の側にあるので作業性が良
いという利点がある。
【００２６】なお本実施例では、従来１回路しか光半導
体装置を実装できなかったパッケージ内に２回路実装す
る例を示したが、本発明はとくに２回路に限定されるも
のではなく、パッケージの大きさにより複数の光半導体
装置を実装可能である。
体装置を実装できなかったパッケージ内に２回路実装す
る例を示したが、本発明はとくに２回路に限定されるも
のではなく、パッケージの大きさにより複数の光半導体
装置を実装可能である。
【００２７】
【発明の効果】このように本発明の光半導体装置によれ
ば、出力素子の面積を小さくすることなく、従来１回路
しか実装できなかった同一パッケージ内に２回路実装す
ることが可能となる。したがって、抵抗値の増大による
特性の劣化が生じずに光半導体装置の集積度を上げるこ
とができる。
ば、出力素子の面積を小さくすることなく、従来１回路
しか実装できなかった同一パッケージ内に２回路実装す
ることが可能となる。したがって、抵抗値の増大による
特性の劣化が生じずに光半導体装置の集積度を上げるこ
とができる。
【図１】本発明による光半導体装置の実施例を示す素子
配置図。
配置図。
【図２】本発明による光半導体装置の実施例を示す素子
結線図。
結線図。
【図３】本発明による光半導体装置の実施例を示す素子
配置図および断面図。
配置図および断面図。
【図４】本発明による光半導体装置の実施例を示す素子
配置図および断面図。
配置図および断面図。
【図５】本発明による光半導体装置の他の実施例を示す
素子配置図および断面図。
素子配置図および断面図。
【図６】本発明による光半導体装置の他の実施例を示す
素子配置図および断面図。
素子配置図および断面図。
【図７】本発明による光半導体装置の他の実施例を示す
素子配置図。
素子配置図。
【図８】従来技術における光半導体装置の素子配置図お
よび断面図。
よび断面図。
【図９】従来技術における素子結線図、断面図および回
路図。
路図。
１ａ，１ｂ 発光素子 ２ａ，２ｂ 受光素子 ３ａ，３ｂ 出力素子 ４ 透明樹脂 ５ リードフレーム ６ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−94089（ＪＰ，Ａ) 特開 平４−261074（ＪＰ，Ａ) 実開 昭64−54336（ＪＰ，Ｕ) 実開 平２−114950（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/12
Claims (2)
- 【請求項１】 発光素子と、この発光素子からの光エネ
ルギーを受けて、この光エネルギーに応じた電力を発生
する受光素子と、この受光素子より出力された電力によ
り駆動される出力素子とを有する光半導体装置におい
て、 少なくとも二対の前記発光素子と受光素子がそれぞれ上
下に並設され、上下に配置された受光素子にそれぞれ対
応する出力素子が当該受光素子とほぼ同一面上に上下に
配置されたことを特徴とする光半導体装置。 - 【請求項２】 請求項１に記載の光半導体装置におい
て、前記発光素子および受光素子は、当該受光素子によ
り駆動される２つの前記出力素子間に配設されているこ
とを特徴とする光半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP599993A JP3242476B2 (ja) | 1992-06-29 | 1993-01-18 | 光半導体装置 |
| US08/081,124 US5304819A (en) | 1992-06-29 | 1993-06-25 | Light-activated semiconductor device having light-emitting elements, light-receiving elements and output elements |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17122692 | 1992-06-29 | ||
| JP4-171226 | 1992-06-29 | ||
| JP599993A JP3242476B2 (ja) | 1992-06-29 | 1993-01-18 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677520A JPH0677520A (ja) | 1994-03-18 |
| JP3242476B2 true JP3242476B2 (ja) | 2001-12-25 |
Family
ID=26340054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP599993A Expired - Fee Related JP3242476B2 (ja) | 1992-06-29 | 1993-01-18 | 光半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5304819A (ja) |
| JP (1) | JP3242476B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406543A (en) * | 1993-04-07 | 1995-04-11 | Olympus Optical Co., Ltd. | Optical head with semiconductor laser |
| JPH1065218A (ja) * | 1996-08-23 | 1998-03-06 | Kdk Corp | 光学系用ｌｅｄ |
| JP3970377B2 (ja) * | 1997-04-25 | 2007-09-05 | 沖電気工業株式会社 | 光半導体装置およびその製造方法 |
| JPH11195973A (ja) * | 1998-01-07 | 1999-07-21 | Oki Electric Ind Co Ltd | 半導体装置及びそれを用いた双方向光ｍｏｓリレー |
| DE10227310A1 (de) * | 2002-06-19 | 2004-01-15 | Siemens Ag | Halbleiter-Schaltvorrichtung |
| CN101364585B (zh) * | 2008-09-25 | 2010-10-13 | 旭丽电子(广州)有限公司 | 一种芯片封装结构及其制造方法 |
| US9899794B2 (en) | 2014-06-30 | 2018-02-20 | Texas Instruments Incorporated | Optoelectronic package |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54115089A (en) * | 1978-02-28 | 1979-09-07 | Omron Tateisi Electronics Co | Photo sensor |
| JPS5776883A (en) * | 1980-10-31 | 1982-05-14 | Toshiba Corp | Photocoupler |
| US4794431A (en) * | 1986-04-21 | 1988-12-27 | International Rectifier Corporation | Package for photoactivated semiconductor device |
| JPS6317569A (ja) * | 1986-07-09 | 1988-01-25 | Mitsubishi Electric Corp | 光結合素子 |
| JPS6351681A (ja) * | 1986-08-20 | 1988-03-04 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63170976A (ja) * | 1987-01-09 | 1988-07-14 | Fujitsu Ltd | ａ−Ｓｉ光ダイオ−ドの製造方法 |
| JPS6448057A (en) * | 1987-08-18 | 1989-02-22 | Dainippon Screen Mfg | Printing device |
| US4939375A (en) * | 1988-06-17 | 1990-07-03 | Hewlett-Packard Company | Solid state relay with shield means |
| JPH0298178A (ja) * | 1988-10-04 | 1990-04-10 | Clarion Co Ltd | モノリシック送受光素子 |
| JPH03195066A (ja) * | 1989-12-25 | 1991-08-26 | Matsushita Electric Works Ltd | フォトリレーのカプリング方法 |
-
1993
- 1993-01-18 JP JP599993A patent/JP3242476B2/ja not_active Expired - Fee Related
- 1993-06-25 US US08/081,124 patent/US5304819A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5304819A (en) | 1994-04-19 |
| JPH0677520A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243116B2 (ja) | 半導体装置 | |
| JP3734017B2 (ja) | 光モジュール | |
| JPS63102379A (ja) | 反射光障壁およびその製造方法 | |
| US7307285B2 (en) | Optical semiconductor device and a method for manufacturing the same | |
| JP3242476B2 (ja) | 光半導体装置 | |
| JP2001102515A (ja) | 半導体装置 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| JP3985363B2 (ja) | 光伝送素子 | |
| JPH06196759A (ja) | 発光素子 | |
| JP3505986B2 (ja) | 半導体リレー | |
| JP3415369B2 (ja) | 光結合型リレー装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JPH0786495A (ja) | 半導体デバイス | |
| JPS62131555A (ja) | 半導体集積回路装置 | |
| JP3172630B2 (ja) | フィルムキャリア型光結合装置およびその製造方法 | |
| JP3123760B2 (ja) | 光信号モジュール | |
| JP2963952B2 (ja) | 半導体装置 | |
| JPH0645636A (ja) | 受発光素子およびこれを利用した受発光装置 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH11163391A (ja) | 光半導体装置 | |
| JPH046105B2 (ja) | ||
| JPS5844636Y2 (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |