JPH06196759A - 発光素子 - Google Patents

発光素子

Info

Publication number
JPH06196759A
JPH06196759A JP34439992A JP34439992A JPH06196759A JP H06196759 A JPH06196759 A JP H06196759A JP 34439992 A JP34439992 A JP 34439992A JP 34439992 A JP34439992 A JP 34439992A JP H06196759 A JPH06196759 A JP H06196759A
Authority
JP
Japan
Prior art keywords
light emitting
conductive layer
chips
emitting chips
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34439992A
Other languages
English (en)
Inventor
Sadaaki Ueda
禎亮 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34439992A priority Critical patent/JPH06196759A/ja
Publication of JPH06196759A publication Critical patent/JPH06196759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 逆極性の発光チップ同士を同一リードフレー
ムに搭載しても、発光チップ同士を近接可能とする。 【構成】 シリコン基板２１の一部に絶縁層２２を被膜
し、絶縁層２２とこれが被膜されない領域に夫々導電層
２３，２７を形成し、各導電層２３，２７に半田パッド
２４，２５，２６，２８を薄く形成し、その上に各発光
チップ１１〜１４を搭載することで、各発光チップ１１
〜１４を近接させたときのペーストの表面張力による発
光チップ側面へのはい上がり防止する。両発光チップ１
１〜１４が逆極性の場合、一方の発光チップ１４の上面
電極を、他方の裏面電極側の導電層２３に結線し、極性
をそろえる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数の発光チップがリ
ードフレームに搭載されパッケージ化された発光素子に
関する。
【０００２】
【従来の技術】従来の発光装置では、図１０のように、
二個の発光チップ（ＬＥＤチップ）１，２を、搭載用リ
ードフレーム３にＡｇペースト等の導電性ペースト４を
用いて搭載する。その後、Ａｕワイヤ等のボンディング
ワイヤ５，６を用いて、二個の結線用リードフレーム
７，８に別々にワイヤボンドし、さらにエポキシ樹脂等
の封止樹脂９でモールドして発光素子としている。
【０００３】
【発明が解決しようとする課題】従来の発光素子にて、
図１０の如く、複数個の発光チップ１，２を搭載する場
合、Ａｇペースト等の導電性ペースト４でボンデイング
しているため、二個の発光チップ１，２の間隔を挟める
と、表面張力によりペースト４が各発光チップ１，２の
側面をはい上がることがある。そうすると、各発光チッ
プ１，２の上部電極と下部電極とが短絡してしまうとい
った不具合が発生する。
【０００４】これを避けるために、従来では、両発光チ
ップ１，２の間をある程度引き離さざるを得なかった。
そうすると、発光素子の小型化の阻害要因となってい
た。
【０００５】特に、片方の発光チップ１のダイボンド面
がアノード電極で、他方の発光チップ２のダイボンド面
が逆のカソード電極とされた場合のように、基板の極性
の異なる二個の発光チップ１，２を同一リードフレーム
３の同一ダイボンド面にボンデイングする場合、ＬＥＤ
の駆動回路が構成しにくく、回路が複雑になる分、発光
素子の小型化が困難になる。
【０００６】本発明は、上記課題に鑑み、複数の発光チ
ップを同一リードフレームに搭載しても、発光チップ同
士を近接でき、小型化が可能な発光素子のマウント方法
の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明による課題解決手
段は、図１〜８の如く、シリコン基板２１と、該シリコ
ン基板２１の上面の一部に被膜された絶縁層２２と、前
記シリコン基板２１の絶縁層２２が被膜されない領域の
上面に形成された第一導電層２３と、該第一導電層２３
の上面に薄く形成された第一低融点ボンディングパッド
２４，２５，２６と、該第一低融点ボンディングパッド
２４，２５，２６の上面に搭載された第一発光チップ１
１，１２，１３と、前記絶縁層２２の上面に形成された
第二導電層２７と、該第二導電層２７の上面に薄く形成
された第二低融点ボンディングパッド２８と、該第二低
融点ボンディングパッド２８の上面に搭載された第二発
光チップ１４とが設けられ、前記第一発光チップ１１，
１２，１３と第二発光チップ１４とは、表裏の極性が互
いに逆極性とされ、前記第二発光チップ１４の上面電極
は、ボンディングワイヤ３６を介して前記第一導電層２
３に接続され、前記第一発光チップ１１，１２，１３の
上面電極および第二導電層２７は、ボンディングワイヤ
３４，３５を介して外部端子３２に接続されたものであ
る。
【０００８】
【作用】上記課題解決手段において、シリコン基板２１
は平坦性がよいため、第一低融点ボンディングパッド２
４，２５，２６を薄く形成して、これに発光チップ１
１，１２，１３をダイボンドしても、はがれることはな
い。このように薄い第一低融点ボンディングパッド２
４，２５，２６を使用できるので、両発光チップ１１，
１２，１３，１４の間を十分狭くしても、各発光チップ
１１，１２，１３，１４の側面へのボンディング材のは
い上がりは発生しない。したがって、発光チップ１１，
１２，１３，１４の間隔を狭くすることで、より小さな
発光素子を提供できる。
【０００９】また、基板極性の異なる発光チップ１１，
１２，１３，１４を搭載する際は、極性の同じ発光チッ
プ１１，１２，１３同士を直接シリコン基板２１にボン
デイングし、これと基板極性の異なる発光チップ１４
は、絶縁層２２にダイボンドする。
【００１０】このとき、発光チップ１４は、シリコン基
板２１より浮いているので、発光チップ１４の上面電極
とシリコン基板２１をボンディングワイヤで導通させれ
ば、発光チップ１４の上面電極が電気的にシリコン基板
２１に接続され、他の発光チップ１１，１２，１３と同
じ極性に接続されることになる。このように逆極性の発
光チップを含む複数チップのダイボンドにおいても、発
光素子の小型化を可能とし、かつ各発光チップ１１，１
２，１３，１４の極性をそろえることができる。
【００１１】
【実施例】本発明一実施例の発光素子は、図１〜８の如
く、ＧａＡｌＡｓからなる一個の赤色ＬＥＤチップ１１
と、ＳｉＣからなる二個の青色ＬＥＤチップ１２，１３
と、ＧａＰからなる一個の緑色ＬＥＤチップ１４の四個
の発光チップとを備えたもので、該四個の発光チップ１
１〜１４のうち、緑色Ｇａｐ発光チップ１４のみ、基板
極性がＮ型である。他の発光チップ１１〜１３の基板極
性はＰ型となっている。本実施例では、このように逆極
性の発光チップ１４を含む複数チップのダイボンドにお
いて、これらの極性をそろえ、しかも、発光素子の小型
化を可能とするものである。
【００１２】すなわち、本実施例の発光素子は、シリコ
ン基板２１と、該シリコン基板２１の上面の一部に被膜
された絶縁層２２と、前記シリコン基板２１の絶縁層２
２が被膜されない領域の上面に形成された第一導電層２
３と、該第一導電層２３の上面に薄く形成された三個の
第一低融点ボンディングパッド２４，２５，２６と、該
各第一低融点ボンディングパッド２４，２５，２６の上
面に夫々搭載された前記発光チップ１１，１２，１３
（以下、第一発光チップと総称する）と、前記絶縁層２
２の上面に形成された第二導電層２７と、該第二導電層
２７の上面に薄く形成された第二低融点ボンディングパ
ッド２８と、該第二低融点ボンディングパッド２８の上
面に夫々搭載された前記逆極性の発光チップ１４（以
下、第二発光チップと称す）とを備えている。
【００１３】前記シリコン基板２１は、図１〜７の如
く、Ｐ型シリコン（Ｓｉ）を用いて平面視正方形の平板
状に形成される。
【００１４】前記絶縁層２２は、図１〜６の如く、前記
シリコン基板２１の上面領域を四等分したうちの一角
に、絶縁層（例えばＳｉＯ２膜）が形成されてなる。
【００１５】前記各導電層２３，２７は、図１〜６の如
く、アルミニウム等を用いて公知のフォトリソ工程によ
り互いに分離して形成される。なお、該各導電層２３，
２７は、発光した光の反射板としても機能する。
【００１６】前記各低融点ボンディングパッド２４，２
５，２６，２８は、ＡｕＳｉ・ＡｕＳｎ・Ｉｎ等の一般
的な低融点半田材または銀（Ａｇ）ペースト等が用いら
れ、図１，２，５，６の如く、フォトリソ工程にて、各
導電層２３，２７の上面の所定位置に夫々独立して配置
される。
【００１７】これらは、図７，８の如く、ヘッダ部を有
する搭載用リードフレーム３１に搭載され、結線用リー
ドフレーム３２に結線された後、透光性樹脂３３にて封
止され、発光素子としてパッケージ化される。
【００１８】ここで、各発光チップ１１〜１４の接続に
ついて説明する。
【００１９】まず、前記第一導電層２３にボンデイング
された三個の発光チップ１１〜１３は、そのＰ型の裏面
電極が第一導電層２３を介してシリコン基板２１に導通
される。
【００２０】また、該発光チップ１１〜１３の上面電極
すなわちＮ型電極は、ボンディングワイヤ３４にて結線
用リードフレーム３２に接続される。
【００２１】一方、前記第二導電層２７にボンデイング
された発光チップ１４は、そのＮ型の裏面電極が第二導
電層２７に接続される。そして、第二導電層２７からボ
ンディングワイヤ３５にて結線用リードフレーム３２に
接続される。
【００２２】また、発光チップ１４の上面電極すなわち
Ｐ型電極は、ボンディングワイヤ３６にて第一導電層２
３に接続される。
【００２３】次に、上記構成の発光素子の製造方法を説
明する。
【００２４】まず、図３のように、Ｐ型のシリコン基板
２１上の一部に絶縁層２２を形成し、シリコン基板２１
と導通しない領域を作る。
【００２５】次に、図４のように、シリコン基板２１と
導通する第一導電層２３を形成する。また、絶縁部２２
の上面にも、同様に第二導電層２７を形成する。ここ
で、両導電層２３，２７は、反射鏡としての機能を持た
せるため、絶縁部２２やシリコン基板２１のそれ以外の
領域に可及的に広く形成しておく。このとき、第一導電
層２３と第二導電層２７は、公知のフォトリソ工程にて
分離しておく。
【００２６】そして、図５のように、各導電層２３，２
７の所望の位置に、低融点ボンディングパッド２４〜２
７を、低融点半田材または銀ペースト等を用いて形成す
る。このとき、各低融点ボンディングパッド２４〜２７
は、公知のフォトリソ工程にて分離しておく。
【００２７】さらに、図６のように、各発光チップ１１
〜１４をダイボンドする。
【００２８】以上のように完成した発光素子を、図示し
ないＬＥＤパッケージに搭載し、図１，２，８のように
Ａｕワイヤ等のボンディングワイヤ３４，３５，３６を
用いてワイヤボンドし、電流通路を形成する。
【００２９】具体的には、第一導電層２３にボンデイン
グしてある発光チップ１１〜１３について、そのＰ型の
裏面電極を第一導電層２３を介してシリコン基板２１に
導通する。
【００３０】また、発光チップ１１〜１３の上面電極す
なわちＮ型電極を、ボンディングワイヤ３４で結線用リ
ードフレーム３２に接続する。
【００３１】一方、第二導電層２７にボンデイングして
ある発光チップ１４については、そのＮ型の裏面電極を
第二導電層２７に接続する。そして、第二導電層２７か
らボンディングワイヤ３５にて結線用リードフレーム３
２に接続する。
【００３２】また、発光チップ１４の上面電極すなわち
Ｐ型電極を、ボンディングワイヤ３６にて第一導電層２
３に接続する。
【００３３】このように接続することで、シリコン基板
２１は、全ての発光チップ１１〜１４のＰ型電極に導通
され、また、各発光チップ１１〜１４のＮ型電極は全て
結線用リードフレーム３２に接続される。
【００３４】このように、極性のそろってない複数個の
発光チップの極性を、簡単な構成でそろえることが可能
となる。
【００３５】ここで、各発光チップ１１〜１４は、薄く
形成された低融点ボンディングパッド２４，２５，２
６，２８の上面に搭載されるため、従来問題であったペ
ーストの表面張力によるはい上がりを考慮しなくてもよ
い。したがって、複数の発光チップ１１〜１４の間隔を
挟めることができ、発光素子を小型化できる。
【００３６】特に、本実施例のように、色々な色の発光
チップを用いた場合、チップ間を狭くしているので、光
の混りも良好となり、例えば、青、赤、緑色の発光チッ
プでは、より鮮明なフルカラー表示が可能になる。
【００３７】さらに、シリコン基板上の導電層は、光の
反射板として機能するので、光の取り出し効率が上が
り、より高輝度なＬＥＤ表示素子となる。
【００３８】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００３９】例えば、上記実施例では、シリコン基板を
平板状に形成していたが、図９のように光反射効率を考
慮して凹状に形成してもよい。
【００４０】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、シリコン基板の上面の一部に絶縁層を被膜し、
絶縁層が被膜されない領域には第一導電層を、絶縁層に
は第二導電層を夫々形成し、各導電層に、低融点ボンデ
ィングパッドを薄く形成し、その上に各発光チップを搭
載しているので、従来問題であったペーストの表面張力
による発光チップ側面へのはい上がりを考慮しなくても
よい。したがって、複数の発光チップの間隔を挟めるこ
とができ、発光素子を小型化できる。
【００４１】特に、色々な色の発光チップを用いる場
合、チップ間を狭くしているので、光の混りも良好とな
り、例えば、青、赤、緑色の発光チップでは、より鮮明
なフルカラー表示が可能になる。
【００４２】また、第一発光チップと第二発光チップの
極性が互いに逆極性の場合、第二発光チップの上面電極
をボンディングワイヤで第一導電層に接続しているの
で、第一発光チップの上面電極および第二導電層をボン
ディングワイヤで外部端子に接続すれば、両発光チップ
を同極性に接続できる。したがって、複数個で電流極性
がそろっていない発光チップを搭載するＬＥＤパッケー
ジでも、小型でかつ簡単に作ることができる。
【００４３】さらに、シリコン基板上の導電層は、光の
反射板として機能するので、光の取り出し効率が上が
り、高輝度化を図ることができるといった優れた効果が
ある。
【図面の簡単な説明】
【図１】本発明の一実施例の発光素子を示す要部平面図
【図２】本発明の一実施例の発光素子を示す要部斜視図
【図３】絶縁層が形成されたシリコン基板を示す平面図
【図４】導電層が形成されたシリコン基板を示す平面図
【図５】低融点ボンデイングパッドが形成されたシリコ
ン基板を示す平面図
【図６】発光チップが搭載された状態を示す平面図
【図７】発光素子の側面視断面図
【図８】発光素子の平面視断面図
【図９】本発明の他の実施例の発光素子を示す斜視図
【図１０】従来の発光素子の側面視断面図
【符号の説明】
１１〜１３ 第一発光チップ １４ 第二発光チップ ２１ シリコン基板 ２２ 絶縁層 ２３ 第一導電層 ２４〜２６ 第一低融点ボンディングパッド ２７ 第二導電層 ２８ 第二低融点ボンディングパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板と、該シリコン基板の上面
    の一部に被膜された絶縁層と、前記シリコン基板の絶縁
    層が被膜されない領域の上面に形成された第一導電層
    と、該第一導電層の上面に薄く形成された第一低融点ボ
    ンディングパッドと、該第一低融点ボンディングパッド
    の上面に搭載された第一発光チップと、前記絶縁層の上
    面に形成された第二導電層と、該第二導電層の上面に薄
    く形成された第二低融点ボンディングパッドと、該第二
    低融点ボンディングパッドの上面に搭載された第二発光
    チップとが設けられ、前記第一発光チップと第二発光チ
    ップとは、表裏の極性が互いに逆極性とされ、いずれか
    一方の発光チップの上面電極は、ボンディングワイヤを
    介して他方の導電層に接続され、他方の発光チップの上
    面電極および一方の導電層は、ボンディングワイヤを介
    して外部端子に接続されたことを特徴とする発光素子。
JP34439992A 1992-12-24 1992-12-24 発光素子 Pending JPH06196759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34439992A JPH06196759A (ja) 1992-12-24 1992-12-24 発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34439992A JPH06196759A (ja) 1992-12-24 1992-12-24 発光素子

Publications (1)

Publication Number Publication Date
JPH06196759A true JPH06196759A (ja) 1994-07-15

Family

ID=18368954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34439992A Pending JPH06196759A (ja) 1992-12-24 1992-12-24 発光素子

Country Status (1)

Country Link
JP (1) JPH06196759A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324275A (ja) * 2006-05-31 2007-12-13 Toyoda Gosei Co Ltd 発光装置
US7385574B1 (en) 1995-12-29 2008-06-10 Cree, Inc. True color flat panel display module
DE102007035684A1 (de) * 2007-06-05 2008-12-11 Seoul Semiconductor Co., Ltd. LED-Gehäuse
JP2009535806A (ja) * 2006-04-27 2009-10-01 クリー インコーポレイテッド 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ
US8791486B2 (en) 2010-06-01 2014-07-29 Lg Innotek Co., Ltd. Light emitting device package
DE102014101215A1 (de) * 2014-01-31 2015-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Multichip-Bauelement
US9223076B2 (en) 2011-04-14 2015-12-29 Lg Innotek Co., Ltd. Semiconductor light emitting device package

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385574B1 (en) 1995-12-29 2008-06-10 Cree, Inc. True color flat panel display module
US8766885B2 (en) 1995-12-29 2014-07-01 Cree, Inc. True color flat panel display module
JP2009535806A (ja) * 2006-04-27 2009-10-01 クリー インコーポレイテッド 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ
US8378374B2 (en) 2006-04-27 2013-02-19 Cree, Inc. Semiconductor light emitting device packages including submounts
JP2007324275A (ja) * 2006-05-31 2007-12-13 Toyoda Gosei Co Ltd 発光装置
DE102007035684A1 (de) * 2007-06-05 2008-12-11 Seoul Semiconductor Co., Ltd. LED-Gehäuse
US9165912B2 (en) 2010-06-01 2015-10-20 Lg Innotek Co., Ltd. Light emitting device package
US8791486B2 (en) 2010-06-01 2014-07-29 Lg Innotek Co., Ltd. Light emitting device package
US9418973B2 (en) 2010-06-01 2016-08-16 Lg Innotek Co., Ltd. Light emitting device package
US9659916B2 (en) 2010-06-01 2017-05-23 Lg Innotek Co., Ltd. Light emitting device package
US9991241B2 (en) 2010-06-01 2018-06-05 Lg Innotek Co., Ltd. Light emitting device package
US10283491B2 (en) 2010-06-01 2019-05-07 Lg Innotek Co., Ltd Light emitting device package
US10541235B2 (en) 2010-06-01 2020-01-21 Lg Innotek Co., Ltd. Light emitting device package
US9223076B2 (en) 2011-04-14 2015-12-29 Lg Innotek Co., Ltd. Semiconductor light emitting device package
DE102014101215A1 (de) * 2014-01-31 2015-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Multichip-Bauelement
US10037979B2 (en) 2014-01-31 2018-07-31 Osram Opto Semiconductors Gmbh Surface-mountable multi-chip component

Similar Documents

Publication Publication Date Title
KR100853064B1 (ko) 복합발광소자
JP3399440B2 (ja) 複合発光素子と発光装置及びその製造方法
JP6892261B2 (ja) Ｌｅｄパッケージ
US20030010986A1 (en) Light emitting semiconductor device with a surface-mounted and flip-chip package structure
JP2002314138A (ja) 発光装置
JP4083877B2 (ja) 半導体発光素子および半導体発光装置
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP2001298216A (ja) 表面実装型の半導体発光装置
JP4306247B2 (ja) 半導体発光装置
JPH04302164A (ja) 半導体装置
US7126163B2 (en) Light-emitting diode and its manufacturing method
JP2004165308A (ja) 発光装置
JP2000277808A (ja) 光源装置およびその製造方法
JPH06196759A (ja) 発光素子
US12021172B2 (en) Light-emitting element and image displaying apparatus
JP2007335734A (ja) 半導体装置
JPH08102552A (ja) 半導体発光素子、およびその製造方法
JPH11354836A (ja) フルカラー半導体発光装置
KR100447413B1 (ko) 반도체 발광장치
JP4443397B2 (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
JP4496596B2 (ja) 発光装置
JP2003008078A (ja) 表面実装型半導体発光装置
JP2004079619A (ja) Ｌｅｄ装置
KR20020026619A (ko) 발광 화합물 반도체 장치 및 그 제조 방법
KR102471801B1 (ko) 반도체 발광소자