JP4496596B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4496596B2
JP4496596B2 JP2000086633A JP2000086633A JP4496596B2 JP 4496596 B2 JP4496596 B2 JP 4496596B2 JP 2000086633 A JP2000086633 A JP 2000086633A JP 2000086633 A JP2000086633 A JP 2000086633A JP 4496596 B2 JP4496596 B2 JP 4496596B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
light
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000086633A
Other languages
English (en)
Other versions
JP2001274462A (ja
Inventor
智彦 吉田
洋二 渡辺
一記 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000086633A priority Critical patent/JP4496596B2/ja
Publication of JP2001274462A publication Critical patent/JP2001274462A/ja
Application granted granted Critical
Publication of JP4496596B2 publication Critical patent/JP4496596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【０００１】
【発明の属する技術分野】
この発明は発光装置に関する。詳しくは、第１の波長の光を出力する第１の半導体素子と、第１の波長と異なる第２の波長の光を出力する第２の半導体素子を光の出力方向に積層したものである。
【０００２】
【従来の技術】
従来の発光装置、例えば半導体素子を用いた発光ダイオードでは、赤色や緑色等の波長の光を出力する半導体素子を透明樹脂等のパッケージ内に収納して構成されている。また、出力光の波長が異なる２つの半導体素子を一つのパッケージ内に収納することで複数色での発光が可能とされている。
【０００３】
図４は、１つのパッケージ内に２つの半導体素子を収納した発光ダイオード５０の構成を示している。発光ダイオード５０のカソード端子とされるフレーム５１上に２つの半導体素子６０，７０が並設される。また、このとき半導体素子６０，７０の一方の電極６０１，７０１が、フレーム５１と導電性を有するように接着される。
【０００４】
また、半導体素子６０の他方の電極６０２は、ボンディングワイヤ５５によって、発光ダイオード５０のアノード端子とされるフレーム５２に接続されると共に、半導体素子７０の他方の電極７０２は、ボンディングワイヤ５６によって発光ダイオード５０のアノード端子とされるフレーム５３に接続される。さらに、並設された半導体素子６０，７０やフレーム５１，５２，５３がモールド樹脂５８を用いて樹脂封止されて発光ダイオード５０が形成される。
【０００５】
このため、例えば、半導体素子６０として赤色の光を出力する半導体素子を用いると共に、半導体素子７０として緑色の光を出力する半導体素子を用いるものとすれば、フレーム５２からフレーム５１側に電流を流すことで、発光ダイオード５０を赤色に発光させることができる。また、フレーム５３からフレーム５１側に電流を流すことで、発光ダイオード５０を緑色に発光させることができる。さらに、フレーム５２からフレーム５１側に電流を流すと共にフレーム５３からフレーム５１側に電流を流すことで、半導体素子６０から赤色の光が出力されると共に半導体素子７０から緑色の光が出力されて、発光ダイオード５０を橙色に発光させることができる。
【０００６】
【発明が解決しようとする課題】
ところで、このように２つの半導体素子を並設した場合には、赤色の光の出力位置と緑色の光の出力位置が一致せず、図５に示すように各色の指向特性が異なってしまう。このため、見る角度によって色むらを生じてしまう。例えば、発光ダイオード５０を橙色に発光させているとき、矢印Ａ方向からみたときには赤色が強い橙色に見えてしまうと共に、矢印Ｂ方向からみたときには緑色が強い橙色に見えてしまう。
【０００７】
そこで、この発明では、複数色の発光を行う際に色むらの少ない発光装置を提供するものである。
【０００８】
【課題を解決するための手段】
この発明に係る発光装置は、第１のサファイヤ基板と、前記第１のサファイヤ基板の第１の主面の上に順次積層される第１の半導体バッファ層と、第１の高キャリア濃度半導体層と、第１の波長の光を出力する第１の半導体発光層と、第１の半導体クラッド層と、第１の半導体コンタクト層と、と、前記第１の高キャリア濃度半導体層の上に形成される第１の電極と、前記第１の半導体コンタクト層の上に形成される第２の電極とを有する第１の半導体素子と、第２のサファイヤ基板と、前記第２のサファイヤ基板の第１の主面の上に順次積層される第２の半導体バッファ層と、第２の高キャリア濃度半導体層と、第１の波長と異なる第２の波長の光を出力する第２の半導体発光層と、第２の半導体クラッド層と、第２の半導体コンタクト層と、前記第２の高キャリア濃度半導体層の上に形成される第３の電極と、前記第２の半導体コンタクト層の上に形成される第４の電極とを有する第２の半導体素子と、第１のフレームと、前記第１のフレームと電気的に絶縁される第２のフレームと、を備え、前記第１のフレームの上に、バンプを介して前記第１の半導体コンタクト層の上に形成される前記第２の電極を設置し、前記第２のフレームの上に、バンプを介して前記第１の高キャリア濃度半導体層の上に形成される前記第１の電極を設置し、前記第１の半導体素子の第２の主面と前記第２の半導体素子の第２の主面とを透光性の接着剤を用いて接着することにより、前記第１の半導体素子と前記第２の半導体素子を光の出力方向に積層したものである。
【０００９】
この発明においては、第１の波長の光を出力する第１の半導体素子が基板上にフリップチップ実装されて、この第１の半導体素子上に第１の波長と異なる第２の波長の光を出力する第２の半導体素子が光の出力方向に積層される。また、第２の半導体素子の素子サイズが第１の半導体素子よりも小さくされる。さらに、第１の半導体素子のフリップチップ実装面側に反射性を有する電極が設けられる。
【００１０】
【発明の実施の形態】
次に、本発明の実施の一形態について、図を用いて詳細に説明する。図１は所望の波長の光を出力する半導体素子２０の構成を示している。
【００１１】
サファイヤ基板２００上にはバッファ層２０１が設けられ、バッファ層２０１上に高キャリア濃度ｎ＋層２０２が形成される。高キャリア濃度ｎ＋層２０２上には発光層２０３が設けられる。
【００１２】
また、発光層２０３上にはｐ型クラッド層２０４が設けられ、ｐ型クラッド層２０４上にｐ型コンタクト層２０５が形成される。さらにｐ型コンタクト層２０５上に、コバルト（Ｃｏ）やニッケル（Ｎｉ）等の金属を用いて反射性を有する電極２０６が形成されて、この電極２０６上の一部に電極パッド２０７が形成される。また、高キャリア濃度ｎ＋層２０２上に他方の電極パッド２０８が形成される。ここで、電極パッド２０７，２０８は、フリップチップ実装のためのバンプを設けることができるように形成されて、電極パッド２０７，２０８間に電流が流されると、発光層２０３から発光層面に対して垂直方向に所定の波長の光が出力される。
【００１３】
また、半導体素子２０とは波長が異なる光を出力する半導体素子３０が半導体素子２０と同様に構成される。この半導体素子３０では、発光層２０３と対応する発光層３０３から、発光層２０３とは波長が異なる光が垂直方向に出力される。また、電極２０６と対応する電極３０６は透明性を有するように形成されると共に、電極パッド２０７，２０８と対応する電極パッド３０７，３０８は、ボンディングワイヤが接続できるように形成される。また、電極パッド３０７は、発光層３０３から出力される光をできるだけ遮らないように小さく形成される。
【００１４】
次に、図２に示すように、半導体素子２０の電極パッド２０７，２０８にはバンプ２５７，２５８が形成される。このバンプ２５７がアノード端子とされるフレーム１１上に位置すると共に、バンプ２５８がカソード端子とされるフレーム１２上に位置するように半導体素子２０が位置決めされて、フリップチップ実装される。
【００１５】
その後、半導体素子２０のサファイヤ基板２００側に透光性の接着剤４０を用いて半導体素子３０のサファイヤ基板３００側が接着される。さらに半導体素子３０の電極パッド３０７にボンディングワイヤ１５の一方の端部が接続されると共に、ボンディングワイヤ１５の他方の端部は、アノード端子とされるフレーム１３と接続される。また、半導体素子３０の電極パッド３０８にボンディングワイヤ１６の一方の端部が接続されると共に、ボンディングワイヤ１６の他方の端部は、フレーム１２と接続される。さらに、積層された半導体素子２０，３０やフレーム１１，１２，１３がモールド樹脂１８を用いて樹脂封止されて発光ダイオード１０が形成される。
【００１６】
このように、半導体素子２０をフリップ実装すると共に、この半導体素子２０に半導体素子３０を貼り付けることで、光の出力方向を同一方向として各半導体素子が積層されて発光ダイオード１０が形成される。このため、発光ダイオード１０では、光の出力位置が等しいものとなり色むらを軽減させることができる。また、半導体素子２０の電極２０６は反射性を有するように形成されているので、発光層２０３からバンプ２５７側に出力された光が半導体素子３０側に反射されるので、発光層２０３から出力された光を有効に利用できる。
【００１７】
ここで、半導体素子２０，３０から出力される光の波長は、半導体素子３０での光の吸収率が少ない波長の光を半導体素子２０側から出力させるものとする。このようにすれば、半導体素子２０から出力される光が半導体素子３０で大幅に減衰されてしまうことがなく、複数色の発光を所望の光度で行うこともできる。
【００１８】
また、例えば赤色のように目立ちやすい色を半導体素子２０側から出力させると共に、赤色よりも目立ちにくい緑色を半導体素子３０側から出力させるものとしても良い。この場合、赤色の光が半導体素子３０で減衰されても、容易に発光色を視認できる。
【００１９】
さらに、上述の実施の形態では、半導体素子２０と半導体素子３０の素子サイズを略等しいものとしたが、図３に示すように、フリップチップ実装される半導体素子２０よりも半導体素子３０の素子サイズを小さくしても良い。この場合、半導体素子２０から出力される光の一部は、半導体素子３０を透過することなく出力されるので、半導体素子２０から出力される光の減衰を少なくできる。
【００２０】
なお、上述の実施の形態では、２つの半導体素子を貼り合わせて光の出力方向に積層するものしたが、サファイヤ基板の両面にそれぞれ発光層や電極を形成して半導体素子を構成することにより２つの半導体素子を積層させるものとし、この半導体素子をフリップチップ実装したのち、ボンディングワイヤを電極に接続するものとしても、同様な作用効果を得ることができる。さらに、発光ダイオードの形状は、上述のランプ形状に限られるものではない。
【００２１】
【発明の効果】
この発明によれば、第１の波長の光を出力する第１の半導体素子と、第１の波長と異なる第２の波長の光を出力する第２の半導体素子が光の出力方向に積層されるので、光の出力位置が等しいものとなり色むらを軽減させることができる。また、第１の半導体素子を基板上にフリップチップ実装するものとし、フリップチップ実装された第１の半導体素子上に第２の半導体素子を積層することにより、簡単に光の出力位置を等しくできる。また第２の半導体素子の素子サイズを第１の半導体素子よりも小さくされるので、第１の半導体素子から出力された光の減衰を少なくできる。さらに、第１の半導体素子のフリップチップ実装面側に反射性を有する電極が設けられているので、第１の半導体素子から出力される光を有効に活用できる。
【図面の簡単な説明】
【図１】半導体素子の構成を示す図である。
【図２】発光ダイオードの構成を示す図である。
【図３】発光ダイオードの他の構成を示す図である。
【図４】従来の発光ダイオードの構成を示す図である。
【図５】従来の発光ダイオードの指向特性を示す図である。
【符号の説明】
１０，５０ 発光ダイオード
１１，１２，１３，５１，５２，５３ フレーム
１５，１６ ボンディングワイヤ
１８，５８ モールド樹脂
２０，３０，６０，７０ 半導体素子
４０ 接着剤
２００，３００ サファイヤ基板
２０１，３０１ バッファ層
２０２，３０２ 高キャリア濃度ｎ＋層
２０３，３０３ 発光層
２０４，３０４ ｐ型クラッド層
２０５，３０５ ｐ型コンタクト層
２０６，３０６ 電極
２０７，２０８，３０７，３０８ 電極パッド
２５７，２５８ バンプ

Claims (4)

  1. 第１のサファイヤ基板と、前記第１のサファイヤ基板の第１の主面の上に順次積層される第１の半導体バッファ層と、第１の高キャリア濃度半導体層と、第１の波長の光を出力する第１の半導体発光層と、第１の半導体クラッド層と、第１の半導体コンタクト層と、と、前記第１の高キャリア濃度半導体層の上に形成される第１の電極と、前記第１の半導体コンタクト層の上に形成される第２の電極とを有する第１の半導体素子と、
    第２のサファイヤ基板と、前記第２のサファイヤ基板の第１の主面の上に順次積層される第２の半導体バッファ層と、第２の高キャリア濃度半導体層と、第１の波長と異なる第２の波長の光を出力する第２の半導体発光層と、第２の半導体クラッド層と、第２の半導体コンタクト層と、前記第２の高キャリア濃度半導体層の上に形成される第３の電極と、前記第２の半導体コンタクト層の上に形成される第４の電極とを有する第２の半導体素子と、
    第１のフレームと、
    前記第１のフレームと電気的に絶縁される第２のフレームと、
    を備え、
    前記第１のフレームの上に、バンプを介して前記第１の半導体コンタクト層の上に形成される前記第２の電極を設置し、前記第２のフレームの上に、バンプを介して前記第１の高キャリア濃度半導体層の上に形成される前記第１の電極を設置し、前記第１の半導体素子の第２の主面と前記第２の半導体素子の第２の主面とを透光性の接着剤を用いて接着することにより、前記第１の半導体素子と前記第２の半導体素子を光の出力方向に積層したことを特徴とする発光装置。
  2. 前記第２の半導体素子の素子サイズを前記第１の半導体素子よりも小さくし、前記第１の半導体素子から出力された光を前記第２の半導体素子の内部を透過することなく外部に出力することを可能としたことを特徴とする請求項１記載の発光装置。
  3. 前記第１の半導体コンタクト層の上に形成される前記第２の電極を、反射性を有する電極により形成したことを特徴とする請求項１又は２記載の発光装置。
  4. 前記第２の高キャリア濃度半導体層の上に形成される前記第３の電極が、前記第１の高キャリア濃度半導体層の上に形成される前記第１の電極がバンプを介して設置される前記第２のフレームに電気的に接続されることを特徴とする請求項１〜３のいずれか１項記載の発光装置。
JP2000086633A 2000-03-27 2000-03-27 発光装置 Expired - Fee Related JP4496596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000086633A JP4496596B2 (ja) 2000-03-27 2000-03-27 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086633A JP4496596B2 (ja) 2000-03-27 2000-03-27 発光装置

Publications (2)

Publication Number Publication Date
JP2001274462A JP2001274462A (ja) 2001-10-05
JP4496596B2 true JP4496596B2 (ja) 2010-07-07

Family

ID=18602765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086633A Expired - Fee Related JP4496596B2 (ja) 2000-03-27 2000-03-27 発光装置

Country Status (1)

Country Link
JP (1) JP4496596B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591811B (en) * 2003-01-02 2004-06-11 Epitech Technology Corp Ltd Color mixing light emitting diode
JP3908240B2 (ja) * 2004-06-07 2007-04-25 統寶光電股▲分▼有限公司 発光ダイオード構造
CN101263610B (zh) * 2005-09-30 2013-03-13 首尔Opto仪器股份有限公司 具有竖直堆叠发光二极管的发光器件
DE102008006988A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN107258014B (zh) * 2015-02-18 2021-04-13 亮锐控股有限公司 具有多个堆叠的发光设备的设备
DE102015105693B4 (de) * 2015-04-14 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Erzeugung von Strahlung unter Verwendung eines strahlungsemittierenden Halbleiterbauelements
JP7212282B2 (ja) * 2020-11-26 2023-01-25 日亜化学工業株式会社 発光装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
JPH10319877A (ja) * 1997-05-16 1998-12-04 Toshiba Corp 画像表示装置及び発光装置
JPH11233827A (ja) * 1998-02-10 1999-08-27 Furukawa Electric Co Ltd:The 半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5375882A (en) * 1976-12-17 1978-07-05 Seiko Instr & Electronics Ltd Light emitting display device
JPH0710003B2 (ja) * 1988-03-11 1995-02-01 信越半導体株式会社 混色発光半導体素子
JPH11150295A (ja) * 1997-11-17 1999-06-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法および表示装置
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JP3911839B2 (ja) * 1998-04-08 2007-05-09 松下電器産業株式会社 半導体発光装置
JP3531475B2 (ja) * 1998-05-22 2004-05-31 日亜化学工業株式会社 フリップチップ型光半導体素子
JP4044261B2 (ja) * 2000-03-10 2008-02-06 株式会社東芝 半導体発光素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213657A (ja) * 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
JPH10319877A (ja) * 1997-05-16 1998-12-04 Toshiba Corp 画像表示装置及び発光装置
JPH11233827A (ja) * 1998-02-10 1999-08-27 Furukawa Electric Co Ltd:The 半導体発光素子

Also Published As

Publication number Publication date
JP2001274462A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
CN107316930B (zh) 半导体发光器件
KR100853064B1 (ko) 복합발광소자
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
JP4773755B2 (ja) チップ型半導体発光素子
US10487996B2 (en) Light emitting devices and light emitting bulbs including the same
TWI459602B (zh) 發光二極體封裝結構
US20060208364A1 (en) LED device with flip chip structure
US20070228386A1 (en) Wire-bonding free packaging structure of light emitted diode
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
TW201349599A (zh) 發光單元及其發光模組
JP2006173271A (ja) 半導体発光装置、照明装置、携帯通信機器、及びカメラ
US7880180B2 (en) Composite semiconductor device and method of manufacturing the same
JP2002324919A (ja) 発光ダイオードおよびその製造方法
JP4496596B2 (ja) 発光装置
JPWO2011126135A1 (ja) Ｌｅｄモジュール
JP3571477B2 (ja) 半導体発光素子
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법
JPH06196759A (ja) 発光素子
JP3950898B2 (ja) 白色半導体発光素子およびその製法
KR102471801B1 (ko) 반도체 발광소자
US20210328117A1 (en) Light-emitting device
JP2017022163A (ja) 発光装置およびその製造方法
KR101806789B1 (ko) 반도체 발광소자
KR101806790B1 (ko) 반도체 발광소자
KR101772551B1 (ko) 반도체 발광 구조물 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090311

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees