JP4773755B2 - チップ型半導体発光素子 - Google Patents

チップ型半導体発光素子 Download PDF

Info

Publication number
JP4773755B2
JP4773755B2 JP2005193861A JP2005193861A JP4773755B2 JP 4773755 B2 JP4773755 B2 JP 4773755B2 JP 2005193861 A JP2005193861 A JP 2005193861A JP 2005193861 A JP2005193861 A JP 2005193861A JP 4773755 B2 JP4773755 B2 JP 4773755B2
Authority
JP
Japan
Prior art keywords
substrate
chip
light emitting
type semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005193861A
Other languages
English (en)
Other versions
JP2007012993A (ja
Inventor
登美男 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005193861A priority Critical patent/JP4773755B2/ja
Publication of JP2007012993A publication Critical patent/JP2007012993A/ja
Application granted granted Critical
Publication of JP4773755B2 publication Critical patent/JP4773755B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Description

本発明は基板上の両端部に一対の端子電極（リードを含む）が設けられ、その表面に発光素子チップ（以下、ＬＥＤチップともいう）が設けられると共に、その周囲に反射ケースが形成される反射形のチップ型（表面実装型）半導体発光素子に関する。さらに詳しくは、高出力用で、発熱が激しい場合でも、反射ケースの変色を防止したり、熱放散を良くしてＬＥＤチップの信頼性を高めたりすることができるチップ型半導体発光素子に関する。
従来の反射型のチップ型半導体発光素子は、たとえば図３に示されるように、ＢＴレジンなどからなる基板４１の両端部に一対の端子電極４２、４３が基板４１の裏面に繋がるように設けられ、その一方の端子電極４２上にＬＥＤチップ４４がダイボンディングされることにより、ＬＥＤチップ４４の下部電極が一方の端子電極４２と接続され、ワイヤ４５によりＬＥＤチップ４４の上部電極が他方の端子電極４３と電気的に接続されている。その周囲は、液晶ポリマなどからなる樹脂により形成された反射ケース４６により被覆され、正面側に光を反射させるようにして、その内部に透光性樹脂が充填されて封止樹脂層４７が形成されている（たとえば特許文献１参照）。
近年、白色半導体発光素子の開発が進められ、照明装置などにも半導体発光素子が使用されるに至り、チップ型半導体発光素子もさらなる高輝度化が要求され、入力も多くなって大電流駆動が行われるようになっている。その結果、ＬＥＤチップの発熱も激しく、放熱を一段と向上させる必要がある。このような大電流用で、いわゆるチップ型（表面実装型）で、周囲に反射ケースを有し、放熱特性を備えた半導体発光素子は、たとえば図４（ａ）に示されるような構造が考えられている。
すなわち、図４（ａ）において、たとえば銀メッキが施された銅などの金属板からなる金属基板５１の周囲に反射ケース５７を基板５１と一体化する樹脂部５２が一対のリード５３、５４を固定して設けられ、金属基板５１上にたとえば青色の光を発光するＬＥＤチップ５５がマウントされている。このＬＥＤチップ５５の一対の電極は、金線などのワイヤ５６により一対のリード５３、５４と電気的に接続されている。反射ケース５７と樹脂部５２とは、白色樹脂（たとえばアモデルで）によりインジェクション成型で同時に形成され、反射ケース５７は、横方向に来た光を正面側に効率よく反射させるように構成されている。そして、ＬＥＤチップ５５およびワイヤ５６部分を被覆するように、たとえば青色の光を赤色および緑色に変換する蛍光体が含有された発光色変換用樹脂が塗布されて発光色変換用樹脂層５８が形成され、さらにその表面に透光性樹脂によりレンズを構成する樹脂レンズ層５９が設けられることにより形成されている。
また、高電流および高出力により発生する熱を放散しやすくした反射型でチップ型（表面実装型）の半導体発光素子の他の構成例として、図４（ｂ）に示されるような構成にすることも考えられている。すなわち、図４（ｂ）において、たとえばＡｌＮのような熱伝導率が大きく絶縁性の基板６１の周囲に反射ケース６７を基板６１と一体化する樹脂部６２が、一対のリード６３、６４を固定して設けられ、その一方のリード６３上にたとえば青色の光を発光するＬＥＤチップ６５がマウントされ、前述の例と同様に金線などのワイヤ６６によりＬＥＤチップ６５の一対の電極が一対のリード６３、６４と電気的に接続されている。ＬＥＤチップ６５およびワイヤボンディング部分の周囲には、たとえば前述の例と同様の白色樹脂により反射ケース６７が形成され、反射ケース６７と樹脂部６２は白色樹脂で同時にインジェクション成型されている。そして、反射ケース６７で囲まれたＬＥＤチップ６５およびワイヤ６６の部分を被覆するように、前述の例と同様に、青色の光を緑色および赤色にそれぞれ変換する蛍光体を含有する発光色変換樹脂層６８により被覆されている。
特開２００１−１７７１５５号公報
前述のように、従来の高電流用で反射型のチップ型半導体発光素子は、基板の主たる部分に金属板や熱伝導率の優れたＡｌＮ絶縁基板が使用されており（熱伝導率：１００〜４００Ｗ／（ｍ・ｓ・Ｋ））、金属板やＡｌＮは非常に熱伝導率が優れているため、放熱特性はよい。しかし、このチップ型半導体発光素子を搭載する実装基板側にチップ型半導体発光素子の基板と接触して熱伝導の優れた材料が設けられていないと、チップ型半導体発光素子の基板の熱伝導率がよくてもそこから熱放散を充分にできない。一方、表面側に広い面積で露出する反射ケースは白色樹脂（熱伝導率：０.２Ｗ／（ｍ・ｓ・Ｋ））により形成されているため、この反射ケースの熱伝導率は金属基板に比べて１／１０００程度と小さく、この反射ケースからの放熱特性は非常に劣っており、反射ケースからの熱放散は十分ではない。そのため、チップ型半導体発光素子が搭載される実装基板が熱伝導の良好な材料で形成され、しかもチップ型半導体発光素子の基板が直接その実装基板と接触するように搭載されない限り、充分にＬＥＤチップで発生した熱を放散することができず、さらに、高輝度化に伴う発熱量も一段と大きくなっていることから、熱によりＬＥＤチップが破損したり特性が劣化したりするという信頼性の低下が問題になる。
さらに、ＡｌＮ焼結体は、アルミナ焼結体などに比べると非常に材料費が高く、コストアップになると共に、銅などの金属基板は、厚さを厚くするとダイシングなどの加工性が悪くなり、コストアップの原因となる。
さらに、反射ケースは、ＬＥＤチップから横方向に発せられる光を上方側に反射させて上方側に効率よく光を放射させるために設けられており、酸化チタン粉末を含有する成型樹脂（白色樹脂）で形成されており、反射効率が高いとされているが、本発明者が鋭意検討を重ねた結果、必ずしも反射効率は高くなく反射率は９０％程度であり、また、波長が４５０ｎｍ以下の紫外領域で急に反射率が悪くなり、材料を工夫することによりさらに反射効率を高く１００％程度にすることができることを見出した。
本発明はこのような状況に鑑みてなされたもので、チップ型半導体発光素子を搭載する実装基板の熱放散の程度に依存する基板の熱伝導率を上げることのみに主眼を置く放熱対策ではなく、チップ型半導体発光素子全体からの熱放散を向上させることにより、発熱に対する信頼性を向上させたチップ型半導体発光素子を提供することを目的とする。
本発明の他の目的は、放熱性を向上させながら、反射ケースによる反射効率を向上させて、輝度を向上させることができる反射型のチップ型半導体発光素子を提供することにある。
本発明者は、前述のように、基板からの放熱だけでは、実装基板への取付け方、および実装基板側の放熱特性により熱放散の程度が依存して、チップ型半導体発光素子の放熱を充分に行うことができず、信頼性が充分でないという問題を解消し、さらに、外部量子効率を向上させて輝度の大きいチップ型半導体発光素子を得るために鋭意検討を重ねた。その結果、表面積の大きい反射ケースに発熱した熱を効率的に導き、反射ケースから放射することにより熱放散をすることが効果的であることを見出したが、反射ケースに熱を導き出すためには、反射ケースに熱伝導率の大きいものを使用する必要がある。しかし、反射ケースは一対の端子電極上に形成されるため、電極間のショートの危険性があり、熱伝導率の大きい金属を反射ケースに用いることはできず、ＡｌＮは加工性およびコストの点などから好ましくなく、しかも、基板と同程度の熱膨張係数のものを使用しないと、熱サイクルにより基板からの剥れが生じ、結局は熱伝導が悪くなるという問題があることを見出した。そして、基板および反射ケースの両方をアルミナ焼結体により形成することにより、非常に放熱特性を向上させることができることを見出した。
すなわち、アルミナ焼結体の熱伝導率は、２２Ｗ／（ｍ・ｓ・Ｋ）で、銅（熱伝導率：約４００Ｗ／（ｍ・ｓ・Ｋ））などの金属の熱伝導率やＡｌＮの熱伝導率（約２００Ｗ／（ｍ・ｓ・Ｋ））などに比べて１桁程度劣るが、前述のように、基板の熱伝導率だけでは真の熱放散の程度が定まらず実装基板にも依存し、しかも、一般的に底面積が５ｍｍ×５ｍｍ程度の小さなチップ型半導体発光素子の基板からの放熱に加えて、およそ数倍の表面積を有する反射ケースからの熱放散を向上させることによって、トータル的に熱放散を向上させることができることを見出したものである。
また、本発明者は、さらに鋭意検討を重ねた結果、反射ケースをアルミナ焼結体により形成し、その表面をポーラスにすることにより、さらに熱放散を向上させることができるのみならず、反射ケースの内面をポーラスにすることにより、反射率が向上し、従来の白色樹脂を用いた場合の反射率が９０％程度であったものが、ポーラスなアルミナ焼結体を用いることにより、殆ど１００％程度の反射率が得られ、外部量子効率、すなわち輝度を向上させることができることを見出した。この反射率は、波長が３５０ｎｍ程度の紫外光に対しても同程度の反射率が得られた。なお、このポーラスなアルミナ焼結体を得るには、アルミナ粒子を架橋するバインダ成分を微量にすれば、ポーラスな反射ケースを製造することができる。ここにポーラスとは、アルミナ焼結体の中に気孔を有していることを意味し、少なくとも基板のアルミナ焼結体よりも多くの気孔を有しているものを意味する。
本発明によるチップ型半導体発光素子は、基板と、該基板の一面の両端部に電気的に分離して設けられる一対の端子電極と、前記基板上の前記一面に直接または前記一対の端子電極の一方の上に設けられる発光素子チップと、該発光素子チップの一対の電極を前記一対の端子電極と電気的に接続する接続手段と、前記基板の周囲で前記一面上に設けられる反射ケースとを具備し、前記基板および反射ケースが共にアルミナ焼結体を主材料とする材料により形成され、前記反射ケースは、アルミナ粉末を焼結することにより前記基板のアルミナ焼結体よりも多くの気孔を有するポーラスなアルミナ焼結体により形成されると共に、前記基板上にガラスバインダにより貼り付けられ、さらに、前記発光素子チップの近傍の前記基板に貫通孔が設けられ、該貫通孔内に前記基板よりも熱伝導率の大きい材料が埋め込まれている。
ここに端子電極とは、ＬＥＤチップの電極と接続され、実装基板などに接続し得るように形成された電極を意味し、基板上に金属膜で形成されるものや、別途形成されるリードが基板上に接着もしくは載置により設けられるものなどを含む意味である。また、主材料とは、基板などの少なくとも５０％以上がアルミナ焼結体であることを意味し、他の材料、不純物などが多少含まれてもよいことを意味する。
前記反射ケースがポーラスなアルミナ焼結体により形成されていることにより、放熱効果が向上するのみならず、反射率も向上し、外部量子効率が向上する。
前記貫通孔内に前記基板よりも熱伝導率の大きい材料が埋め込まれていることにより、ＬＥＤチップからの熱はアルミナ焼結体経由よりも貫通孔内の埋込み材料を通して実装基板に伝わるため、基板を介しての熱伝導を向上させることができ、実装基板側に熱伝導率のよい部材がある場合には、その部材を介して熱伝導による放熱を向上させることができる。埋め込む材料がＡｇで図１の構造にした場合、基板からの放熱性はＡｌＮ基板の場合よりも良好となる。
本発明によれば、反射型のチップ型半導体発光素子において、反射ケースに熱伝導率が比較的よいアルミナ焼結体を用いているため、また、基板にもアルミナ焼結体を用いているため、基板と反射ケースとの間の熱膨張差の問題はなく、密着性を保ちながら、基板から反射ケースの先端まで白色樹脂の場合に対して、１００倍程度のスピードで熱を伝導させることができる。その結果、広い面積を有している反射ケースの露出面から熱を放散することができ、基板からの熱放散が充分ではない場合でも（実装基板の放熱特性に拘らず）、反射ケースから熱放射をすることができ、非常にＬＥＤの放熱特性が向上し、信頼性を大幅に向上させることができる。また、アルミナ基板に貫通孔が設けられ、その貫通孔にＡｇなどの熱伝導率の大きな材料が埋め込まれることにより、基板の熱伝導率を大幅に改善することができ、材料費の安いアルミナ基板であってもＡｌＮ基板以上の放熱性を得ることができ、コストも安くなる。
さらに、反射ケースが無機材料により形成されているため、温度が上昇しても変色することは殆どなく、優れて安定した反射率を維持することができる。また、反射ケースの内面がポーラスになっていると、光の反射率が上昇し、前述のように、従来は９０％程度の反射率であったものが殆ど１００％程度の反射率にすることができ、輝度も１０％程度向上する。もちろん反射ケースの外部露出面が、ポーラスになっていることにより、表面積が増大して放熱効果を一段と増大させることができる。
つぎに、図面を参照しながら本発明のチップ型半導体発光素子について説明をする。本発明によるチップ型半導体発光素子は、図１にその一実施形態の平面および断面（図１（ａ）のＢ−Ｂ断面）の説明図がそれぞれ示されるように、基板１の一面（表面）の両端部に電気的に分離して一対の端子電極１１、１２が設けられ、その基板１上の一面（表面）に直接または一対の端子電極の一方（図１に示される例では第１端子電極１１）の上に発光素子チップ（ＬＥＤチップ）２が設けられ、そのＬＥＤチップ２の一対の電極が一対の端子電極１１、１２と接続手段３（導電性接着剤３１、ワイヤ３２）により電気的に接続され、基板１の一面（表面）上周囲に反射ケース４が設けられている。本発明では、基板１および反射ケース４が共にアルミナ焼結体を主材料とする材料により形成されている。なお、図１に示される例では、アルミナ焼結体からなる基板１のＬＥＤチップ２側の部分に貫通孔がマトリクス状に形成され、その貫通孔内に銀などの基板１よりも熱伝導率の大きい材料が埋め込まれた放熱用スルーホール６が形成されている。
基板１は、アルミナ焼結体からなる基板が用いられているが、その厚さは通常のチップ型半導体発光素子と同程度の厚さのもが用いられ、０.０６〜０.５ｍｍ程度の厚さのものを用いることができる。この基板１は、たとえば厚さが０.３ｍｍ程度のグリーンシートを焼結することにより得られ、このグリーンシートの状態で端子電極１１、１２の金属膜やスルーホール１ａ、６などを形成しておくことにより、焼結により金属膜などが形成された基板を得ることができる。図１（ａ）に示される発光素子としての大きさ（外形）は、縦×横×高さが０.４〜１ｍｍ×０.４〜１ｍｍ×１〜３ｍｍ程度に形成されるが、製造段階では、１０ｃｍ×５ｃｍ程度の大きい基板に縦横に並列して複数個分同時に製造される。
この大きな基板表面に、ＡｇやＡｕなどからなる一対の端子電極１１、１２が複数個分まとめて印刷やメッキなどにより形成され、基板１の裏面にも裏面電極膜１１ａ、１２ａが形成され、スルーホール１ａの内面に形成される側面電極（図示せず）により表面の端子電極１１、１２と裏面電極１１ａ、１２ａとが接続されることにより、実装基板などに直接ハンダ付けなどにより搭載する表面実装型に形成されている。端子電極１１、１２のパターンは、図１に示される例では、殆どの部分が反射ケースにより被覆されているため、点線で示されているパターンに形成されているが、この形状には限定されず、４隅ではなく、対向する２辺のそれぞれの中央部にスルーホールが形成され、対向する２辺側のみに延びるように端子電極が形成されていてもよい。また、端子電極１１、１２はこのような金属膜ではなく、リードフレームまたはリードが直接設けられる構造でもよい。
図１に示される例では、基板１のＬＥＤチップ２が設けられる側、すなわち第１端子電極１１の下側の近傍部分に貫通孔がマトリクス状に形成され、その貫通孔内にＡｇ、Ａｕ、Ｃｕなどの金属または基板よりも熱伝導率の大きい材料が埋め込まれた放熱用スルーホール６が形成されている。この放熱用スルーホール６を設けるのは、基板１にアルミナ焼結体が用いられており、金属基板またはＡｌＮ基板に比べて熱伝導率が下がるため、熱伝導率を向上させるためである。この放熱用スルーホール６は、たとえば直径が０.１〜０.５ｍｍφ程度で、０.１〜０.５ｍｍ程度のピッチで設けられるが、その大きさや数には限定されない。しかし、非常に大きいスルーホールを１個にすると、熱膨張係数の違いから反射ケース４の剥れなどが生じやすいため、金属部分の面積が基板の４分の１以下程度で分散させることが好ましい。このような構造にすることにより、前述のように、アルミナ基板を用いながら、ＡｌＮ基板を用いるよりも、基板への熱伝導による放熱を良好にすることができる。前述のように、基板１の熱伝導率がよくても、実装基板に熱伝導の良好な部分があり、その部分に接触していなければ半導体発光素子の基板１から熱を逃がすことができないため、そのような実装基板に搭載される場合にとくに有効なものとなる。
反射ケース４は、ＬＥＤチップ２から四方に放射される光を正面側に集光するためのもので、図１に示される例では、内周は若干のテーパが形成された円筒状で、外周はチップ形状に合せた四角形状に形成されているが、この形状に限定されるものではなく、目的に応じた形状に形成され、内周も四角形状でも構わない。本発明では、この反射ケース４も基板１と同じ材料であるアルミナ焼結体で形成されていることに特徴がある。すなわち、従来はこの反射ケース４は、インジェクション成型で金属基板とリード電極を包み込むように白色樹脂で成型されていたが、本発明では、この反射ケース４もアルミナ焼結体で予め形成され、アルミナ基板１上にガラスバインダ７により貼り付けられている。この反射ケース４も、たとえばグリーンシートを重ねてパンチングなどにより成形し、焼結することにより形成することができるが、アルミナ粉末を所望の形状に型成形して、焼結することにより形成することもできる。この焼結の際にアルミナ粉末を架橋するバインダ成分を少なくすることによりポーラスな焼結体を形成することができ、アルミナ粉末粒径を大きくすることにより、ポーラスの気孔率を大きくすることができる。
本発明者は、この反射ケース４をポーラスな成形体として形成することにより、放熱特性のみならず、光の反射率も向上させることができ、外部量子効率を向上させることができることを見出した。このようにして形成された反射ケース４が、基板１上に図示しないガラスなどにより貼り付けられている。このようにすることにより、基板１と反射ケース４とは材料が同じアルミナ焼結体であるため、熱膨張係数も等しくなり、また、ガラスも熱膨張係数がこれらに近いガラス材料を用いることにより、温度サイクルの繰返しがあっても、応力が働くことはなく、接合部分に剥れや浮きなどが生じることはない。
図１に示される例では、青色発光のＬＥＤチップ２が用いられており、たとえば図２（ａ）に一例の断面構成例が示されるように、窒化物半導体を用いたＬＥＤとして形成されている。しかし、この例に限定されず、酸化亜鉛系（ＺｎＯ系）化合物などを用いることもできる。白色発光のチップ型半導体発光素子にする場合、ＬＥＤチップ２は、青色発光ではなく紫外光を発光する場合でも、紫外光を赤色、緑色、青色にそれぞれ変換する変換部材（蛍光体）を混合した樹脂層で被覆することにより、３原色の光の混合により白色にすることができる。このような紫外光を発光させるＬＥＤチップでも、同様に窒化物半導体や酸化亜鉛系化合物を用いて発光するように形成することができる。
このＬＥＤチップ２は、高輝度化を目的としているため、通常の場合よりも大きく、たとえば縦×横×高さが０.９ｍｍ×０.９ｍｍ×０.１２ｍｍ程度の大きさに形成される。なお、この例では、ＬＥＤチップ２の外形が断面形状で台形状になっているが、直方体または立方体形状でもよい。しかし、テーパ状になっていることにより、光を正面側に照射しやすい。このような台形状にするには、たとえばウェハからチップ化する場合に、厚さがテーパ状になったブレードを用いることにより、切断溝がテーパ状になって台形状のＬＥＤチップ２が得られる。この場合、後述するように、エピタキシャル成長層側をダイシングすると半導体層にダメージを与えやすいため、基板（ＬＥＤチップ厚さの大部分は基板）側からダイシングをし、基板側を光取り出し面にすることが好ましい。
ここに窒化物半導体とは、III 族元素のＧａとＶ族元素のＮとの化合物またはIII 族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物（窒化物）からなる半導体をいう。また、酸化亜鉛系化合物とは、Ｚｎを含む酸化物を意味し、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。
窒化物半導体を用いたＬＥＤは、図２（ａ）に示されるように、たとえばｎ形ＳｉＣ基板２１上に、たとえばＡｌＧａＮ系化合物（Ａｌの混晶比が０の場合も含み、種々のものを含むことを意味する、以下同じ）からなる低温バッファ層２２が０.００５〜０.１μｍ程度設けられている。そして、このバッファ層２２上に、たとえばｎ形ＧａＮ層などにより形成されるｎ形層２３が１〜５μｍ程度、たとえば１〜３ｎｍ程度のＩｎ0.13Ｇａ0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸（ＭＱＷ）構造の活性層２４が０.０５〜０.３μｍ程度、たとえばｐ形ＧａＮ層などにより形成されるｐ形層２５が０.２〜１μｍ程度の厚さに順次積層されることにより半導体積層部２９が形成されている。そして、ｐ形層２５の表面に、たとえばＺｎＯからなる透光性導電層２６が０.１〜１０μｍ程度設けられ、その上の一部に、Ｔｉ／Ａｕ、Ｐｄ／Ａｕなどの積層構造により、全体として０.１〜１μｍ程度の厚さのｐ側電極２７が、ＳｉＣ基板１の裏面にＴｉ-Ａｌ合金またはＴｉ／Ａｕの積層構造などで、全体として０.１〜１μｍ程度の厚さのｎ側電極２８がそれぞれ設けられることにより形成されている。なお、前述の台形状のチップにする場合、図２（ｂ）に概略図が示されるように、ＳｉＣ基板２１の裏面側から光を放射するように、ｎ側電極２８を小さく形成し、ｐ側電極２７を大きくして、ＳｉＣ基板２１をテーパ形状にすることが好ましい。
前述の例では、基板としてＳｉＣ基板を用いたが、この材料に限らず、ＧａＮやＧａＡｓなど他の半導体基板を用いることもできるし、サファイア基板を用いることもできる。ＳｉＣなどの半導体基板であれば、図２に示されるように、一方の電極を基板の裏面に設けることができるが、サファイアのような絶縁性の基板の場合には、積層された半導体層の一部をエッチングで除去して下層の導電形層（図２（ａ）の構成ではｎ形層２３）を露出させて、その露出部分に電極が形成される。なお、半導体基板を用いる場合、前述の例ではｎ形基板を用いて下層にｎ形層を形成しているが、基板および下層をｐ形層にすることも可能である。また、バッファ層２２も前述のＡｌＧａＮ系化合物には限定されず、他の窒化物層または他の半導体層などを用いることもできる。ＬＥＤチップ２の基板２１が絶縁基板である場合には、前述の基板１に設けられる一対の端子電極１１、１２との接続手段は、両方ともワイヤボンディングにより形成されるか、フェースダウンで両端子電極１１、１２に直接接着剤により接続することもできる。
さらに、ｎ形層２３およびｐ形層２５は、前述のＧａＮ層に限らず、ＡｌＧａＮ系化合物などでもよく、また、それぞれが単層ではなく、活性層側にＡｌＧａＮ系化合物のようなバンドギャップが大きくキャリアを閉じ込めやすい材料と、活性層と反対側にキャリア濃度を大きくしやすいＧａＮ層などとの複層で形成することもできる。また、活性層２４は、所望の発光波長に応じて、その材料は選択され、また、ＭＱＷ構造に限らず、ＳＱＷまたはバルク層で形成されてもよい。さらに、透光性導電層２６もＺｎＯに限定されるものではなく、ＩＴＯまたはＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でもよく、光を透過させながら、電流をチップ全体に拡散することができるものであればよい。Ｎｉ-Ａｕ層の場合、金属層であることから厚くすると透光性でなくなるため、薄く形成されるが、ＺｎＯやＩＴＯの場合は光を透過させるため、厚くても構わない。
このＬＥＤチップ２が、たとえば第１端子電極１１上に導電性接着剤３１（接続手段３）を介してダイボンディングされることにより、ＬＥＤチップ２の上部電極（ｐ側電極２７）が第１端子電極１１と電気的に接続され、ＬＥＤチップ２の基板２１側の電極（ｎ側電極２７）が金線などのワイヤ３２（接続手段３）により第２端子電極膜１２と電気的に接続されている。
前述の反射ケース４がガラスバインダ７などにより基板１上に接着され、このＬＥＤチップ２がダイボンディングされ、ワイヤボンディングがされた後に、その反射ケース４内に露出するＬＥＤチップ２および接続手段３の部分を被覆するように、発光色変換部材（蛍光体）を混合した樹脂を充填することによりＬＥＤチップ２の発光する青色光を白色光に変換する。すなわち、発光色変換部材としては、たとえばユウロピウムで付活された酸化イットリウムなどの青色光を赤色に変換する赤色変換部材および、たとえば２価のマンガンおよびユーロビウムで付活されたアルカリ土類アルミン酸塩蛍光体などの緑色変換部材を用いることができ、これらの発光色変換部材をシリコーン樹脂やエポキシ樹脂などに混合して反射ケース４内に充填することにより封止樹脂層５が形成される。なお、ＬＥＤチップ２が紫外光を発光する場合には、紫外光を赤色、緑色に変換する、たとえば上記発光色変換部材の他に、たとえばセリウム、ユウロビウムなどを付活剤としたハロリン酸塩蛍光体、アルミン酸塩蛍光体などの紫外光を青色に変換するた発光色変換部材をさらに混合することにより、紫外光を白色光に変換することができる。また、発光色を変換しない場合には、透光性の樹脂により封止される。
つぎに、このチップ型半導体発光素子の製法を説明する。なお、まず、グリーンシートその表面に端子電極用の金属膜を形成し、さらに所定の場所にパンチングなどにより形成した貫通孔内にＡｇなどの金属材料を充填して放熱用スルーホール６を形成したものを焼結することにより、大きな基板で複数個の端子電極パターンが形成された基板１を形成する。なお、各発光素子の角部にあたる部分にもスルーホール１ａを形成しておき、基板１の表面に形成される端子電極１１、１２と裏面に形成される裏面電極１１ａ、１２ａとを接続しておく。なお、端子電極１１、１２や裏面電極１１ａ、１２ａはグリーンシートの状態で、スクリーン印刷法により形成することができる。
つぎに、たとえば前述のアルミナ焼結体によりポーラスに形成された反射ケース４を各素子の周囲の領域にガラスバインダ７などにより貼り付ける。この反射ケース４は、ＬＥＤチップ２から放射される光を上面側にまとめて放射されるように横方向に向かってきた光を上面側に反射させるものである。
その後、一対の端子電極１１、１２の一方または絶縁性基板１の表面に青色または紫外の光を発光するＬＥＤチップ２をマウントし、ＬＥＤチップ２の一対の電極（ｐ側電極およびｎ側電極）を一対の端子電極１１、１２と電気的にそれぞれ接続する。図１に示される例では、ＬＥＤチップ２のｐ側電極が第１端子電極１１と導電性接着剤３１（接続手段３）により接続され、ｎ側電極（基板側電極）がワイヤ３２（接続手段３）をボンディングすることにより第２端子電極１２と電気的に接続されている。
その後、ＬＥＤチップ２の上面の露出面および反射ケース４の内面を覆うように、たとえばディスペンサなどにより、青色の光を緑色に変換する緑色変換部材と、青色の光を赤色に変換する赤色変換部材とを混入した樹脂を塗布することにより発光色変換樹脂を用いた封止樹脂層５を形成する。塗布方法としては、ディスペンサによる塗布法でなくても、たとえば転写ピンによる転写法などによって行うこともできる。
本発明によれば、基板上にＬＥＤチップと反射ケースが設けられるチップ型半導体発光素子において、反射ケースと基板とをアルミナ焼結体により形成しているため、基板と反射ケースとの密着性が優れ、アルミナ焼結体は金属板やＡｌＮよりも熱伝導率で劣るものの、従来反射ケースとして用いられている白色樹脂よりは１００倍程度熱伝導率がよく、ＬＥＤチップで発生する熱を基板から反射ケースに速やかに伝達し、反射ケースの広い表面積から放熱することができる。なお、基板に関しては、金属板やＡｌＮに比べて１桁程度熱伝導率が低下するが、基板から実装基板への熱伝導に関しては実装基板によって異なると共に、必ずしも充分に実装基板側への熱伝導を行うことができないが、反射ケースに伝達された熱は広い表面積から確実に放熱され、安定した放熱をすることができ、トータル的に放熱効果が上昇する。さらに、基板側からの熱伝導が良好な場合には、基板に金属を埋め込んだスルーホールを複数個形成することにより、従来の金属板と同程度の熱伝導を得ることもできながら、基板と反射ケースとの密着性を維持することができる。
前述の例では、青色または紫外光のＬＥＤチップを用いて、白色光にするため、発光色変換用樹脂を封止樹脂としてワイヤなどを保護するようにしたが、本発明は、白色発光用素子に限定されるものではなく、単色光の発光素子または複数個のＬＥＤチップにより白色光にする場合でも同様に適用することができ、要は、高輝度で発熱しやすい半導体発光素子に適用することができる。
本発明によるチップ型半導体発光素子の一実施形態を説明する平面および断面の説明図である。 図１に示されるＬＥＤチップの積層構造を説明する断面説明図である。 従来のチップ型半導体発光素子の例を示す断面説明図である。 従来の大電流用チップ型半導体発光素子の例を示す断面説明図である。
符号の説明
１ 基板
２ ＬＥＤチップ
３ 接続手段
４ 反射ケース
５ 封止樹脂層
６ 放熱用スルーホール
７ ガラスバインダ
１１ 第１端子電極
１２ 第２端子電極

Claims (4)

  1. 基板と、該基板の一面の両端部に電気的に分離して設けられる一対の端子電極と、前記基板上の前記一面に直接または前記一対の端子電極の一方の上に設けられる発光素子チップと、該発光素子チップの一対の電極を前記一対の端子電極と電気的に接続する接続手段と、前記基板の周囲で前記一面上に設けられる反射ケースとを具備し、前記基板および反射ケースが共にアルミナ焼結体を主材料とする材料により形成され、前記反射ケースは、アルミナ粉末を焼結することにより前記基板のアルミナ焼結体よりも多くの気孔を有するポーラスなアルミナ焼結体により形成されると共に、前記基板上にガラスバインダにより貼り付けられ、さらに、前記発光素子チップの近傍の前記基板に貫通孔が設けられ、該貫通孔内に前記基板よりも熱伝導率の大きい材料が埋め込まれてなるチップ型半導体発光素子。
  2. 前記発光素子チップの基板が断面形状で台形状に形成され、該発光素子チップの基板が上面になるように前記基板上に発光素子チップが設けられてなる請求項１記載のチップ型半導体発光素子。
  3. 前記貫通孔の直径が０.１〜０.５ｍｍになるように前記貫通孔が形成されてなる請求項１または２記載のチップ型半導体発光素子。
  4. 前記貫通孔のピッチが０.１〜０.５ｍｍになるように前記貫通孔が形成されてなる請求項１〜３のいずれか１項に記載のチップ型半導体発光素子。
JP2005193861A 2005-07-01 2005-07-01 チップ型半導体発光素子 Expired - Fee Related JP4773755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005193861A JP4773755B2 (ja) 2005-07-01 2005-07-01 チップ型半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193861A JP4773755B2 (ja) 2005-07-01 2005-07-01 チップ型半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007012993A JP2007012993A (ja) 2007-01-18
JP4773755B2 true JP4773755B2 (ja) 2011-09-14

Family

ID=37751074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193861A Expired - Fee Related JP4773755B2 (ja) 2005-07-01 2005-07-01 チップ型半導体発光素子

Country Status (1)

Country Link
JP (1) JP4773755B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5174125B2 (ja) * 2006-01-30 2013-04-03 京セラ株式会社 発光装置および照明装置
JP4856558B2 (ja) * 2007-01-22 2012-01-18 日本特殊陶業株式会社 配線基板
JP4888225B2 (ja) * 2007-03-30 2012-02-29 Ｔｄｋ株式会社 バリスタ及び発光装置
US20090032829A1 (en) * 2007-07-30 2009-02-05 Tong Fatt Chew LED Light Source with Increased Thermal Conductivity
JP2009094262A (ja) * 2007-10-09 2009-04-30 Toyoda Gosei Co Ltd 発光装置の製造方法
JPWO2009063805A1 (ja) * 2007-11-13 2011-03-31 株式会社村田製作所 蓄電機能付き熱電発電装置
US8384119B2 (en) * 2007-12-25 2013-02-26 Kyocera Corporation Light emitting device
TW200946833A (en) 2007-12-26 2009-11-16 Kyocera Corp Light-emitting device and illuminating device
JP2010283253A (ja) * 2009-06-08 2010-12-16 Hitachi Kyowa Engineering Co Ltd 発光装置及び発光装置用基板
KR101125296B1 (ko) * 2009-10-21 2012-03-27 엘지이노텍 주식회사 라이트 유닛
JP5361841B2 (ja) * 2009-11-06 2013-12-04 三菱電機株式会社 発光装置及び照明装置及び色変換器
JP5528900B2 (ja) 2010-04-30 2014-06-25 ローム株式会社 発光素子モジュール
JP6005440B2 (ja) 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
CN102544318B (zh) * 2012-01-04 2015-06-03 歌尔声学股份有限公司 发光二极管装置
JP5819469B2 (ja) * 2014-04-16 2015-11-24 ローム株式会社 発光素子モジュール
JP7112190B2 (ja) * 2017-09-29 2022-08-03 日機装株式会社 発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266505B2 (ja) * 1996-05-20 2002-03-18 京セラ株式会社 多層回路基板
JPH11346020A (ja) * 1998-05-29 1999-12-14 Kyocera Corp 固体レーザー発振器
JP2004152952A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4123105B2 (ja) * 2003-05-26 2008-07-23 松下電工株式会社 発光装置
JP4576276B2 (ja) * 2005-04-04 2010-11-04 共立エレックス株式会社 発光ダイオード用パッケージ及び発光ダイオード

Also Published As

Publication number Publication date
JP2007012993A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4773755B2 (ja) チップ型半導体発光素子
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US7176623B2 (en) Light emitting device
JP5634003B2 (ja) 発光装置
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
US20090072250A1 (en) Chip type semiconductor light emitting device
US7935978B2 (en) Light emitting device and method for manufacturing the same
JP4918238B2 (ja) 発光装置
JP5186800B2 (ja) 窒化物半導体発光素子、これを備える発光装置及び窒化物半導体発光素子の製造方法
KR20080025687A (ko) 백색 반도체 발광 소자 및 그 제법
JP6542509B2 (ja) 蛍光体及びそれを含む発光素子パッケージ
JP2009224538A (ja) 半導体発光装置
JP2007103978A (ja) 固体素子デバイス
JP3729001B2 (ja) 発光装置、砲弾型発光ダイオード、チップタイプｌｅｄ
JP2001217461A (ja) 複合発光素子
JP5077282B2 (ja) 発光素子搭載用パッケージおよび発光装置
JP2008085361A (ja) 固体素子デバイス
JP2006352036A (ja) 白色半導体発光素子
JP4004514B2 (ja) 白色半導体発光素子
US8455882B2 (en) High efficiency LEDs
JP2021097170A (ja) 発光素子及び発光装置
JP3950898B2 (ja) 白色半導体発光素子およびその製法
JP2006024645A (ja) 半導体発光装置
JP2016072364A (ja) リードフレーム及び発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4773755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees