JP2017022163A - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP2017022163A
JP2017022163A JP2015136167A JP2015136167A JP2017022163A JP 2017022163 A JP2017022163 A JP 2017022163A JP 2015136167 A JP2015136167 A JP 2015136167A JP 2015136167 A JP2015136167 A JP 2015136167A JP 2017022163 A JP2017022163 A JP 2017022163A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
layer
light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015136167A
Other languages
English (en)
Inventor
惣彦 別田
Nobuhiko Betsuda
惣彦 別田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2015136167A priority Critical patent/JP2017022163A/ja
Publication of JP2017022163A publication Critical patent/JP2017022163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】簡便なリペアを実現させた発光装置を提供する。【解決手段】発光装置１は、基板１０と、基板１０の上に設けられた第１発光素子２０と、基板１０の上に設けられ、第１発光素子２０に並び、第１発光素子２０の輝度の半分以下の輝度を有する第２発光素子２１と、第２発光素子２１の上に設けられた第３発光素子３０と、を備える。【選択図】図１

Description

本発明の実施形態は、発光装置およびその製造方法に関する。
ＣＯＢ（Chip On Board）モジュールを利用した発光装置では、基板上に複数の発光素子が実装される場合がある。この際、仮に、実装不良が生じた発光素子については、その輝度が暗くなったり、あるいは光らなかったりする場合がある。
実装不良が生じた発光素子をリペアする方法として、この発光素子を取り除き、再び同じ場所に新しい発光素子を実装する方法が考えられる。しかし、発光素子と基板との接合材としては、例えば、半田が用いられており、実装不良が起きた発光素子の箇所の半田を選択的に取り除き、再び新しい発光素子を同じ場所に実装する手法は手間がかかり煩雑になる。
特開２０１４−０９６５４９号公報
本発明が解決しようとする課題は、簡便なリペアが実現する発光装置およびその製造方法を提供することである。
実施形態の発光装置は、基板と、前記基板の上に設けられた第１発光素子と、前記基板の上に設けられ、前記第１発光素子に並び、前記第１発光素子の輝度の半分以下の輝度を有する第２発光素子と、前記第２発光素子の上に設けられた第３発光素子と、を備える。
本実施形態により、簡便なリペアが実現する発光装置およびその製造方法が提供される。
図１（ａ）は、第１実施形態に係る発光装置の模式的断面図である。図１（ｂ）は、第１実施形態に係る発光装置の模式的平面図である。 図２（ａ）は、第２実施形態に係る発光装置の一部の模式的平面図である。図２（ｂ）は、第２実施形態に係る発光装置の一部の模式的断面図である。 図３は、第３実施形態に係る発光装置の一部の模式的断面図である。 図４（ａ）〜図４（ｂ）は、発光装置の製造過程の一部を表す模式的断面図である。 図５（ａ）〜図５（ｂ）は、発光装置の製造過程の一部を表す模式的断面図である。 図６は、発光素子の輝度と発光素子の発光効率に対する割合との関係を表すグラフ図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。また、以下に示される数値については、必ずしもその数値には限定されない。
（第１実施形態）
図１（ａ）は、第１実施形態に係る発光装置の模式的断面図である。図１（ｂ）は、第１実施形態に係る発光装置の模式的平面図である。
図１（ａ）には、図１（ｂ）のＡ１−Ａ２線に沿った位置での断面が表されている。
図１（ａ）に表す発光装置１は、例えば、放熱板１５と、基板１０と、第１発光素子２０と、第２発光素子２１と、第３発光素子３０と、波長変換層４０と、反射枠４５と、を備える。
放熱板１５は、例えば、板状材である。放熱板１５の主面は、例えば、Ｘ−Ｙ平面に対して実質的に平行である。放熱板１５の平面形状は、例えば、矩形である。放熱板１５の平面形状のコーナー部は、曲線状でもよい。放熱板１５の平面形状は、矩形でなくてもよい。放熱板１５は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ＣｕＭｏ合金、ＡｌＳｉＣなどの複合金属材料などの少なくともいずれかを含む。
基板１０は、放熱板１５の上に設けられている。基板１０と放熱板１５との間には、半田層１６が設けられている。半田層１６は、基板１０と放熱板１５とを接合する接合材である。さらに、半田層１６は、発光素子から放出された熱を放熱板１５に伝導させる熱伝導材でもある。半田層１６は、例えば、ＳｎＡｇ合金、ＡｕＳｎ合金などのいずれかを含む。半田層１６は、液体状または固体状の潤滑油（例えば、グリース）などであってもよい。半田層１６は、熱伝導率をさらに高めるために、シリコーンにアルミナなどの金属粉末を混合した導電性を有する潤滑油（例えば、導電性グリース）などであってもよい。
本実施形態では、放熱板１５から波長変換層４０に向かう方向を積層方向とする。本実施形態において、積層される状態は、直接接して重ねられる状態の他に、間に別の要素が挿入されて重ねられる状態も含む。積層方向は、Ｚ方向とする。Ｚ方向に対して垂直な１つの方向をＸ方向とする。Ｚ方向に対して垂直で、Ｘ方向に対して垂直な方向をＹ方向とする。また、本実施形態では、発光装置１の放熱板１５の側を下側、波長変換層４０の側を上側とする。
基板１０は、実装基板である。基板１０は、第１配線層１０ｐ１、絶縁層１０ｂ、第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４を有する。第１配線層１０ｐ１は、絶縁層１０ｂの下に設けられている。第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４は、絶縁層１０ｂの上に設けられている。基板１０は、絶縁層１０ｂが上下の金属配線層で挟まれた構造を有する。基板１０は、ＤＰＣ（Direct Plated Copper）基板とも呼称される。
絶縁層１０ｂは、上面１０ｕと、下面１０ｄと、を有する。下面１０ｄは、上面１０ｕとは反対側の面である。放熱板１５は、絶縁層１０ｂの下面１０ｄに対向している。本実施形態において、対向している状態は、直接面している状態に加え、間に別の要素が挿入されている状態も含む。絶縁層１０ｂは、例えば、アルミナを含む。
第１配線層１０ｐ１は、絶縁層１０ｂの下面１０ｄに設けられている。第１配線層１０ｐ１は、第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４と、電気的に絶縁されている。
第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４は、絶縁層１０ｂの上面１０ｕに設けられている。第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４は、例えば、Ｙ方向に列状に並ぶ。本実施形態では、第１配線層１０ｐ１と、第２配線層１０ｐ２、第３配線層１０ｐ３、および第４配線層１０ｐ４のそれぞれと、を総括的に実装パターン１０ｐと呼ぶ。さらに、絶縁層１０ｂの上面１０ｕには、配線層１０ｐｎが設けられている。配線層１０ｐｎも実装パターン１０ｐの一部である。
複数の実装パターン１０ｐの少なくとも２つ以上は、互いに離間している。例えば、複数の実装パターン１０ｐは、島状である。複数の実装パターン１０ｐの２つは、互いに独立している。第３配線層１０ｐ３は、Ｙ方向において、第２配線層１０ｐ２と第４配線層１０ｐ４との間に設けられ、半導体素子を介して、第３配線層１０ｐ３と第４配線層１０ｐ４とを繋いでいる。
第１配線層１０ｐ１、第２配線層１０ｐ２、第３配線層１０ｐ３、第４配線層１０ｐ４、および配線層１０ｐｎは、同じ材料を用いることができる。第１配線層１０ｐ１、第２配線層１０ｐ２、第３配線層１０ｐ３、第４配線層１０ｐ４、および配線層１０ｐｎの少なくとも一部は、例えば、めっきにより形成できる。第１配線層１０ｐ１、第２配線層１０ｐ２、第３配線層１０ｐ３、第４配線層１０ｐ４、および配線層１０ｐｎの少なくとも一部は、例えば、スパッタなどの気相形成法により形成できる。第１配線層１０ｐ１、第２配線層１０ｐ２、第３配線層１０ｐ３、第４配線層１０ｐ４、および配線層１０ｐｎのそれぞれは、例えば、銅（Ｃｕ）を含むことができる。
第１発光素子２０および第２発光素子２１は、例えば、フリップチップ型のＬＥＤである。第１発光素子２０および第２発光素子２１は、例えば、フェイスダウン構造の発光素子である。第１発光素子２０および第２発光素子２１は、同じ半導体チップであってもよい。つまり、発光装置１において、基板１０の上には、第１発光素子２０（または、第２発光素子２１）と同じ発光素子が複数個、配置されている。発光装置１においては、複数の発光素子２０がＸ−Ｙ平面内で高密度に実装され、狭い発光面積で高強度の光を発光する。
第１発光素子２０のｐ側電極とｎ側電極は、基板１０に対向している。第２発光素子２１のｐ側電極とｎ側電極は、基板１０に対向している。第１発光素子２０および第２発光素子２１の光取り出し面は、基板１０とは反対側に位置する。
第１発光素子２０は、基板１０の上に設けられている。第１発光素子２０は、第１導電形（例えば、ｐ形）の第１半導体層２０ｐと、第２導電形（例えば、ｎ形）の第２半導体層２０ｎと、第１発光層２０ｌと、第１電極（ｐ側電極）２０ｅｐと、第２電極（ｎ側電極）２０ｅｎと、を有する。
第１発光層２０ｌは、第１半導体層２０ｐと第２半導体層２０ｎとの間に設けられている。第１発光層２０ｌは、例えば、多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。第１発光素子２０では、第１半導体層２０ｐ、第１発光層２０ｌ、および第２半導体層２０ｎの順に下から上に積層されている。第１電極２０ｅｐは、配線層２０ｉｐを介して第１半導体層２０ｐに電気的に接続されている。
配線層２０ｉｐは、例えば、光反射性の材料を含み、第１半導体層２０ｐとの良好なオーミック接触を得る材料を含む。第２電極２０ｅｎは、配線層２０ｉｎを介して第２半導体層２０ｎに電気的に接続されている。配線層２０ｉｎは、例えば、光反射性の材料を含み、第２半導体層２０ｎとの良好なオーミック接触を得る材料を含む。
例えば、配線層２０ｉｐ、２０ｉｎの少なくともいずれかは、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）およびロジウム（Ｒｈ）の少なくともいずれかを含む。配線層２０ｉｐ、２０ｉｎの少なくともいずれかは、Ａｌ膜、Ａｇ膜、Ａｕ膜、Ｐｄ膜、およびＲｈ膜の少なくともいずれかを含む層と、その層と積層された導電層と、の積層膜を用いることもできる。配線層２０ｉｐは、第１半導体層２０ｐに接するＴｉ層を含んでもよい。配線層２０ｉｎは、第２半導体層２０ｎに接するＴｉ層を含んでもよい。
第２半導体層２０ｎは、第１発光層２０ｌに接続された第１部分２０ｎ１と、配線層２０ｉｎに接続された第２部分２０ｎ２と、を有する。第１部分２０ｎ１と第２部分２０ｎ２とは、Ｙ方向に並ぶ。第２半導体層２０ｎにおいて、第１部分２０ｎ１と第２部分２０ｎ２とには段差がある。第１部分２０ｎ１の厚さは、第２部分２０ｎ２の厚さより厚い。
第２半導体層２０ｎ、第１発光層２０ｌ、および第１半導体層２０ｐは、素子基板２０ｓに、この順にエピタキシャル成長した半導体層である。第２半導体層２０ｎ、第１発光層２０ｌ、および第１半導体層２０ｐは、例えば、窒化物半導体（例えば、ＩｎｙＡｌｚＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１））を含む。ただし、本実施形態において、発光素子は任意である。素子基板２０ｓは、例えば結晶成長用の基板である。素子基板２０ｓは、例えば、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、Ｓｉ、ＳｉＧｅ、または、ＳｉＣなどのいずれかを含む。
第１発光素子２０は、第３配線層１０ｐ３および第４配線層１０ｐ４に実装されている。第１電極２０ｅｐは、第３配線層１０ｐ３に対向する。例えば、第１電極２０ｅｐは、半田層２０ｓｐを介して第３配線層１０ｐ３に電気的に接続されている。第２電極２０ｅｎは、第４配線層１０ｐ４に対向する。例えば、第２電極２０ｅｎは、半田層２０ｓｎを介して第４配線層１０ｐ４に電気的に接続されている。
第１電極２０ｅｐおよび第２電極２０ｅｎの少なくともいずれかは、例えば、銅（Ｃｕ）、半田の少なくともいずれかを用いることができる。第１電極２０ｅｐおよび第２電極２０ｅｎの少なくともいずれかは、例えば、Ｃｕ、ＡｕＳｎ合金等を含む。半田層２０ｓｐ、２０ｓｎは、例えば、ＡｕＳｎ合金などを含む。第１電極２０ｅｐと第３配線層１０ｐ３との接続、および第２電極２０ｅｎと第４配線層１０ｐ４との接続は、半田層を用いず、例えば、金バンプを用いた超音波熱圧着法により行ってもよい。
第２発光素子２１は、基板１０の上に設けられている。第２発光素子２１は、Ｙ方向において、第１発光素子２０と並ぶ。第２発光素子２１は、複数の第１発光素子２０のいずれかに並ぶ。第２発光素子２１は、第１導電形（例えば、ｐ形）の第３半導体層２１ｐと、第２導電形（例えば、ｎ形）の第４半導体層２１ｎと、第２発光層２１ｌと、第３電極（ｐ側電極）２１ｅｐと、第２電極（ｎ側電極）２０ｅｎと、を有する。
第２発光層２１ｌは、第３半導体層２１ｐと第４半導体層２１ｎとの間に設けられている。第２発光層２１ｌは、例えば、多重量子井戸構造を有する。第２発光素子２１では、第３半導体層２１ｐ、第２発光層２１ｌ、および第４半導体層２１ｎの順に下から上に積層されている。第３電極２１ｅｐは、配線層２１ｉｐを介して第３半導体層２１ｐに電気的に接続されている。第３電極２１ｅｐの材料は、第１電極２０ｅｐの材料と同じであってもよい。配線層２１ｉｐは、例えば、光反射性の材料を含み、第３半導体層２１ｐとの良好なオーミック接触を得る材料を含む。配線層２１ｉｐの材料は、例えば、配線層２０ｉｐの材料と同じでもよい。第４電極２１ｅｎは、配線層２１ｉｎを介して第４半導体層２１ｎに電気的に接続されている。第４電極２１ｅｎの材料は、第２電極２０ｅｎの材料と同じであってもよい。配線層２１ｉｎは、例えば、光反射性の材料を含み、第４半導体層２１ｎとの良好なオーミック接触を得る材料を含む。配線層２１ｉｎの材料は、例えば、配線層２０ｉｎの材料と同じでもよい。
第４半導体層２１ｎは、第２発光層２１ｌに接続された第１部分２１ｎ１と、配線層２１ｉｎに接続された第２部分２１ｎ２と、を有する。第１部分２１ｎ１と第２部分２１ｎ２とは、Ｙ方向に並ぶ。第４半導体層２１ｎにおいて、第１部分２１ｎ１と第２部分２１ｎ２とには段差がある。第１部分２１ｎ１の厚さは、第２部分２１ｎ２の厚さより厚い。
第４半導体層２１ｎ、第２発光層２１ｌ、および第３半導体層２１ｐは、素子基板２１ｓに、この順にエピタキシャル成長した半導体層である。第４半導体層２１ｎ、第２発光層２１ｌ、および第３半導体層２１ｐは、例えば、窒化物半導体（例えば、ＩｎｙＡｌｚＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１））を含む。素子基板２１ｓは、例えば結晶成長用の基板である。素子基板２１ｓは、例えば、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、Ｓｉ、ＳｉＧｅ、または、ＳｉＣなどのいずれかを含む。
第２発光素子２１は、第２配線層１０ｐ２および第３配線層１０ｐ３に実装されている。第３電極２１ｅｐは、第２配線層１０ｐ２に対向する。例えば、第３電極２１ｅｐは、半田層２１ｓｐを介して第２配線層１０ｐ２に電気的に接続されている。第４電極２１ｅｎは、第３配線層１０ｐ３に対向する。例えば、第４電極２１ｅｎは、半田層２１ｓｎを介して第３配線層１０ｐ３に電気的に接続されている。半田層２１ｓｐ、２１ｓｎは、例えば、ＡｕＳｎ合金などを含む。
第３電極２１ｅｐと第２配線層１０ｐ２との接続、および第４電極２１ｅｎと第３配線層１０ｐ３との接続は、半田層を用いず、例えば、金バンプを用いた超音波熱圧着法により行ってもよい。
第３発光素子３０は、第１導電形の第５半導体層３０ｐと、第２導電形の第６半導体層３０ｎと、第３発光層３０ｌと、第５電極（ｐ側電極）３０ｅｐと、第６電極（ｎ側電極）３０ｅｎと、を有する。第３発光素子３０は、所謂、フェイスアップ構造の半導体発光素子である。第３発光素子３０は、例えば、ボンディングワイヤ構造の発光素子である。第３発光素子３０の光取り出し面は、基板１０とは反対側に位置する。
第３発光層３０ｌは、第５半導体層３０ｐと第６半導体層３０ｎとの間に設けられている。第３発光層３０ｌは、例えば、多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造を有する。第３発光素子３０では、第６半導体層３０ｎ、第３発光層３０ｌ、および第５半導体層３０ｐの順に下から上に積層されている。第５電極３０ｅｐは、配線層３０ｉｐを介して第５半導体層３０ｐに電気的に接続されている。第６電極３０ｅｎは、配線層３０ｉｎを介して第６半導体層３０ｎに電気的に接続されている。
配線層３０ｉｐ、３０ｉｎの材料は、配線層２１ｉｐ、２１ｉｎの材料と同じであってもよく、光透過性を有する導電膜を含んでもよい。例えば、配線層３０ｉｐ、３０ｉｎの少なくともいずれかは、例えば、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、およびチタン（Ｔｉ）よりなる群から選択された少なくともいずれかの元素を含む酸化物を含む。配線層３０ｉｐ、３０ｉｎの少なくともいずれかは、例えば、ＩＴＯ（Indium Tin Oxide）膜を含んでもよい。
第５電極３０ｅｐおよび第６電極３０ｅｎの少なくともいずれかは、例えば、Ａｕ膜を含む。これにより、第５電極３０ｅｐと第１ワイヤ３０ｗｐとの間、および第６電極３０ｅｎと第２ワイヤ３０ｗｎとの間において、良好な接続性が得られる。
第６半導体層３０ｎは、第３発光層３０ｌに接続された第１部分３０ｎ１と、配線層３０ｉｎに接続された第２部分３０ｎ２と、を有する。第１部分３０ｎ１と第２部分３０ｎ２とは、Ｙ方向に並ぶ。第６半導体層３０ｎにおいて、第１部分３０ｎ１と第２部分３０ｎ２とには段差がある。第１部分３０ｎ１の厚さは、第２部分３０ｎ２の厚さより厚い。
第６半導体層３０ｎ、第３発光層３０ｌ、および第５半導体層３０ｐは、素子基板３０ｓに、この順にエピタキシャル成長した半導体層である。第６半導体層３０ｎ、第３発光層３０ｌ、および第５半導体層３０ｐは、例えば、窒化物半導体（例えば、ＩｎｙＡｌｚＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１））を含む。素子基板３０ｓは、例えば結晶成長用の基板である。素子基板３０ｓは、例えば、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、Ｓｉ、ＳｉＧｅ、または、ＳｉＣなどのいずれかを含む。
第２発光素子２１と第３発光素子３０とは、Ｚ方向に積層されている。第３発光素子３０は、第２発光素子２１の上に設けられている。第３発光素子３０の素子基板３０ｓは、第２発光素子２１の素子基板２１ｓに対向する。第３発光素子３０の素子基板３０ｓと第２発光素子２１の素子基板２１ｓとの間には、接合剤５０が設けられている。
接合剤５０は、第２発光素子２１と第３発光素子３０とを互いに接合する。接合剤５０は、第２発光層２１ｌから放出される光に対して透過性である。接合剤５０の少なくとも一部は、電気的に絶縁性である。接合剤５０には、熱伝導性の高い材料を用いることができる。接合剤５０は、例えば、シリコーン樹脂などの樹脂を含む。第２発光素子２１の素子基板２１ｓと第３発光素子３０の素子基板３０ｓとがサファイアを含む場合、接合剤５０が樹脂を含むことで、素子基板２１ｓと素子基板３０ｓとを確実に接合する。
第５電極３０ｅｐは、第１ワイヤ３０ｗｐを介して第２配線層１０ｐ２に電気的に接続されている。例えば、第１ワイヤ３０ｗｐの一端は、第２配線層１０ｐ２に接続され、他端は、第５電極３０ｅｐに接続されている。第６電極３０ｅｎは、第２ワイヤ３０ｗｎを介して第３配線層１０ｐ３に電気的に接続されている。例えば、第２ワイヤ３０ｗｎの一端は、第３配線層１０ｐ３に接続され、他端は、第６電極３０ｅｎに接続されている。
第５電極３０ｅｐおよび第６電極３０ｅｎは、基板１０とは、反対側に向いている。第５電極３０ｅｐおよび第６電極３０ｅｎは、発光装置１の上側に向いている。第１ワイヤ３０ｗｐおよび第２ワイヤ３０ｗｎは、例えば、導電性のワイヤである。第１ワイヤ３０ｗｐおよび第２ワイヤ３０ｗｎの少なくともいずれかは、例えば、Ａｕ、Ｃｕ、Ａｇ、およびＡｌの少なくともいずれかを含む。
波長変換層４０は、第１発光素子２０、第２発光素子２１、および第３発光素子３０のそれぞれの少なくとも一部を覆う。例えば、発光素子２０、発光素子２１、および発光素子３０は、共通の波長変換層４０に封止されている。波長変換層４０は、例えば、蛍光体などの複数の波長変換粒子と、複数の波長変換粒子が分散された光透過性樹脂と、を含む。波長変換層４０は、第１発光層２０ｌ、第２発光層２１ｌ、および第３発光層３０ｌから放出された光（例えば、青色光）の少なくとも一部を吸収し、この光の波長（例えばピーク波長）とは異なる波長（例えば、ピーク波長）の光（例えば、黄色光または赤色光）を放出する。波長変換層４０は、例えば、蛍光体粒子と、その蛍光体粒子が分散された樹脂（例えばシリコーン樹脂）と、を含む。Ｘ−Ｙ平面内において、波長変換層４０の外形は、例えば、円状である。波長変換層４０の外径は、例えば、１７ｍｍ以上である。
反射枠４５は、Ｘ−Ｙ平面内で波長変換層４０を囲む。反射枠４５には、例えば、金属酸化物などの複数の粒子と、その粒子が分散された光透過性樹脂と、を含む。金属酸化物などの粒子は、光反射性を有する。この金属酸化物などの粒子として、例えば、ＴｉＯ２およびＡｌ２Ｏ３の少なくともいずれか用いることができる。反射枠４５を設けることで、第１発光素子２０、第２発光素子２１、および第３発光素子３０から放出された光が、積層方向に沿った方向（例えば上方向）に沿って効率よく出射する。
また、発光装置１においては、複数の実装パターン１０ｐの一部として、絶縁層１０ｂの上面１０ｕに、第１コネクタ用電極１１ｐｃａと第２コネクタ用電極１１ｐｃｂとが設けられている。第１コネクタ用電極１１ｐｃａは、複数の実装パターン１０ｐの１つと電気的に接続される（図１（ｂ））。第２コネクタ用電極１１ｐｃｂは、複数の実装パターン１０ｐのその１つとは別の１つと電気的に接続される。
発光装置１は、上面１０ｕ上に設けられた第１コネクタ１１ｃａと、第２コネクタ１１ｃｂと、をさらに含む。第１コネクタ１１ｃａは、第１コネクタ用電極１１ｐｃａと電気的に接続される。第２コネクタ１１ｃｂは、第２コネクタ用電極１１ｐｃｂと電気的に接続される。この例では、第１コネクタ用電極１１ｐｃａの上に、第１コネクタ１１ｃａが設けられている。第２コネクタ用電極１１ｐｃｂの上に、第２コネクタ１１ｃｂが設けられている。第１コネクタ１１ｃａと、第２コネクタ１１ｃｂと、の間に複数の発光素子が配置される。これら２つのコネクタを介して、２つのコネクタに挟まれた、複数の発光素子のそれぞれに電力が供給される。
なお、第１コネクタ１１ｃａと第２コネクタ１１ｃｂとの間に投入された電力は、図１（ｂ）に示すＡ部分とＢ部分との二股に分かれる。発光装置１の実装パターン１０ｐは、Ａ部分とＢ部分とに略均等に電力が投入される並列回路になっている。
発光装置１の効果について説明する。
第２発光素子２１を、第２配線層１０ｐ２および第３配線層１０ｐ３に実装する際に、仮に、第２発光素子２１の実装不良が起きたとする。以下、実装不良が起きた後の第２発光素子２１を、単に、第２発光素子２１とする。ここで、第１発光素子２０および第２発光素子２１は、同じ素子でもよい。換言すれば、複数の第１発光素子２０を実装したときに、実装不良が起きた発光素子を第２発光素子２１と呼んでいる。第２発光素子２１は、２個以上存在する場合がある。第２発光素子２１の数は、第１発光素子２０の数よりも少ない。第２発光素子２１の数は、例えば、発光装置１内における全発光素子中の１〜５個程度である。第２発光素子２１の数は、第１発光素子２０の数と第２発光素子２１の数との合計（総和）に対して、１０％以下であり、望ましくは、５％以下である。
第２発光素子２１の輝度は、例えば、第２発光素子２１の隣に位置する第１発光素子２０の輝度の半分以下である。または、第２発光素子２１の輝度は、複数の第１発光素子２０のいずれかの輝度の半分以下である。または、第２発光素子２１の輝度は、複数の第１発光素子２０の輝度の平均値の半分以下の輝度であってもよい。なお、輝度に代えて、発光効率によって、それぞれの発光素子の明るさの比較をしてもよい。
ここで、輝度（Ｌθ：ｃｄ／ｍ２）は、ｄＩθ／（ｃｏｓθ・ｄｓ）で定義される。Ｉθは、θ方向における光度（ｃｄ）であり、ｄｓは、光源の面積である。本実施形態では、θが０°となる直上輝度を測定する（例えば、発光面の中心の光度）。また、光源の面積は、第１発光層２０ｌ、第２発光層２１ｌ、第３発光層３０ｌのそれぞれのＸ−Ｙ面内における面積である。また、発光効率とは、発光素子から放出される全光束（ｌｍ）を、発光素子に投入する電力（Ｗ）によって除算した値（ｌｍ／Ｗ）である。全光束（ｌｍ）は、例えば、積分球によって測定される。本実施形態では、輝度または発光効率が半分以下の状態を暗点、輝度または発光効率が０％の状態を不点とする。
発光装置１において、第３発光素子３０を実装する前の状態を想定する。この場合、電力投入後、第２発光素子２１の箇所が暗点になったり、不点になったりする。これは、局所的な実装不良によって、第２発光素子２１に適切な電力が投入されないためである。不点は、例えば、第２配線層１０ｐ２と第３配線層１０ｐ３との電気的短絡時に起きる。また、発光装置１において、Ａ部分またはＢ部分のどちらか一方に優先的に不点の第２発光素子２１が存在する場合、Ａ部分とＢ部分との間で、電流不均衡による輝度の不均衡（輝度アンバランス、輝度斑）が生じる。第２発光素子２１の輝度が第２発光素子２１の隣に位置する第１発光素子２０の輝度の半分以下であると、それぞれの輝度の不均衡が見た目で明確に分かる。
暗点や不点を修復（リペア）する方法として、基板１０から第２発光素子２１を選択的に取り除き、再び同じ場所に新しい第１発光素子２０を実装する方法がある。しかし、第２発光素子２１と基板１０との接合材としては、例えば、半田層２０ｓｐ、２０ｓｎが用いられている。第２発光素子２１の箇所に固着した半田層２０ｓｐ、２０ｓｎを選択的に基板１０から取り除き、再び新しい第１発光素子２０を同じ場所に実装する手法は手間がかかり煩雑になる。例えば、半田材が基板１０の上に残存していると、再度実装する発光素子の更なる実装不良が起こったり、発光素子が傾いて基板１０に実装されたりする。
また、暗点や不点を持った発光装置１を、単純に廃棄する方法もある。しかし、第２発光素子２１の数は、圧倒的に第１発光素子２０の数よりも少ない。このような発光装置１をリペアせず、そのまま廃棄すると、発光装置の生産性低下を招く。
これに対して、発光装置１では、第２発光素子２１を基板１０の上に残し、第２発光素子２１の上に第３発光素子３０を設けている。第３発光素子３０の輝度は、第１発光素子２０の輝度の半分よりも大きい。または、第３発光素子３０の輝度は、複数の第１発光素子２０の輝度の平均値の半分よりも大きい。
これにより、第２発光素子２１の箇所が暗点になったり、不点になったとしても、第２発光素子２１上に設けた第３発光素子３０の発光によって、第２発光素子２１の箇所は、暗点または不点にはならない。
第２発光素子２１の箇所が暗点となる場合、第２発光素子２１の第２発光層２１ｌから放出された光の少なくとも一部は、第３発光素子３０の少なくとも一部を通過して、第３発光素子３０の外部に出射する。例えば、この光は、第６半導体層３０ｎ、第３発光層３０ｌ、および第５半導体層３０ｐを順次通過し、第３発光素子３０の外部に出射する。そして、第２発光素子２１から出射した光と、第３発光素子３０から出射した光と、は、発光装置１において、主として、上方向に出射する。
発光装置１においては、複数の第１発光素子２０のそれぞれから放出される光と、第２発光素子２１および第３発光素子３０から放出される光と、の輝度が略同じになるように、輝度の異なる第３発光素子３０が適宜選択される。
例えば、第１発光素子２１の輝度と第２発光素子２１の輝度との差分の輝度を持つ第３発光素子３０を、第２発光素子２１の上に実装することで、発光装置１における各発光点の輝度が略同じになる。
例えば、第１発光素子２１の箇所が不点になる場合、第１発光素子２０の輝度と同じ輝度を持つ第３発光素子３０を、第２発光素子２１の上に実装することで、発光装置１における各発光点の輝度が略同じになる。
また、第３発光素子３０の第１ワイヤ３０ｗｐは、第２発光素子２１の第３電極ｅｐに接続された第２配線層１０ｐ２に接続される。第３発光素子３０の第２ワイヤ３０ｗｎは、第２発光素子２１の第４電極ｅｎに接続された第３配線層１０ｐ３に接続される。すなわち、第１ワイヤ３０ｗｐおよび第２ワイヤ３０ｗｎが接続される配線層として、別途、別の配線層を基板１０に設ける必要がない。
また、第３発光素子３０で発生した熱は、例えば、接合剤５０、第２発光素子２１、半田層２１ｓｐ、２１ｓｎ、基板１０を介して、放熱板１５に伝達される。これにより、第３発光素子３０は、効率よく放熱される。第３発光素子３０において、高い発光率が得られ、第３発光素子３０の寿命が長くなる。
（第２実施形態）
図２（ａ）は、第２実施形態に係る発光装置の一部の模式的平面図である。図２（ｂ）は、第２実施形態に係る発光装置の一部の模式的断面図である。
図２（ｂ）には、図２（ａ）のＢ１−Ｂ２線に沿った位置での断面が表されている。
図２（ａ）、（ｂ）に表す発光装置２においては、第３発光素子３０は、第２発光素子２１の上に複数、設けられている。例えば、この例では、２個の第３発光素子３０が第２発光素子２１の上に設けられている。第２発光素子２１の上に設けられる第３発光素子３０の数は、この数に限られない。
例えば、第２発光素子２１の輝度が１０％以下で、第２発光素子２１の位置が第１発光素子２０の位置に比べて暗くなりすぎたり、不点となった場合は、第２発光素子２１の上に、複数の第３発光素子３０が設けられる。複数の第３発光素子３０を発光させることで、第２発光素子２１の位置の極端な輝度低下を補填することができる。また、複数の第３発光素子３０内に流れる電流は、複数の第３発光素子３０のそれぞれで並列に流れるために、１個当たりの第３発光素子に投入させる電力を低く抑えることができる。これにより、第３発光素子３０の寿命がより長くなる。
（第３実施形態）
図３は、第３実施形態に係る発光装置の一部の模式的断面図である。
図３に表す発光装置３においては、第３発光素子３０は、第６半導体層３０ｎの下に光反射層６０を有している。光反射層６０は、接合剤５０と素子基板３０ｓとの間に設けられている。光反射層６０は、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、パラジウム（Ｐｄ）およびロジウム（Ｒｈ）の少なくともいずれかを含む。光反射層６０は、Ａｌ膜、Ａｇ膜、Ａｕ膜、Ｐｄ膜、およびＲｈ膜の少なくともいずれかを含む層と、その層と積層された導電層と、の積層膜を用いることもできる。光反射層６０は、ダイクロイックミラー等の誘電体多層膜であってもよい。
第３発光素子３０の第３発光層３０ｌから放出され、基板１０の側に向かう光は、第３発光素子３０の下側に設けられた第２発光素子２１に吸収されずに、光反射層６０によって上側に反射される。これにより、第３発光素子３０の輝度がさらに増加する。
例えば、第２発光素子２１が不点の素子の場合、第１発光素子と同じ輝度を有する第３発光素子３０を用いる。この第３発光素子３０には、光反射層６０が設けられているので第３発光層３０ｌから下側に放出された光は、第２発光素子２１に吸収されずに、光反射層６０によって上側に反射される。これにより、第１発光素子２０から放出される光と、第３発光素子３０から放出される光と、の輝度が略同じになる。
（第４実施形態）
図４（ａ）〜図５（ｂ）は、発光装置の製造過程の一部を表す模式的断面図である。
例えば、図４（ａ）に表すように、基板１０の上に、複数の発光素子２０を実装する。
ここで、図４（ａ）の上側に、基板１０の全体の断面を示し、図４（ｂ）の下側に、基板１０の一部の断面を示す。例えば、複数の実装パターン１０ｐの上に、複数の第１発光素子２０が実装される。実装は、例えば、半田接合により行われる。複数の第１発光素子２０は、フリップチップ型のＬＥＤである。この後、複数の第１発光素子２０のそれぞれの少なくとも一部を覆う波長変換層４０を形成してもよい。この後、複数の第１発光素子２０を点灯させる。
次に、図４（ｂ）に表すように、基板１０の上側に、輝度カメラ７０が設置される。輝度カメラ７０は、制御装置７１によって制御されている。制御装置７１は、演算部７１ｃ、記憶部７１ｍを有する。
例えば、複数の第１発光素子２０の光取り出し面と輝度カメラ７０とを対向させる。そして、複数の第１発光素子２０は、輝度カメラ７０によって撮影される。この撮影では、例えば、複数の第１発光素子２０のそれぞれの直上の輝度が測定される。Ｘ−Ｙ平面内における輝度データは、制御装置７１に送られ、記憶部７１ｍに格納される。複数の第１発光素子２０のそれぞれの輝度が演算部７１ｃによって２次元状にマッピングされる。例えば、複数の第１発光素子２０のそれぞれの輝度がＸ−Ｙ平面内においてマッピングされる。
例えば、マッピングでは、より暗い箇所ほど、より暗色（例えば、黒、青）で描かれる。これにより、Ｘ−Ｙ平面内における、複数の第１発光素子２０のそれぞれのコントラスト（輝度の明暗）が得られる。コントラスト情報は、記憶部７１ｍに格納される。
次に、複数の第１発光素子２０の中で、所望の輝度を持たない第１発光素子２０がある場合、演算部７１ｃは以下の動作を行う。例えば、演算部７１ｃは、コントラスト情報に基づいて、複数の第１発光素子２０の中で、輝度が第１閾値以下である第１発光素子２０を検知する。第１閾値は、例えば、正常に発光する第１発光素子２０の輝度を基準にした場合、その基準の半分の値、または、正常に発光する複数の第１発光素子２０の輝度の平均値を基準にした場合、その基準の半分の値とする。例えば、輝度が第１閾値以下である第１発光素子２０を第２発光素子２１とする（破線１００で囲まれた素子）。そして、基板１０上の第２発光素子２１の位置情報と輝度情報とが記憶部７１ｍに伝送され、第２発光素子２１の位置情報と輝度情報とが記憶部７１ｍに格納される。第２発光素子２１の位置情報と輝度情報とは、後述するリペアステーション９０に伝送される。また、以降、第２発光素子２１の第３電極２１ｅｐが電気的に接続された実装パターン１０ｐを第２配線層１０ｐ２、第２発光素子２１の第４電極２１ｅｎが電気的に接続された実装パターン１０ｐを第３配線層１０ｐ３とする。
次に、図５（ａ）に表すように、リペアステーション９０では、伝送された第２発光素子２１の位置情報と輝度情報とに基づいて、第２発光素子２１の上に、第１発光素子２０とは別の第３発光素子３０が選定される。その後、第３発光素子３０が第２発光素子２１の上に実装される。第３発光素子３０は、フェイスアップ型のＬＥＤである。例えば、第２発光素子２１の位置情報と輝度情報とを基に、第２発光素子２１の上に接合剤５０が形成される。さらに、接合剤５０の上に第３発光素子３０が設けられる。リペアステーション９０では、第２発光素子２１の輝度情報から、第２発光素子２１の上に実装すべく輝度を持つ第３発光素子３０、または第３発光素子３０の数が選定される。また、波長変換層４０が設けられた場合は、第３発光素子３０が実装される前に、第２発光素子２１上の波長変換層４０が選択的に取り除かれる。
次に、図５（ｂ）に表すように、第３発光素子３０のワイヤボンディングが行われる。例えば、第１ワイヤ３０ｗｐの一端は、第２配線層１０ｐ２に接続され、他端は、第５電極３０ｅｐに接続され。また、第２ワイヤ３０ｗｎの一端は、第３配線層１０ｐ３に接続され、他端は、第６電極３０ｅｎに接続される。
このような工程で、暗点または不点を形成する第２発光素子２１の上に、第３発光素子３０が実装される。
本実施形態における第１閾値の別の概念についてさらに説明する。本実施形態では、発光素子の発光効率によって、第２発光素子２１の位置を検知してもよい。
図６は、発光素子の輝度と発光素子の発光効率に対する割合との関係を表すグラフ図である。
図６の横軸は、発光素子の輝度である。図６の縦軸は、正常な発光素子の発光効率に対する発光素子の発光効率の割合である。ここで、発光素子の輝度とは、輝度カメラを用いた直上の発光素子の光度である。発光素子の発光効率とは、発光素子の全光束を投入電力で除算した値である。発光素子の全光束は、例えば、積分球を用いて計測される。
例えば、第２発光素子２１の発光効率が複数の第１発光素子２０のいずれかの発光効率の１０％、３０％、５０％、および７０％になるときの第２発光素子２１のそれぞれの輝度を計測する。これにより、輝度（横軸）と、発光効率に対する割合（縦軸）と、の検量線が求まる。ここで、複数の第１発光素子２０のいずれかとは、例えば、第２発光素子２１の隣の第１発光素子２０である。このような検量線を、輝度計測を行う前に、シミュレーション、実験等で予め求めておく。また、検量線は、記憶部７１ｍに格納されている。
本実施形態では、第２発光素子２１の発光効率が複数の第１発光素子２０のいずれかの発光効率の半分になるときの第２発光素子２１の輝度を第１閾値としてもよい。これにより、図６の例では、輝度が第１閾値以下である第２発光素子２１の発光効率は、複数の第１発光素子２０のいずれかの発光効率の半分以下になっている。
また、本実施形態では、第２発光素子２１の発光効率が複数の第１発光素子２０の発光効率の平均値の半分になるときの第２発光素子２１の輝度を第１閾値としてもよい。これにより、輝度が第１閾値以下である第２発光素子２１の発光効率は、複数の第１発光素子２０の発光効率の平均値の半分以下になる。
また、本実施形態では、第２発光素子２１の輝度が第１閾値よりさらに低く、例えば、１０％以下になった場合は、第２発光素子２１の上に複数の第３発光素子３０を実装してもよい。また、本実施形態では、第２発光素子２１の輝度が０（ゼロ）、すなわち、第２発光素子２１の位置が不点となった場合は、第２発光素子２１の上に光反射層６０を持った第３発光素子３０を実装してもよい。これにより、発光装置１〜３における輝度斑が抑制される。
本実施形態において、上に設けられる状態は、直接的に上に設けられる状態の他に、間に別の要素が挿入される状態も含む。
本実施形態において「窒化物半導体」とは、総括的に、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙおよびｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、および、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３ 発光装置、 １０ 基板、 １０ｂ 絶縁層、 １０ｄ 下面、 １０ｕ 上面、 １０ｐ 実装パターン、 １０ｐ１ 第１配線層、 １０ｐ２ 第２配線層、 １０ｐ３ 第３配線層、 １０ｐ４ 第４配線層、 １０ｐｎ 配線層、 １１ｃａ 第１コネクタ、 １１ｃｂ 第２コネクタ、 １１ｐｃａ 第１コネクタ用電極、 １１ｐｃｂ 第２コネクタ用電極、 １５ 放熱板、 １６ 半田層、 ２０ 第１発光素子、 ２０ｅｎ 第２電極、 ２０ｅｐ 第１電極、 ２０ｉｎ、２０ｉｐ 配線層、 ２０ｌ 第１発光層、 ２０ｎ 第２半導体層、 ２０ｎ１ 第１部分、 ２０ｎ２ 第２部分、 ２０ｐ 第１半導体層、 ２０ｓ 素子基板、 ２０ｓｎ、２０ｓｐ 半田層、 ２１ 第２発光素子、 ２１ｅｎ 第４電極、 ２１ｅｐ 第３電極、 ２１ｉｎ、２１ｉｐ 配線層、 ２１ｌ 第２発光層、 ２１ｎ 第４半導体層、 ２１ｎ１ 第１部分、 ２１ｎ２ 第２部分、 ２１ｐ 第３半導体層、 ２１ｓ 素子基板、 ２１ｓｎ、２１ｓｐ 半田層、 ３０ 第３発光素子、 ３０ｅｎ 第６電極、 ３０ｅｐ 第５電極、 ３０ｉｎ、３０ｉｐ 配線層、 ３０ｌ 第３発光層、 ３０ｎ 第６半導体層、 ３０ｎ１ 第１部分、 ３０ｎ２ 第２部分、 ３０ｐ 第５半導体層、 ３０ｓ 素子基板、 ３０ｗｎ 第２ワイヤ、 ３０ｗｐ 第１ワイヤ、 ４０ 波長変換層、 ４５ 反射枠、 ５０ 接合剤、 ６０ 光反射層、 ７０ 輝度カメラ、 ７１ 制御装置、 ７１ｃ 演算部、 ７１ｍ 記憶部、 ９０ リペアステーション

Claims (5)

  1. 基板と、
    前記基板の上に設けられた第１発光素子と、
    前記基板の上に設けられ、前記第１発光素子に並び、前記第１発光素子の輝度の半分以下の輝度を有する第２発光素子と、
    前記第２発光素子の上に設けられた第３発光素子と、
    を備えた発光装置。
  2. 前記基板は、
    第１配線層と、
    前記第１配線層の上に設けられた絶縁層と、
    前記絶縁層の上に設けられた第２配線層、第３配線層、および第４配線層と、
    を有し、
    前記第１発光素子は、フェイスダウン構造の発光素子であり、
    第１導電形の第１半導体層と、
    第２導電形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた第１発光層と、
    前記第１半導体層に電気的に接続された第１電極と、
    前記第２半導体層に電気的に接続された第２電極と、
    を有し、
    前記第２発光素子は、フェイスダウン構造の発光素子であり、
    第１導電形の第３半導体層と、
    第２導電形の第４半導体層と、
    前記第３半導体層と前記第４半導体層との間に設けられた第２発光層と、
    前記第３半導体層に電気的に接続された第３電極と、
    前記第４半導体層に電気的に接続された第４電極と、
    を有し、
    前記第３発光素子は、フェイスアップ構造の発光素子であり、
    第１導電形の第５半導体層と、
    第２導電形の第６半導体層と、
    前記第５半導体層と前記第６半導体層との間に設けられた第３発光層と、
    前記第５半導体層に電気的に接続された第５電極と、
    前記第６半導体層に電気的に接続された第６電極と、
    を有し、
    前記第１電極および前記第４電極は、前記第３配線層に接続され、
    前記第２電極は、前記第４配線層に接続され、
    前記第３電極は、前記第２配線層に接続され、
    前記第５電極は、第１ワイヤを介して前記第２配線層に電気的に接続され、
    前記第６電極は、第２ワイヤを介して前記第３配線層に電気的に接続されている請求項１記載の発光装置。
  3. 前記第１発光素子は、前記基板上に複数設けられ、前記第１発光素子、前記第２発光素子、および前記第３発光素子は、共通の波長変換層に封止されており、前記第２発光素子の割合は、前記第１発光素子および前記第２発光素子の総和に対して１０％以下である請求項１または２に記載の発光装置。
  4. 基板の上に、複数の発光素子を実装する工程と、
    前記複数の発光素子の中で、輝度が第１閾値以下である発光素子を検知する工程と、
    前記輝度が前記第１閾値以下である前記発光素子の上に、別の発光素子を実装する工程と、
    を備えた発光装置の製造方法。
  5. 前記輝度が第１閾値以下である発光素子の位置情報と輝度情報とをリペアステーションに伝送する工程と、
    前記リペアステーションにおいて、前記輝度情報に基づいて前記別の発光素子を選定する工程と、
    前記位置情報に基づいて前記別の発光素子を、前記輝度が第１閾値以下である発光素子上に実装する工程と、
    をさらに備えた請求項４記載の発光装置の製造方法。
JP2015136167A 2015-07-07 2015-07-07 発光装置およびその製造方法 Pending JP2017022163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015136167A JP2017022163A (ja) 2015-07-07 2015-07-07 発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015136167A JP2017022163A (ja) 2015-07-07 2015-07-07 発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017022163A true JP2017022163A (ja) 2017-01-26

Family

ID=57889665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015136167A Pending JP2017022163A (ja) 2015-07-07 2015-07-07 発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2017022163A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102616A (ja) * 2018-12-19 2020-07-02 エスティーアイ カンパニー リミテッド Ｌｅｄ基板リペア装備及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102616A (ja) * 2018-12-19 2020-07-02 エスティーアイ カンパニー リミテッド Ｌｅｄ基板リペア装備及び方法

Similar Documents

Publication Publication Date Title
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
US10217918B2 (en) Light-emitting element package
JP5687200B2 (ja) マルチチップ発光ダイオードモジュール
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
CN108365065A (zh) 发光元件
JP5509307B2 (ja) 発光ダイオードパッケージ
KR20130046754A (ko) 발광 소자 및 발광 소자 패키지
JP2011129920A (ja) 発光素子及びその製造方法
TW201349599A (zh) 發光單元及其發光模組
JP6064606B2 (ja) 発光装置
US9425373B2 (en) Light emitting module
JP2016152413A (ja) 発光素子パッケージ及びそれを含む照明システム
US8445920B1 (en) Light emitting diode
JP2015050303A (ja) 発光装置
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
JP6318495B2 (ja) 発光装置
JP2008117900A (ja) 発光装置
KR20140023512A (ko) 질화물 발광장치
CN110085729B (zh) 光源模块
JP2005064412A (ja) ブロックハイブリッド発光素子及びそれを用いた照明用光源
JP2017022163A (ja) 発光装置およびその製造方法
JP4496596B2 (ja) 発光装置
JP2015185686A (ja) 発光装置
JP4124129B2 (ja) 光源装置及びプロジェクタ