JP3415369B2 - 光結合型リレー装置 - Google Patents
光結合型リレー装置Info
- Publication number
- JP3415369B2 JP3415369B2 JP22494596A JP22494596A JP3415369B2 JP 3415369 B2 JP3415369 B2 JP 3415369B2 JP 22494596 A JP22494596 A JP 22494596A JP 22494596 A JP22494596 A JP 22494596A JP 3415369 B2 JP3415369 B2 JP 3415369B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light
- light emitting
- relay device
- optical coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光結合型リレー装
置に関する。
置に関する。
【０００２】
【従来の技術】電磁リレーに代わる半導体リレーとして
光結合型リレー装置がある。この光結合型リレー装置
は、光結合路を介して発光素子と光結合された受光素子
が出力する信号に基づいてスイッチ素子の導通を制御す
るものである。以下の説明において、必要に応じて光結
合路の前段側を「１次側」と記し、後段側を「２次側」
と記す。
光結合型リレー装置がある。この光結合型リレー装置
は、光結合路を介して発光素子と光結合された受光素子
が出力する信号に基づいてスイッチ素子の導通を制御す
るものである。以下の説明において、必要に応じて光結
合路の前段側を「１次側」と記し、後段側を「２次側」
と記す。
【０００３】光結合型リレー装置においては、１次側と
２次側との間が、電気的に絶縁されていること（電気的
絶縁性能）に加えて、光学的に結合されていること（光
学的結合性能）が要求され、これらの性能を満足するこ
とにより、電気的なノイズの伝達を伴うことなく１次側
から２次側に信号を伝達してスイッチ素子の導通を制御
する。
２次側との間が、電気的に絶縁されていること（電気的
絶縁性能）に加えて、光学的に結合されていること（光
学的結合性能）が要求され、これらの性能を満足するこ
とにより、電気的なノイズの伝達を伴うことなく１次側
から２次側に信号を伝達してスイッチ素子の導通を制御
する。
【０００４】ここで、図６にその断面構造を示すよう
に、従来の光結合型リレー装置は、銅(Cu)や鉄(Fe)、或
いは42アロイ等の金属製のリードフレーム１ａに配設さ
れたフォトダイオードからなる受光素子２と、この受光
素子２に対向するようにリードフレーム１ｂに配設され
た発光ダイオードからなる発光素子４と、リードフレー
ム１ａに隣接して配置されたリードフレーム（図示せ
ず）に配設されたパワーＭＯＳトランジスタ( MOS ; Me
tal Oxide Semiconductor )からなるスイッチ素子（図
示せず）との各素子を備え、これら各素子の電極は、金
線Ｗを介して各素子が配設されたそれぞれのリードフレ
ームに接続され、透明シリコン樹脂６により一体的に覆
われている。そして、リード電極となるリードフレーム
のリード部分を除いて全体が不透明エポキシ樹脂７に封
止されている。なお、透明シリコン樹脂６が受光素子２
と発光素子４との間の光結合路を形成する。
に、従来の光結合型リレー装置は、銅(Cu)や鉄(Fe)、或
いは42アロイ等の金属製のリードフレーム１ａに配設さ
れたフォトダイオードからなる受光素子２と、この受光
素子２に対向するようにリードフレーム１ｂに配設され
た発光ダイオードからなる発光素子４と、リードフレー
ム１ａに隣接して配置されたリードフレーム（図示せ
ず）に配設されたパワーＭＯＳトランジスタ( MOS ; Me
tal Oxide Semiconductor )からなるスイッチ素子（図
示せず）との各素子を備え、これら各素子の電極は、金
線Ｗを介して各素子が配設されたそれぞれのリードフレ
ームに接続され、透明シリコン樹脂６により一体的に覆
われている。そして、リード電極となるリードフレーム
のリード部分を除いて全体が不透明エポキシ樹脂７に封
止されている。なお、透明シリコン樹脂６が受光素子２
と発光素子４との間の光結合路を形成する。
【０００５】このような構造を有する従来の光結合型リ
レー装置において、リードフレーム１ｂのリード電極に
外部から入力信号が印加されると、発光素子２が励起さ
れて発光する。この発光素子２が発する光は光結合路を
構成する透明シリコン樹脂６を介して受光素子４に伝達
され、受光素子４は、発光素子２からの光を受光して電
気信号（以下、「受光信号」と記す）に変換する。この
受光信号はスイッチ素子（図示せず）のゲート電極に与
えられ、このスイッチ素子の導通を制御する。このスイ
ッチ素子を構成するパワーＭＯＳトランジスタを導通制
御するためには、通常、そのゲート電極に与えられる受
光信号の電圧として約５Ｖ程度を必要とする。このた
め、受光信号を生成する受光素子２は、単体で約0.5Ｖ
程度の電圧を発生するフォトダイオードを１０数段にわ
たって直列接続したフォトダイオードのアレイを半導体
基板上に形成して構成されている。
レー装置において、リードフレーム１ｂのリード電極に
外部から入力信号が印加されると、発光素子２が励起さ
れて発光する。この発光素子２が発する光は光結合路を
構成する透明シリコン樹脂６を介して受光素子４に伝達
され、受光素子４は、発光素子２からの光を受光して電
気信号（以下、「受光信号」と記す）に変換する。この
受光信号はスイッチ素子（図示せず）のゲート電極に与
えられ、このスイッチ素子の導通を制御する。このスイ
ッチ素子を構成するパワーＭＯＳトランジスタを導通制
御するためには、通常、そのゲート電極に与えられる受
光信号の電圧として約５Ｖ程度を必要とする。このた
め、受光信号を生成する受光素子２は、単体で約0.5Ｖ
程度の電圧を発生するフォトダイオードを１０数段にわ
たって直列接続したフォトダイオードのアレイを半導体
基板上に形成して構成されている。
【０００６】なお、フォトダイオードのアレイを半導体
基板上に形成して受光素子２を構成するにあたっては、
この半導体基板を介して各フォトダイオードがショート
することのないように電気的に絶縁する必要がある。半
導体基板上に形成する各素子を電気的に絶縁する方法と
しては、各素子間に介在するＰＮ接合を逆バイアスする
方法（ＰＮ接合逆バイアス法）があるが、フォトダイド
ードを直列に接続した場合には、その構造上、この方法
を用いることができず、一般にはレーザ再結晶法或いは
誘電体分離法等を用いて分離する。
基板上に形成して受光素子２を構成するにあたっては、
この半導体基板を介して各フォトダイオードがショート
することのないように電気的に絶縁する必要がある。半
導体基板上に形成する各素子を電気的に絶縁する方法と
しては、各素子間に介在するＰＮ接合を逆バイアスする
方法（ＰＮ接合逆バイアス法）があるが、フォトダイド
ードを直列に接続した場合には、その構造上、この方法
を用いることができず、一般にはレーザ再結晶法或いは
誘電体分離法等を用いて分離する。
【０００７】
【発明が解決しようとする課題】ところで、光結合型リ
レー装置は、例えば電話交換機やモデムにおいて回線を
接続するためのスイッチとしての用途があり、特に、近
年増加しつつあるＰＣＭＣＩＡ(Personal Computer Mem
ory Card International Association)規格準拠のモデ
ムカードへの応用が注目されている。このモデムカード
では、実装するパッケージのサイズが制限され、厚さが
２ｍｍ程度のＳＭＤタイプの薄型パッケージであること
が要求される。図６に示す従来の装置の構造において、
ＰＣＭＣＩＡ規格準拠のモデムカードに搭載可能な薄型
のパッケージに実装しようとする場合、発光素子２と受
光素子４との対向距離を狭めるか、或いはリードフレー
ム１ａ，１ｂの外側を覆う樹脂７の厚さを削る必要があ
る。
レー装置は、例えば電話交換機やモデムにおいて回線を
接続するためのスイッチとしての用途があり、特に、近
年増加しつつあるＰＣＭＣＩＡ(Personal Computer Mem
ory Card International Association)規格準拠のモデ
ムカードへの応用が注目されている。このモデムカード
では、実装するパッケージのサイズが制限され、厚さが
２ｍｍ程度のＳＭＤタイプの薄型パッケージであること
が要求される。図６に示す従来の装置の構造において、
ＰＣＭＣＩＡ規格準拠のモデムカードに搭載可能な薄型
のパッケージに実装しようとする場合、発光素子２と受
光素子４との対向距離を狭めるか、或いはリードフレー
ム１ａ，１ｂの外側を覆う樹脂７の厚さを削る必要があ
る。
【０００８】しかしながら、受光素子２と発光素子４と
の対向距離を狭めると、１次側と２次側との間に要求さ
れる電気的絶縁性能が低下し、電気的なノイズが２次側
に伝達されるという問題が生じる。一方、電気的絶縁性
能を満足するように受光素子２と発光素子４との対向距
離を確保した上で、リードフレーム１ａ及び１ｂの外側
を覆う樹脂７の厚さを削ると、熱的ストレス性能が低下
し、信頼性が著しく損なわれるという問題が生じる。
の対向距離を狭めると、１次側と２次側との間に要求さ
れる電気的絶縁性能が低下し、電気的なノイズが２次側
に伝達されるという問題が生じる。一方、電気的絶縁性
能を満足するように受光素子２と発光素子４との対向距
離を確保した上で、リードフレーム１ａ及び１ｂの外側
を覆う樹脂７の厚さを削ると、熱的ストレス性能が低下
し、信頼性が著しく損なわれるという問題が生じる。
【０００９】本発明は、このような問題に鑑みてなされ
たものであり、装置に要求される１次側と２次側との間
の電気的絶縁性能及び光学的結合性能を損なうことな
く、熱的ストレス性能を維持しつつ、薄型パッケージに
実装することが可能な光結合型リレー装置を提供するこ
とを課題とする。
たものであり、装置に要求される１次側と２次側との間
の電気的絶縁性能及び光学的結合性能を損なうことな
く、熱的ストレス性能を維持しつつ、薄型パッケージに
実装することが可能な光結合型リレー装置を提供するこ
とを課題とする。
【００１０】
【課題を解決するための手段】本発明は、前記課題を解
決達成するため、以下の構成を有する。即ち、本発明に
係る光結合型リレー装置は、入力信号に基づき発光する
発光手段と、前記発光手段が発した光を受光して受光信
号を生成する受光手段と、前記受光信号に基づいて導通
するスイッチ手段とを備え、 前記発光手段は、絶縁性
及び透光性を有する基板を介して前記受光手段の受光面
上に配設されるとともに、前記発光手段の電極と該発光
手段の横方向に位置する発光側リードフレームとが金線
により接続され、前記受光手段及びスイッチ手段は、同
一チップ上に形成された受光側リードフレーム上に配設
され、前記受光手段は、前記基板及び発光手段とともに
光結合路を形成する透明樹脂に一体的に覆われ、リード
電極となる各リードフレームのリード部分を除いて遮光
樹脂にて封止して構成されている。
決達成するため、以下の構成を有する。即ち、本発明に
係る光結合型リレー装置は、入力信号に基づき発光する
発光手段と、前記発光手段が発した光を受光して受光信
号を生成する受光手段と、前記受光信号に基づいて導通
するスイッチ手段とを備え、 前記発光手段は、絶縁性
及び透光性を有する基板を介して前記受光手段の受光面
上に配設されるとともに、前記発光手段の電極と該発光
手段の横方向に位置する発光側リードフレームとが金線
により接続され、前記受光手段及びスイッチ手段は、同
一チップ上に形成された受光側リードフレーム上に配設
され、前記受光手段は、前記基板及び発光手段とともに
光結合路を形成する透明樹脂に一体的に覆われ、リード
電極となる各リードフレームのリード部分を除いて遮光
樹脂にて封止して構成されている。
【００１１】また、本発明に係る光結合型リレー装置
は、前記受光手段及びスイッチ手段が、レーザ再結晶法
又は誘電体分離法を用いて形成されて構成されている。
さらに、本発明に係る光結合型リレー装置は、前記発光
手段が、前記受光手段の受光面中央部に配設されて構成
されている。
は、前記受光手段及びスイッチ手段が、レーザ再結晶法
又は誘電体分離法を用いて形成されて構成されている。
さらに、本発明に係る光結合型リレー装置は、前記発光
手段が、前記受光手段の受光面中央部に配設されて構成
されている。
【００１２】ここで、前記発光手段及び受光手段が、透
明樹脂により一体的に覆われて、遮光樹脂に封止されて
もよいし、前記発光手段、受光手段及びスイッチ手段
が、透明樹脂により一体的に覆われて、遮光樹脂に封止
されてもよい。
明樹脂により一体的に覆われて、遮光樹脂に封止されて
もよいし、前記発光手段、受光手段及びスイッチ手段
が、透明樹脂により一体的に覆われて、遮光樹脂に封止
されてもよい。
【００１３】前記構成された本発明は、以下のように作
用する。即ち、本発明に係る光結合型リレー装置によれ
ば、発光手段は基板を介して受光手段の受光面上に配設
されるので、発光手段と受光手段との間の電気的絶縁性
能は基板の特性により定められる。従って、基板の電気
的絶縁性能を選択することにより、発光手段と受光手段
との間の距離を小さく設定することができる。
用する。即ち、本発明に係る光結合型リレー装置によれ
ば、発光手段は基板を介して受光手段の受光面上に配設
されるので、発光手段と受光手段との間の電気的絶縁性
能は基板の特性により定められる。従って、基板の電気
的絶縁性能を選択することにより、発光手段と受光手段
との間の距離を小さく設定することができる。
【００１４】また、受光手段の受光面の中央部に位置す
る発光手段の周囲は、受光面の外周領域に取り巻かれ、
発光手段が周囲に発する光を受光面が受光する。さら
に、受光手段及びスイッチ手段が同一チップ上に一体的
に形成され、パッケージに実装する上でも一体的に実装
される。
る発光手段の周囲は、受光面の外周領域に取り巻かれ、
発光手段が周囲に発する光を受光面が受光する。さら
に、受光手段及びスイッチ手段が同一チップ上に一体的
に形成され、パッケージに実装する上でも一体的に実装
される。
【００１５】さらにまた、透明樹脂が光結合路を形成
し、発光手段が発する光は透明樹脂が形成する光形成路
を経由して受光素子の受光面に到達する。さらにまた、
透明樹脂が光結合路を形成し、発光手段が発する光は透
明樹脂が形成する光形成路を経由して受光素子の受光面
に到達する。
し、発光手段が発する光は透明樹脂が形成する光形成路
を経由して受光素子の受光面に到達する。さらにまた、
透明樹脂が光結合路を形成し、発光手段が発する光は透
明樹脂が形成する光形成路を経由して受光素子の受光面
に到達する。
【００１６】
【発明の実施の形態】以下、図１〜図５を参照しなが
ら、本発明の実施の形態に係る光結合型リレー装置につ
いて説明する。ここで、図１は本発明の第１の実施形態
に係る光結合型リレー装置の外観斜視図であり、図２は
図１におけるＡ−Ａ断面図であり、図３は図１における
Ｂ−Ｂ断面略図である。また、図４は図２及び図３に示
す装置を構成する受光素子の上面図である。さらに、図
５は本発明の第２の実施形態に係る光結合型リレー装置
の主要部を説明するための説明図である。なお、各図に
おいて、前述の図６に示す従来装置の構成要素と同一ま
たは相当部分には同一符号を付す。
ら、本発明の実施の形態に係る光結合型リレー装置につ
いて説明する。ここで、図１は本発明の第１の実施形態
に係る光結合型リレー装置の外観斜視図であり、図２は
図１におけるＡ−Ａ断面図であり、図３は図１における
Ｂ−Ｂ断面略図である。また、図４は図２及び図３に示
す装置を構成する受光素子の上面図である。さらに、図
５は本発明の第２の実施形態に係る光結合型リレー装置
の主要部を説明するための説明図である。なお、各図に
おいて、前述の図６に示す従来装置の構成要素と同一ま
たは相当部分には同一符号を付す。
【００１７】図１に外観を示す第１の実施形態の光結合
型リレー装置は、図２にそのＡ−Ａ断面構造を示すよう
に、リードフレーム１Ａに銀ペーストなどの導電性接着
部材を用いて接着して配設された受光素子２（受光手
段）の後述する受光面上に、絶縁性及び透光性を有する
ガラス基板３（基板）を介して発光素子４（発光手段）
を配設して構成されている。
型リレー装置は、図２にそのＡ−Ａ断面構造を示すよう
に、リードフレーム１Ａに銀ペーストなどの導電性接着
部材を用いて接着して配設された受光素子２（受光手
段）の後述する受光面上に、絶縁性及び透光性を有する
ガラス基板３（基板）を介して発光素子４（発光手段）
を配設して構成されている。
【００１８】また、図３にそのＢ−Ｂ断面構造を概略的
に示すように、受光素子２の両側には、受光素子２が出
力する受光信号に基づいて導通するスイッチ素子５Ａ及
び５Ｂ（スイッチ手段）がリードフレーム１Ａａ及び１
Ａｂ上に配設されている。さらに、同図に示すリードフ
レーム１Ａ，１Ａａ，１Ａｂのそれぞれに配設された受
光素子２及びスイッチ素子５Ａ，５Ｂの各電極は、前述
の図２に示すように、超音波熱圧着された金線を介して
各素子が配設されたリードフレームに接続されており、
発光素子４の電極も又同様に、金線を介してリードフレ
ーム１Ｂに接続されている。
に示すように、受光素子２の両側には、受光素子２が出
力する受光信号に基づいて導通するスイッチ素子５Ａ及
び５Ｂ（スイッチ手段）がリードフレーム１Ａａ及び１
Ａｂ上に配設されている。さらに、同図に示すリードフ
レーム１Ａ，１Ａａ，１Ａｂのそれぞれに配設された受
光素子２及びスイッチ素子５Ａ，５Ｂの各電極は、前述
の図２に示すように、超音波熱圧着された金線を介して
各素子が配設されたリードフレームに接続されており、
発光素子４の電極も又同様に、金線を介してリードフレ
ーム１Ｂに接続されている。
【００１９】そして、前述の図２に示すように、受光素
子２は、ガラス基板３を介して配設された発光素子４と
共に光結合路を形成する透明シリコン樹脂６（透明樹
脂）に一体的に覆われ、リード電極となる各リードフレ
ームのリード部分を除いて全体が不透明エポキシ樹脂７
（遮光樹脂）により封止されている。なお、図２及び図
３に示すガラス基板３の片面には導電性透明薄膜電極
（符号なし）が形成されており、この片面側に発光素子
４が固定されて、導電性透明薄膜電極が発光素子２の一
方の引き出し電極となる。
子２は、ガラス基板３を介して配設された発光素子４と
共に光結合路を形成する透明シリコン樹脂６（透明樹
脂）に一体的に覆われ、リード電極となる各リードフレ
ームのリード部分を除いて全体が不透明エポキシ樹脂７
（遮光樹脂）により封止されている。なお、図２及び図
３に示すガラス基板３の片面には導電性透明薄膜電極
（符号なし）が形成されており、この片面側に発光素子
４が固定されて、導電性透明薄膜電極が発光素子２の一
方の引き出し電極となる。
【００２０】ここで、図２及び図３に示す受光素子２の
上面には、図４に例示するように、フォトダイオードの
アレイが形成された受光領域２Ａと、発光素子４が絶縁
ガラス基板３を介して配設される発光素子配設領域２Ｂ
とからなる受光面が形成されている。この発光素子配設
領域２Ｂは、受光面中央部に設けられており、フォトダ
イオードなどが一切形成されていない所謂フィールド領
域となっている。これにより、受光面にガラス基板３を
介して発光素子４を配設する際の物理的ダメージが装置
の性能に与える影響を回避するものとなっている。ま
た、同図に示すように、受光素子２の上面の２ケ所のコ
ーナー部には、上部電極２Ｃが形成されており、この電
極に受光信号が現れるものとなっている。
上面には、図４に例示するように、フォトダイオードの
アレイが形成された受光領域２Ａと、発光素子４が絶縁
ガラス基板３を介して配設される発光素子配設領域２Ｂ
とからなる受光面が形成されている。この発光素子配設
領域２Ｂは、受光面中央部に設けられており、フォトダ
イオードなどが一切形成されていない所謂フィールド領
域となっている。これにより、受光面にガラス基板３を
介して発光素子４を配設する際の物理的ダメージが装置
の性能に与える影響を回避するものとなっている。ま
た、同図に示すように、受光素子２の上面の２ケ所のコ
ーナー部には、上部電極２Ｃが形成されており、この電
極に受光信号が現れるものとなっている。
【００２１】このような構造を有する本実施形態の装置
において、図２及び図３に示す発光素子４が図示しない
入力信号に基づき励起して発光すると、その側面から発
する光は光結合路を形成する透明シリコン樹脂６を透過
し、この透明シリコン樹脂６と不透明エポキシ樹脂７と
の界面で反射されて、やがて図４に示す受光素子２の受
光領域２Ａ（受光面）に到達する。一方、発光素子４の
下面（ガラス基板３との接着面）から発する光は、ガラ
ス基板３を透過した後に透明シリコン樹脂６を透過し
て、同様に図４に示す受光領域２Ａに到達する。
において、図２及び図３に示す発光素子４が図示しない
入力信号に基づき励起して発光すると、その側面から発
する光は光結合路を形成する透明シリコン樹脂６を透過
し、この透明シリコン樹脂６と不透明エポキシ樹脂７と
の界面で反射されて、やがて図４に示す受光素子２の受
光領域２Ａ（受光面）に到達する。一方、発光素子４の
下面（ガラス基板３との接着面）から発する光は、ガラ
ス基板３を透過した後に透明シリコン樹脂６を透過し
て、同様に図４に示す受光領域２Ａに到達する。
【００２２】受光領域２Ａに到達した光は、受光素子２
により光電変換されて上部電極２Ｃに受光信号として生
成されて現れる。この受光信号は、前述の従来装置と同
様に、パワーＭＯＳトランジスタ等からなるスイッチ素
子５Ａ，５Ｂのゲート電極に与えられ、これらスイッチ
素子５Ａ，５Ｂは受光信号に基づいて導通する。以上に
より、１次側と２次側が光結合されて、入力信号に応じ
てスイッチ素子の導通が制御される。
により光電変換されて上部電極２Ｃに受光信号として生
成されて現れる。この受光信号は、前述の従来装置と同
様に、パワーＭＯＳトランジスタ等からなるスイッチ素
子５Ａ，５Ｂのゲート電極に与えられ、これらスイッチ
素子５Ａ，５Ｂは受光信号に基づいて導通する。以上に
より、１次側と２次側が光結合されて、入力信号に応じ
てスイッチ素子の導通が制御される。
【００２３】次に、図１〜図３に示す本実施形態に係る
装置のアセンブリ工程の概略を参考的に紹介しておく。
先ず、図２または図３に示すリードフレーム１Ａ（１Ａ
ａ，１Ａｂ）及び１Ｂに受光素子２及びスイッチ素子５
Ａ，５Ｂを銀(Ag)ペースト等の導電性接着部材を用いて
それぞれ接着して固定する。次に、受光素子２の受光面
の発光素子配設領域２Ｂにガラス基板３を絶縁性の接着
部材を用いて固定する。この場合、ガラス基板３の導電
性透明薄膜電極が形成されていない面を受光素子２の受
光面に接着する。なお、この導電性透明薄膜電極は、例
えば、Ｉｎ2Ｏ3，ＳｎＯ2，ＺｎＯ，Ｃｄ2ＳｎＯ4，Ｃ
ｄＯ，ＴｉＯ2などの導電性透過膜を用いて形成され
る。
装置のアセンブリ工程の概略を参考的に紹介しておく。
先ず、図２または図３に示すリードフレーム１Ａ（１Ａ
ａ，１Ａｂ）及び１Ｂに受光素子２及びスイッチ素子５
Ａ，５Ｂを銀(Ag)ペースト等の導電性接着部材を用いて
それぞれ接着して固定する。次に、受光素子２の受光面
の発光素子配設領域２Ｂにガラス基板３を絶縁性の接着
部材を用いて固定する。この場合、ガラス基板３の導電
性透明薄膜電極が形成されていない面を受光素子２の受
光面に接着する。なお、この導電性透明薄膜電極は、例
えば、Ｉｎ2Ｏ3，ＳｎＯ2，ＺｎＯ，Ｃｄ2ＳｎＯ4，Ｃ
ｄＯ，ＴｉＯ2などの導電性透過膜を用いて形成され
る。
【００２４】次に、ガラス基板３の上に発光素子４を銀
ペーストなどの導電性接着部材を用いて固定する。この
とき、発光素子４はガラス基板３に形成された導電性透
明薄膜電極と電気的に接続されて固定される。次に、各
素子とリードフレームとを金線により配線する。この金
線は超音波熱圧着法により各素子の電極及びリードフレ
ームに固定される。次に、受光素子２及び発光素子４を
一体的に透明シリコン樹脂６で覆い、この透明シリコン
樹脂６を熱硬化させて光結合路を形成する。最後に、リ
ード電極となる各リードフレームのリード部分を除いて
不透明エポキシ樹脂７を用いてトランスファモールド成
型法により封止して、図１〜図３に示す本実施形態の装
置のアセンブリが終了する。
ペーストなどの導電性接着部材を用いて固定する。この
とき、発光素子４はガラス基板３に形成された導電性透
明薄膜電極と電気的に接続されて固定される。次に、各
素子とリードフレームとを金線により配線する。この金
線は超音波熱圧着法により各素子の電極及びリードフレ
ームに固定される。次に、受光素子２及び発光素子４を
一体的に透明シリコン樹脂６で覆い、この透明シリコン
樹脂６を熱硬化させて光結合路を形成する。最後に、リ
ード電極となる各リードフレームのリード部分を除いて
不透明エポキシ樹脂７を用いてトランスファモールド成
型法により封止して、図１〜図３に示す本実施形態の装
置のアセンブリが終了する。
【００２５】以上説明した第１の実施形態の装置では、
発光素子４はガラス基板３を介して受光素子２の受光面
上に配設されるので、発光素子４と受光素子２との間の
電気的絶縁性能はガラス基板３の特性により定められ
る。従って、受光素子２と発光素子４との対向距離はガ
ラス基板３の厚さで定められ、ガラス基板３の電気的絶
縁性能を選択することにより、発光素子４と受光素子２
との間の距離を小さく設定することができ、これによ
り、装置の縦方向のサイズが小さくなる。また、本実施
形態では、発光素子４の電極が接続されるリードフレー
ムを発光素子２の横方向に位置させているので、装置の
縦方向のサイズがさらに小さくなる。
発光素子４はガラス基板３を介して受光素子２の受光面
上に配設されるので、発光素子４と受光素子２との間の
電気的絶縁性能はガラス基板３の特性により定められ
る。従って、受光素子２と発光素子４との対向距離はガ
ラス基板３の厚さで定められ、ガラス基板３の電気的絶
縁性能を選択することにより、発光素子４と受光素子２
との間の距離を小さく設定することができ、これによ
り、装置の縦方向のサイズが小さくなる。また、本実施
形態では、発光素子４の電極が接続されるリードフレー
ムを発光素子２の横方向に位置させているので、装置の
縦方向のサイズがさらに小さくなる。
【００２６】次に、本発明の第２の実施形態の装置につ
いて、図５を参照して説明する。前述の図１に示す第１
の実施形態の装置が受光素子２とスイッチ素子５Ａ，５
Ｂとを分離して構成したものであるのに対し、図５
（ａ）に概略的に構造を示す本実施形態の装置は、前述
の図３に示す受光素子２及びスイッチ素子５Ａ，５Ｂを
図５（ａ）に示す受光スイッチ素子２０として構成し、
これらの素子を同一チップ上（同一基板上）に集約した
ものである。即ち、図５（ａ）において、リードフレー
ム１Ａに配設された受光スイッチ素子２０の上面には、
例えば、同図（ｂ）に例示するように、前述の受光素子
２に相当する光結合素子領域２００に加えて、スイッチ
素子５Ａ，５Ｂに相当するスイッチ素子領域５００が形
成されている。
いて、図５を参照して説明する。前述の図１に示す第１
の実施形態の装置が受光素子２とスイッチ素子５Ａ，５
Ｂとを分離して構成したものであるのに対し、図５
（ａ）に概略的に構造を示す本実施形態の装置は、前述
の図３に示す受光素子２及びスイッチ素子５Ａ，５Ｂを
図５（ａ）に示す受光スイッチ素子２０として構成し、
これらの素子を同一チップ上（同一基板上）に集約した
ものである。即ち、図５（ａ）において、リードフレー
ム１Ａに配設された受光スイッチ素子２０の上面には、
例えば、同図（ｂ）に例示するように、前述の受光素子
２に相当する光結合素子領域２００に加えて、スイッチ
素子５Ａ，５Ｂに相当するスイッチ素子領域５００が形
成されている。
【００２７】この場合、その構造上、同一チップ上に形
成される光結合素子領域２００とスイッチ素子領域５０
０との間を、ＰＮ接合逆バイアス法によっては電気的に
絶縁することはできないので、光結合素子領域２００に
形成される受光素子（フォトダイオード）及びスイッチ
素子領域５００に形成されるスイッチ素子（パワーＭＯ
Ｓトランジスタ）のそれぞれをレーザ再結晶法または誘
電体分離法を用いて形成して、これらの電気的な絶縁を
図る。
成される光結合素子領域２００とスイッチ素子領域５０
０との間を、ＰＮ接合逆バイアス法によっては電気的に
絶縁することはできないので、光結合素子領域２００に
形成される受光素子（フォトダイオード）及びスイッチ
素子領域５００に形成されるスイッチ素子（パワーＭＯ
Ｓトランジスタ）のそれぞれをレーザ再結晶法または誘
電体分離法を用いて形成して、これらの電気的な絶縁を
図る。
【００２８】以上説明した第２の実施形態の装置では、
受光素子とスイッチ素子とを同一チップ上に集約したの
で、実装上必要とされる受光素子とスイッチ素子との間
隔を設ける必要がなくなるので、装置の縦方向のサイズ
が小さくなることに加えて、横方向のサイズも小さくな
る。
受光素子とスイッチ素子とを同一チップ上に集約したの
で、実装上必要とされる受光素子とスイッチ素子との間
隔を設ける必要がなくなるので、装置の縦方向のサイズ
が小さくなることに加えて、横方向のサイズも小さくな
る。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
によれば以下のような効果を得ることができる。即ち、
本発明によれば、発光素子（発光手段）をガラス基板
（基板）を介して受光素子（受光手段）の受光面上に配
設したので、装置を縦方向に小型化することができ、１
次側と２次側との間の電気的絶縁性能及び光結合性能並
びに熱的ストレス性能を損なうことなく、薄型パッケー
ジに実装した光結合型リレー装置を得ることができる。
によれば以下のような効果を得ることができる。即ち、
本発明によれば、発光素子（発光手段）をガラス基板
（基板）を介して受光素子（受光手段）の受光面上に配
設したので、装置を縦方向に小型化することができ、１
次側と２次側との間の電気的絶縁性能及び光結合性能並
びに熱的ストレス性能を損なうことなく、薄型パッケー
ジに実装した光結合型リレー装置を得ることができる。
【００３０】また、本記載の発明によれば、受光素子の
受光面中央部に発光素子を配設したので、受光素子は発
光素子が発した光を有効に受光することができ、装置の
動作余裕を向上させることができる。
受光面中央部に発光素子を配設したので、受光素子は発
光素子が発した光を有効に受光することができ、装置の
動作余裕を向上させることができる。
【００３１】さらに、本発明によれば、受光素子とスイ
ッチ素子とを同一チップ上（同一基板上）に形成したの
で、装置の横方向のサイズを小さくすることができ、装
置をさらに小型に実現することができる。
ッチ素子とを同一チップ上（同一基板上）に形成したの
で、装置の横方向のサイズを小さくすることができ、装
置をさらに小型に実現することができる。
【００３２】さらにまた、本記載の発明によれば、発光
素子と受光素子とを透明シリコン樹脂（透明樹脂）によ
り一体的に覆って不透明エポキシ樹脂（遮光樹脂）に封
止したので、発光素子が発した光が透明樹脂と遮光樹脂
との界面に反射されて受光素子の受光面に有効に導か
れ、装置の動作余裕をさらに向上させることができる。
素子と受光素子とを透明シリコン樹脂（透明樹脂）によ
り一体的に覆って不透明エポキシ樹脂（遮光樹脂）に封
止したので、発光素子が発した光が透明樹脂と遮光樹脂
との界面に反射されて受光素子の受光面に有効に導か
れ、装置の動作余裕をさらに向上させることができる。
【図１】本発明の第１の実施形態に係る光結合型リレー
装置の外観斜視図である。
装置の外観斜視図である。
【図２】本発明の第１の実施形態に係る光結合型リレー
装置のＡ−Ａ断面図である。
装置のＡ−Ａ断面図である。
【図３】本発明の第１の実施形態に係る光結合型リレー
装置のＢ−Ｂ概略断面図である。
装置のＢ−Ｂ概略断面図である。
【図４】本発明の第１の実施形態に係る光結合型リレー
装置を構成する受光素子の上面図である。
装置を構成する受光素子の上面図である。
【図５】（ａ）は、本発明の第２の実施形態に係る光結
合型リレー装置の主要部の構造を説明するための説明図
である。（ｂ）は、本発明の第２の実施形態に係る光結
合型リレー装置を構成する受光スイッチ素子の上面図で
ある。
合型リレー装置の主要部の構造を説明するための説明図
である。（ｂ）は、本発明の第２の実施形態に係る光結
合型リレー装置を構成する受光スイッチ素子の上面図で
ある。
【図６】従来の光結合型リレー装置の断面図である。
【符号の説明】
１Ａ，１Ａａ，１Ａｂ，１Ｂ リードフレーム
２ 受光素子
２Ａ 受光領域
２Ｂ 発光素子配設領域
２Ｃ 上部電極
３ ガラス基板
４ 発光素子
５Ａ，５Ｂ スイッチ素子
６ 透明シリコン樹脂
７ 不透明エポキシ樹脂
２０ 受光スイッチ素子
２００ 光結合素子領域
５００ スイッチ素子領域
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 31/12
Claims (5)
- 【請求項１】 入力信号に基づき発光する発光手段と、
前記発光手段が発した光を受光して受光信号を生成する
受光手段と、前記受光信号に基づいて導通するスイッチ
手段とを備え、 前記発光手段は、絶縁性及び透光性を有する基板を介し
て前記受光手段の受光面上に配設されるとともに、前記
発光手段の電極と該発光手段の横方向に位置する発光側
リードフレームとが金線により接続され、 前記受光手段及びスイッチ手段は、同一チップ上に形成
された受光側リードフレーム上に配設され、前記受光手段は、前記基板及び発光手段とともに光結合
路を形成する透明樹脂に一体的に覆われ、 リード電極となる各リードフレームのリード部分を除い
て遮光樹脂にて封止したことを特徴とする光結合型リレ
ー装置。 - 【請求項２】 前記受光手段及びスイッチ手段は、レー
ザ再結晶法又は誘電体分離法を用いて形成されることを
特徴とする請求項１に記載の光結合型リレー装置。 - 【請求項３】 前記発光手段は、前記受光手段の受光面
中央部に配設されたことを特徴とする請求項１又は２に
記載の光結合型リレー装置。 - 【請求項４】 前記発光手段及び受光手段は、透明樹脂
により一体的に覆われて、遮光樹脂に封止されたことを
特徴とする請求項１、２又は３に記載の光結合型リレー
装置。 - 【請求項５】 前記発光手段、受光手段及びスイッチ手
段は、透明樹脂により一体的に覆われて、遮光樹脂に封
止されたことを特徴とする請求項１、２又は３に記載の
光結合型リレー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22494596A JP3415369B2 (ja) | 1996-08-27 | 1996-08-27 | 光結合型リレー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22494596A JP3415369B2 (ja) | 1996-08-27 | 1996-08-27 | 光結合型リレー装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070306A JPH1070306A (ja) | 1998-03-10 |
| JP3415369B2 true JP3415369B2 (ja) | 2003-06-09 |
Family
ID=16821664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22494596A Expired - Fee Related JP3415369B2 (ja) | 1996-08-27 | 1996-08-27 | 光結合型リレー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415369B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004146815A (ja) * | 2002-09-30 | 2004-05-20 | Sanyo Electric Co Ltd | 発光素子 |
| US7736070B2 (en) * | 2005-08-31 | 2010-06-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Double mold optocoupler |
| JP2017147364A (ja) * | 2016-02-18 | 2017-08-24 | 株式会社東芝 | 半導体モジュール |
| CN111162067A (zh) * | 2018-11-08 | 2020-05-15 | 喆富创新科技股份有限公司 | 在晶圆上形成层叠样式的光耦结构 |
-
1996
- 1996-08-27 JP JP22494596A patent/JP3415369B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1070306A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9379095B2 (en) | Photocoupler | |
| JP2000232235A (ja) | 半導体装置 | |
| JP3415369B2 (ja) | 光結合型リレー装置 | |
| JP6216418B2 (ja) | 半導体装置 | |
| JP2001185751A (ja) | 表面実装型赤外線通信モジュールの構造および駆動回路 | |
| CN111211198B (zh) | 光耦合装置 | |
| JP3242476B2 (ja) | 光半導体装置 | |
| JP6226393B2 (ja) | 光結合装置 | |
| JP3467174B2 (ja) | 光結合素子 | |
| JP3505986B2 (ja) | 半導体リレー | |
| JP2008091671A (ja) | 光結合装置 | |
| JPH10270742A (ja) | フォトダイオード | |
| JPH09289335A (ja) | 光結合素子 | |
| JP4337237B2 (ja) | 半導体リレー | |
| JPH0412696Y2 (ja) | ||
| JP2003234500A (ja) | 光結合素子 | |
| JP3437363B2 (ja) | 光結合装置 | |
| JPH07335932A (ja) | 光学装置 | |
| JPS6081877A (ja) | 光結合半導体装置 | |
| JPH11238906A (ja) | 光結合装置 | |
| JPH07169990A (ja) | 光受信装置 | |
| JPH07162032A (ja) | フィルムキャリア型光結合装置 | |
| JPH11163392A (ja) | 半導体リレー | |
| JPH11163393A (ja) | 半導体リレー | |
| JP2000340830A (ja) | 光結合型半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |