JPS62131555A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62131555A JPS62131555A JP60272183A JP27218385A JPS62131555A JP S62131555 A JPS62131555 A JP S62131555A JP 60272183 A JP60272183 A JP 60272183A JP 27218385 A JP27218385 A JP 27218385A JP S62131555 A JPS62131555 A JP S62131555A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- frame
- optical sensor
- sensor chip
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、小型化と構成の簡略化を図った半導体集積
回路装置に関するものである。
回路装置に関するものである。
第４図は従来の半導体集積回路装置の上面図で、この例
は光センサデツプを含むＩＣ千・ツブとの２千・ツブを
透明モールドパッケージした場合を示すものである。こ
の図において、１は透明モールドパッケージ、２ａばＩ
Ｃチップ、２ｂは光セシサヂップ、３はフレーム、４ａ
は前記１ｃチツプ２ａと光センサチップ２ｂの共通リー
ドピン、４１）は前記ＩＣチップ２ａのＩＣ用リードピ
ン、４ｃは、外部配線８を必要とするＩＣチ、ノブ２ａ
と光セ。
は光センサデツプを含むＩＣ千・ツブとの２千・ツブを
透明モールドパッケージした場合を示すものである。こ
の図において、１は透明モールドパッケージ、２ａばＩ
Ｃチップ、２ｂは光セシサヂップ、３はフレーム、４ａ
は前記１ｃチツプ２ａと光センサチップ２ｂの共通リー
ドピン、４１）は前記ＩＣチップ２ａのＩＣ用リードピ
ン、４ｃは、外部配線８を必要とするＩＣチ、ノブ２ａ
と光セ。
サチップ２ｂとを結ぶリードピン、５ａはＩＣ用ワイヤ
、５ｂば光センサ用ワイヤ ７ ｔｔｆ、ｔ 前記ＩＣ
チップ２ａ上のワイヤボンド用パッド、７ｂは前記セン
サチ・ソイ２ｂ上のワイヤボンド用パ・ソドを示す。
、５ｂば光センサ用ワイヤ ７ ｔｔｆ、ｔ 前記ＩＣ
チップ２ａ上のワイヤボンド用パッド、７ｂは前記セン
サチ・ソイ２ｂ上のワイヤボンド用パ・ソドを示す。
従来の光センサデツプ２ｂを含む２千ツーノ°の■Ｃ１
ｅ透明モールドパ・ソケージ１に入れるｌｌ５Ｊ合には
、第４図に示すようにフレーム３と同一面側にＩＣチッ
プ２ａと光セシサ千ツブ２））の２チツプをマウントし
、共通リードピ／４ａの５ように、外部ピンのリードを
内部に引き込むことに、ＬすＩＣチップ２ａと光センサ
チップ２ｂとのインタフエース配綿として使用（７てい
る。またＩＣデツプ２ａと光セレ→１チップ２ｂのイン
クフェースが多い場合はリードピン４ｃおよび外部配線
８で図示の１゜うに接続する場合がある。
ｅ透明モールドパ・ソケージ１に入れるｌｌ５Ｊ合には
、第４図に示すようにフレーム３と同一面側にＩＣチッ
プ２ａと光セシサ千ツブ２））の２チツプをマウントし
、共通リードピ／４ａの５ように、外部ピンのリードを
内部に引き込むことに、ＬすＩＣチップ２ａと光センサ
チップ２ｂとのインタフエース配綿として使用（７てい
る。またＩＣデツプ２ａと光セレ→１チップ２ｂのイン
クフェースが多い場合はリードピン４ｃおよび外部配線
８で図示の１゜うに接続する場合がある。
また光が入射ずろ面と同一面側にＩＣデツプ２ａがある
ため、１０回路が光に上って誤動作しないように、ＩＣ
チップ２ａには、最上部にパッド以外の全面にＡ１層に
よる遮光膜を配するか、も（７くはＩＣチップ２ａ上の
モールド部に黒色樹ＩＭに上ってコーティングする等し
て使用している。
ため、１０回路が光に上って誤動作しないように、ＩＣ
チップ２ａには、最上部にパッド以外の全面にＡ１層に
よる遮光膜を配するか、も（７くはＩＣチップ２ａ上の
モールド部に黒色樹ＩＭに上ってコーティングする等し
て使用している。
従来の光センサチップ２ｂを含む２チツプの透明モール
ドパッケージでは、２つのチップ長が加算され、かつイ
ンク７エース用の配線を内部にとり込むため、モールド
外形が大きくなるという欠点があった。。
ドパッケージでは、２つのチップ長が加算され、かつイ
ンク７エース用の配線を内部にとり込むため、モールド
外形が大きくなるという欠点があった。。
また外部配線８によるジャンパ線を必要としたり、余分
なリードビン数が必要になるという欠点があった。
なリードビン数が必要になるという欠点があった。
さらに遮光のために、ＩＣ工程が増加したり、コーティ
ングの必要がある等の問題点があった。
ングの必要がある等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、小型で、工程数を減少せしめた半導体集積
回路装置位を１’Ｊることを目的とずろ。
れたもので、小型で、工程数を減少せしめた半導体集積
回路装置位を１’Ｊることを目的とずろ。
この発明に係る半導体集積回路装置は、フレームをはさ
／して入射光側に光センサチップまたはＩＣチップをマ
ウントし、反対側にＩ Ｃデツプをラウン１−し、各チ
ップのインタフェース配線をフＬ・−ムの両側から所定
の同一リードピンにワイヤボンドして樹脂モールドした
ものである。
／して入射光側に光センサチップまたはＩＣチップをマ
ウントし、反対側にＩ Ｃデツプをラウン１−し、各チ
ップのインタフェース配線をフＬ・−ムの両側から所定
の同一リードピンにワイヤボンドして樹脂モールドした
ものである。
この発明においては、各チップがフレームをはさんで両
側にマウントされることから、外形寸法が小さくなると
ともに、入射光側に光センサチップをマウントシた場合
にはＩＣチップへの光の入射はフレームが遮光すること
になる。またフレーム両側よりワイヤボンドされるので
、余分な外部配線やリードピンを使用ずろことがなくな
る。
側にマウントされることから、外形寸法が小さくなると
ともに、入射光側に光センサチップをマウントシた場合
にはＩＣチップへの光の入射はフレームが遮光すること
になる。またフレーム両側よりワイヤボンドされるので
、余分な外部配線やリードピンを使用ずろことがなくな
る。
第１図〜第３図はこの発明の一実施例を示すもので、第
１図は半導体集積回路装置の構成を示す側断面図、第２
図、第３図はｎしく上面図と下面図をそれぞれ示す。
１図は半導体集積回路装置の構成を示す側断面図、第２
図、第３図はｎしく上面図と下面図をそれぞれ示す。
これらの図において、第４図と同一符号は同一構成部分
を示し、６は前記光センサチップ２ｂへ入射ずろ入射光
である。この実施例ではＩＣチップ２ａと光センサチッ
プ２ｂをフレーム３をはさ／して上面側と下面側に配置
したものである。すなわちＩＣデツプ２ａを上面側（入
射光６と反対側）に配置し、光センサチップ２ｂを反対
側（入射光６側）に配置したものである。
を示し、６は前記光センサチップ２ｂへ入射ずろ入射光
である。この実施例ではＩＣチップ２ａと光センサチッ
プ２ｂをフレーム３をはさ／して上面側と下面側に配置
したものである。すなわちＩＣデツプ２ａを上面側（入
射光６と反対側）に配置し、光センサチップ２ｂを反対
側（入射光６側）に配置したものである。
またＩＣチップ２ａ、光センサチップ２ｂと共通リード
ピンｄａ、ＩＣ用外部リードピン４ｂへのワイヤボンド
は、フレーム３の両面より所定のリードビンにそれぞれ
ワイヤボンドするようにしたものである。
ピンｄａ、ＩＣ用外部リードピン４ｂへのワイヤボンド
は、フレーム３の両面より所定のリードビンにそれぞれ
ワイヤボンドするようにしたものである。
第１図に示す上面側のＩＣチップ２ａは、ＡｕＳｉ等を
用いる高温のグイボンドもしくはＡｇペースト等を用い
る低高によるグイボンドを行い、その後、裏面の光セン
サチップ２ｂをＡｇペーストもしくは樹脂接着剤を用い
てグイボンドし、フレーム３の両方向よりワイヤボンド
を行う。
用いる高温のグイボンドもしくはＡｇペースト等を用い
る低高によるグイボンドを行い、その後、裏面の光セン
サチップ２ｂをＡｇペーストもしくは樹脂接着剤を用い
てグイボンドし、フレーム３の両方向よりワイヤボンド
を行う。
このようにして構成されたＩＣチップ２ａと光センサチ
ップ２ｂを透明樹脂モールドした半導体ａ４％１回路装
置は、第１図に示すように入射光６は光センサチップ２
ｂに入射するが、ＩＣチップ２ａにはフレーム３が遮光
し、光が入らない。
ップ２ｂを透明樹脂モールドした半導体ａ４％１回路装
置は、第１図に示すように入射光６は光センサチップ２
ｂに入射するが、ＩＣチップ２ａにはフレーム３が遮光
し、光が入らない。
また第２図、第３図に示すように、光センサチップ２ｂ
はＩＣチップ２ａのフレーム３のサイズ内に収まってい
るため、従来のように外形寸法が太き（なることはない
。
はＩＣチップ２ａのフレーム３のサイズ内に収まってい
るため、従来のように外形寸法が太き（なることはない
。
さらに、光センサチップ２ｂとＩＣチップ２ａのインタ
フェース配線は、フレーム両面からワイヤボンドにて接
続することにより、インクフェルス配線用の各リードピ
ンｄａ、４ｂの位置を自由に設定できることから従来用
いられていた外部配線や余分なリードビンを必要としな
くなる。
フェース配線は、フレーム両面からワイヤボンドにて接
続することにより、インクフェルス配線用の各リードピ
ンｄａ、４ｂの位置を自由に設定できることから従来用
いられていた外部配線や余分なリードビンを必要としな
くなる。
なお、上記実施例では、光センサチップ２ｂを含む２チ
ツプ構成の半導体集積回路装置の透明モールドパッケー
ジについて説明したが、３チツプ以上の場合にも同様に
構成できる。
ツプ構成の半導体集積回路装置の透明モールドパッケー
ジについて説明したが、３チツプ以上の場合にも同様に
構成できる。
また透明モールドパッケージだけでなく、黒色モールド
パツ′ｒ−ジにおいても２チップ以上を同一パッケージ
内に収めろ場合も、集積化について同様の効果がある。
パツ′ｒ−ジにおいても２チップ以上を同一パッケージ
内に収めろ場合も、集積化について同様の効果がある。
さらに、フレーム３の両面へのマウント、ワイヤボンド
をバンプによって作成する場合も同様の効果がある。
をバンプによって作成する場合も同様の効果がある。
この発明は以上説明したとおり、２つ以上のチップをフ
レームの両面にマウントし、各リードビンを上面、下向
の共通のインタフェースとずろことに上り集積度が高ま
り、小型化が図れるとともに、光センサチップを含む透
明モールドパッケージの場合は、７レームが光センサチ
ップ以外への入射光を遮光することになり、そのための
余分な工程を省略できる等の効果がある。
レームの両面にマウントし、各リードビンを上面、下向
の共通のインタフェースとずろことに上り集積度が高ま
り、小型化が図れるとともに、光センサチップを含む透
明モールドパッケージの場合は、７レームが光センサチ
ップ以外への入射光を遮光することになり、そのための
余分な工程を省略できる等の効果がある。
第１図はこの発明の一実施例を示す半導体集積回路装置
の側断面図、第２図および第３図は第１図の上面図およ
び下面図、第４図は従来の半導体集積回路装置の上面図
を示す。 図において、１は透明モールドパッケージ、２ａはＩＣ
チップ、２ｂは光センサチップ、３はフレーム、４ＪＬ
ｌま共通リードビン、４ｂはＩＣ用り一ドピン、５ａば
ＩＣ用ワイヤ、５ｂは光セッサ用ワイヤ、６は入射光、
７ａ、７ｂはワイヤボッド用パッドを示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図
の側断面図、第２図および第３図は第１図の上面図およ
び下面図、第４図は従来の半導体集積回路装置の上面図
を示す。 図において、１は透明モールドパッケージ、２ａはＩＣ
チップ、２ｂは光センサチップ、３はフレーム、４ＪＬ
ｌま共通リードビン、４ｂはＩＣ用り一ドピン、５ａば
ＩＣ用ワイヤ、５ｂは光セッサ用ワイヤ、６は入射光、
７ａ、７ｂはワイヤボッド用パッドを示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図
Claims (1)
- フレームの入射光側に光センサチップまたはＩＣチップ
をマウントし、前記フレームの入射光側と反対側にＩＣ
チップをマウントし、前記各チップのインタフエース配
線を前記フレームの両側から所定のリードピンにそれぞ
れワイヤボンドした後、樹脂モールドしたことを特徴と
する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272183A JPS62131555A (ja) | 1985-12-03 | 1985-12-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60272183A JPS62131555A (ja) | 1985-12-03 | 1985-12-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131555A true JPS62131555A (ja) | 1987-06-13 |
Family
ID=17510240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60272183A Pending JPS62131555A (ja) | 1985-12-03 | 1985-12-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131555A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255264A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 混成集積回路 |
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
| EP0774162A4 (en) * | 1994-06-28 | 1997-07-30 | Intel Corp | MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES |
| EP1401019A2 (de) * | 2002-09-20 | 2004-03-24 | Robert Bosch Gmbh | Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen |
-
1985
- 1985-12-03 JP JP60272183A patent/JPS62131555A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
| JPH04255264A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 混成集積回路 |
| EP0774162A4 (en) * | 1994-06-28 | 1997-07-30 | Intel Corp | MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES |
| EP1401019A2 (de) * | 2002-09-20 | 2004-03-24 | Robert Bosch Gmbh | Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen |
| EP1401019A3 (de) * | 2002-09-20 | 2006-11-15 | Robert Bosch Gmbh | Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637828A (en) | High density semiconductor package | |
| US6091138A (en) | Multi-chip packaging using bump technology | |
| US6281578B1 (en) | Multi-chip module package structure | |
| JPS62131555A (ja) | 半導体集積回路装置 | |
| JP2798630B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| KR100231842B1 (ko) | 적층형 반도체 패키지 | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| KR930007920Y1 (ko) | 양면 박막회로판을 갖는 이중 패키지 구조 | |
| KR100256305B1 (ko) | 칩 스케일 패키지 | |
| KR200154510Y1 (ko) | 리드 온 칩 패키지 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPS5873153A (ja) | 半導体集積回路装置 | |
| JPH05211268A (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| JP2000332193A (ja) | マルチチップ型半導体装置 | |
| JP2570880B2 (ja) | チップキャリア | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH0364076A (ja) | 透明モールドパッケージ | |
| JPH03236245A (ja) | 半導体装置 | |
| KR930007919Y1 (ko) | 양면탭 패키지 결합 구조 | |
| JPS6353697B2 (ja) |