JP4282392B2 - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4282392B2 JP4282392B2 JP2003195680A JP2003195680A JP4282392B2 JP 4282392 B2 JP4282392 B2 JP 4282392B2 JP 2003195680 A JP2003195680 A JP 2003195680A JP 2003195680 A JP2003195680 A JP 2003195680A JP 4282392 B2 JP4282392 B2 JP 4282392B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light emitting
- receiving element
- light
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子と受光素子が対向配置する構造を有する光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、フォトカプラ、フォトリレー等光半導体装置において、発光素子と受光素子を夫々リードフレームに搭載し、これを対向するように配置して封止する構造が用いられている（例えば特許文献１参照）。
【０００３】
図８に従来の光半導体装置を二重封止構造のフォトカプラを例に挙げて示す。図に示すように、リードフレーム２１ａ、２１ｂに夫々発光素子２３、受光素子２４が搭載されており、これらが対向するように配置されている。これら素子は光透過性樹脂２５で１次封止、光遮断性樹脂２６で２次封止されている。
【０００４】
このようなフォトカプラは、以下のように形成される。先ず、図９に示すように、リードフレーム２１ａ、２１ｂに夫々発光素子２３、受光素子２４を搭載する。そして、図１０に示すように、これらを対向させた状態に配置する。
【０００５】
次に、図１１に示すように、これらを光透過性樹脂２５により１次封止し、光の伝達経路を形成する。そして、図１２に示すように、光を遮断し、素子を保護するために、光遮断性樹脂２６により２次封止する。さらに各リードフレーム２１ａ、２１ｂをフォーミングして、図８に示すフォトカプラが形成される。
【０００６】
【特許文献１】
特開平６−２２４２４５号公報
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の高性能化、実装密度の向上に伴い、光半導体装置の小型化が強く要求されている。しかしながら、このような従来の光半導体装置においては、上述したとおり、対向した発光側、受光側夫々のリードフレームを被覆して２次封止を行っているが、これらリードフレーム上の２次封止樹脂厚をある程度確保する必要があり、また、一定の体積を占めるリードフレーム自体の削減も困難であることから、小型化には限界があった。
【０００８】
また、発光側、受光側のリードフレームを対向させる工程、これを保持した上で封止する工程を要するが、リードタイム・コスト削減を図るため、工程短縮の要求があった。
【０００９】
そこで、本発明は、従来の問題を取り除き、小型化、製造工程の短縮化が可能な光半導体装置及びその製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の一態様の光半導体装置は、第１の面を有する第１のフレームと、この第１のフレームとは水平方向において所定間隔をもって配置されると共に、前記第１のフレームの厚さより厚い領域が形成され、前記厚い領域上に第２の面を有する第２のフレームとを有する一対の異形条リードフレームと、前記第１の面に搭載される発光素子と、前記第２の面に接続される第１の部分と前記発光素子と対面するよう前記第２のフレームから前記発光素子上にせり出す第２の部分を有する受光素子とを備えることを特徴とするものである。
本発明の一態様の光半導体装置は、主面上に、発光素子搭載部を有する第１のフレームと、凸状に形成された受光素子搭載部を有する第２のフレームを備える異形条リードフレームと、前記発光素子搭載部上に載置される発光素子と、前記受光素子搭載部上に、受光領域が前記発光素子と対向するように載置される受光素子を備えることを特徴とするものである。
【００１１】
本発明の一態様の光半導体装置の製造方法は、それぞれ主面上に、発光素子搭載部を有する発光側のリードフレームと、凸部を有し、この凸部上に受光素子搭載部を有する受光側のリードフレームが一体化された異形条リードフレームを形成する工程と、前記発光素子搭載部に発光素子を搭載し、ボンディングする工程と、前記受光素子搭載部に、受光領域が前記発光素子と対向するように受光素子を載置し、ボンディングする工程とを備えることを特徴とするものである。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に本実施形態の光半導体装置の断面図を示す。図に示すように、凹凸を有する異形条リードフレーム１（１ａ、１ｂ）の、凹部で形成されたベッド２ａ（発光素子搭載部）上に発光素子３が、凸部で形成されたベッド２ｂ（受光素子搭載部）上に受光素子４が搭載されている。発光素子３と受光素子４は、光透過性の１次封止樹脂５で封止されており、さらに光遮断性の２次封止樹脂６で封止されている。そして、外部からの電気信号により発光素子３が発光し、１次封止樹脂５を介して受光素子４に光信号が伝達される。そして、受光素子４において電気信号に変換され、出力される。
【００１４】
このような光半導体装置は、以下のように形成される。先ず、図２に示すように、凹部を有する発光側１ａと、凸部を有する受光側１ｂが一体化したリードフレーム１をプレス、エッチングなどにより形成する。このとき、発光側１ａと受光側１ｂは、所定の間隔となるように、また、凹部、凸部の高さ（凹部厚、凸部厚）、幅が所定の値になるように制御されている。そして、図３に示すように、凹部で形成されたベッド２ａ上に発光素子３を載置し、ワイヤボンディングを行うとともに、凸部で形成されたベッド２ｂ上に受光素子４を載置、接続する。
【００１５】
次いで、図４に示すように、発光素子３、受光素子４を光透過性の１次封止樹脂５で封止する。この１次封止樹脂５により、光の伝達経路が形成される。このとき、発光素子３からの光信号を受ける受光領域４ａと、ベッド２ｂと接続する領域（載置領域４ｂ）は、受光素子４の同一面に形成されている。そして、図５に示すように、これらを光遮断性の２次封止樹脂６で封止する。この２次封止樹脂６により、外部からの光を遮断することが可能となる。さらに、封止樹脂６から露出したリードフレーム１ａ、１ｂを、実装用にフォーミングし、図１に示す光半導体装置が形成される。
【００１６】
このような光半導体素子においては、従来、受光素子裏面に接続されていたリードフレーム厚分の体積を削減することができ、市場の要求に応じることの可能な小型パッケージを実現することができる。さらに、発光素子と受光素子は、発光側、受光側が一体化されたリードフレーム上に搭載されるため、従来の１次封止前の、発光側、受光側リードフレームを対向・保持する接合工程を省略することができ、工程の短縮が可能となる。
【００１７】
（実施形態２）
図６に本実施形態の光半導体装置を示す。尚、（ａ）はリードフレームの長手方向からの断面図、（ｂ）は短手方向からの断面図、（ｃ）は上方向からの断面図である。図に示すように、凸部を有する異形条リードフレーム１１が用いられ、このリードフレーム１１の発光側１１ａと受光側１１ｂは、所定の間隔となるように、また、凸部の高さ（凸部厚）、幅が所定の値になるように制御されている。そして、ベッド１２ａ（発光素子搭載部）上に発光素子１３が、凸部で形成されたベッド１２ｂ（受光素子搭載部）上に、２つのＭＯＳ−ＦＥＴ１７及び受光素子１４が搭載されている。発光素子１３と受光素子１４は、光透過性の１次封止樹脂１５で封止されており、さらに光遮断性の２次封止樹脂１６で封止されている。外部のリードフレームは、実装用に所定のＲでＪベンドされている。
【００１８】
そして、図７に示す回路構成により、外部からの電気信号により発光素子１３が発光し、１次封止樹脂１５を介して受光素子１４に光信号が伝達される。そして、受光素子１４において電気信号に変換、ＭＯＳ−ＦＥＴ１７を経て出力され、スイッチング素子として機能する。
【００１９】
このような光半導体装置は、実施形態１と同様に形成されるが、ベッド１２ｂ上にＭＯＳ−ＦＥＴ１７が搭載されている点で異なっている。すなわち、ベッド１２ｂ上にＭＯＳ−ＦＥＴ１７を載置・接続し、その上にＡｕボールを介して受光素子１４を載置、超音波・熱圧着を併用することにより接続する（ＦＣＢ（フリップチップボンディング））。尚、発光素子は通常の金ワイヤボンディングにより接続されている。
【００２０】
このような光半導体素子において、実施形態１と同様の効果が得られる。さらに、ＭＯＳ−ＦＥＴ上にＦＣＢにより受光素子を接続することができるため、従来のワイヤボンディングより小型化が可能となる。
【００２１】
尚、実施形態１、２において用いられた異形条リードフレームは、発光素子、受光素子の対向する光半導体装置のみならず、放熱性を重視するパワーＩＣ・パワーＬＥＤにも用いることができる。これらは従来、放熱板をリードフレームとは別にとりつけているが、異形条リードフレームの一部を放熱板として使用することにより、放熱板とフレームの一体化が可能となる。
【００２２】
【発明の効果】
本発明によれば、小型化を図るとともに、製造工程の短縮化が可能な光半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による光半導体装置を示す図。
【図２】 本発明の一実施形態による光半導体装置の製造工程を示す図。
【図３】 本発明の一実施形態による光半導体装置の製造工程を示す図。
【図４】 本発明の一実施形態による半導体装置の製造工程を示す図。
【図５】 本発明の一実施形態による半導体装置の製造工程を示す図。
【図６】 本発明の一実施形態による光半導体装置を示す図。
【図７】 本発明の一実施形態による光半導体装置の回路構成を示す図。
【図８】 従来の光半導体装置を示す図。
【図９】 従来の光半導体装置の製造工程を示す図。
【図１０】 従来の光半導体装置の製造工程を示す図。
【図１１】 従来の光半導体装置の製造工程を示す図。
【図１２】 従来の光半導体装置の製造工程を示す図。
【符号の説明】
１、１ａ、１ｂ、１１、１１ａ、１１ｂ、２１ａ、２１ｂ リードフレーム
２、１２ ベッド
３、１３、２３ 発光素子
４、１４、２４ 受光素子
５、１５、２５ 光透過性樹脂（１次封止樹脂）
６、１６、２６ 光遮断性樹脂（２次封止樹脂）
１７ ＭＯＳ−ＦＥＴ
【発明の属する技術分野】
本発明は、発光素子と受光素子が対向配置する構造を有する光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、フォトカプラ、フォトリレー等光半導体装置において、発光素子と受光素子を夫々リードフレームに搭載し、これを対向するように配置して封止する構造が用いられている（例えば特許文献１参照）。
【０００３】
図８に従来の光半導体装置を二重封止構造のフォトカプラを例に挙げて示す。図に示すように、リードフレーム２１ａ、２１ｂに夫々発光素子２３、受光素子２４が搭載されており、これらが対向するように配置されている。これら素子は光透過性樹脂２５で１次封止、光遮断性樹脂２６で２次封止されている。
【０００４】
このようなフォトカプラは、以下のように形成される。先ず、図９に示すように、リードフレーム２１ａ、２１ｂに夫々発光素子２３、受光素子２４を搭載する。そして、図１０に示すように、これらを対向させた状態に配置する。
【０００５】
次に、図１１に示すように、これらを光透過性樹脂２５により１次封止し、光の伝達経路を形成する。そして、図１２に示すように、光を遮断し、素子を保護するために、光遮断性樹脂２６により２次封止する。さらに各リードフレーム２１ａ、２１ｂをフォーミングして、図８に示すフォトカプラが形成される。
【０００６】
【特許文献１】
特開平６−２２４２４５号公報
【０００７】
【発明が解決しようとする課題】
近年、半導体装置の高性能化、実装密度の向上に伴い、光半導体装置の小型化が強く要求されている。しかしながら、このような従来の光半導体装置においては、上述したとおり、対向した発光側、受光側夫々のリードフレームを被覆して２次封止を行っているが、これらリードフレーム上の２次封止樹脂厚をある程度確保する必要があり、また、一定の体積を占めるリードフレーム自体の削減も困難であることから、小型化には限界があった。
【０００８】
また、発光側、受光側のリードフレームを対向させる工程、これを保持した上で封止する工程を要するが、リードタイム・コスト削減を図るため、工程短縮の要求があった。
【０００９】
そこで、本発明は、従来の問題を取り除き、小型化、製造工程の短縮化が可能な光半導体装置及びその製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明の一態様の光半導体装置は、第１の面を有する第１のフレームと、この第１のフレームとは水平方向において所定間隔をもって配置されると共に、前記第１のフレームの厚さより厚い領域が形成され、前記厚い領域上に第２の面を有する第２のフレームとを有する一対の異形条リードフレームと、前記第１の面に搭載される発光素子と、前記第２の面に接続される第１の部分と前記発光素子と対面するよう前記第２のフレームから前記発光素子上にせり出す第２の部分を有する受光素子とを備えることを特徴とするものである。
本発明の一態様の光半導体装置は、主面上に、発光素子搭載部を有する第１のフレームと、凸状に形成された受光素子搭載部を有する第２のフレームを備える異形条リードフレームと、前記発光素子搭載部上に載置される発光素子と、前記受光素子搭載部上に、受光領域が前記発光素子と対向するように載置される受光素子を備えることを特徴とするものである。
【００１１】
本発明の一態様の光半導体装置の製造方法は、それぞれ主面上に、発光素子搭載部を有する発光側のリードフレームと、凸部を有し、この凸部上に受光素子搭載部を有する受光側のリードフレームが一体化された異形条リードフレームを形成する工程と、前記発光素子搭載部に発光素子を搭載し、ボンディングする工程と、前記受光素子搭載部に、受光領域が前記発光素子と対向するように受光素子を載置し、ボンディングする工程とを備えることを特徴とするものである。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に本実施形態の光半導体装置の断面図を示す。図に示すように、凹凸を有する異形条リードフレーム１（１ａ、１ｂ）の、凹部で形成されたベッド２ａ（発光素子搭載部）上に発光素子３が、凸部で形成されたベッド２ｂ（受光素子搭載部）上に受光素子４が搭載されている。発光素子３と受光素子４は、光透過性の１次封止樹脂５で封止されており、さらに光遮断性の２次封止樹脂６で封止されている。そして、外部からの電気信号により発光素子３が発光し、１次封止樹脂５を介して受光素子４に光信号が伝達される。そして、受光素子４において電気信号に変換され、出力される。
【００１４】
このような光半導体装置は、以下のように形成される。先ず、図２に示すように、凹部を有する発光側１ａと、凸部を有する受光側１ｂが一体化したリードフレーム１をプレス、エッチングなどにより形成する。このとき、発光側１ａと受光側１ｂは、所定の間隔となるように、また、凹部、凸部の高さ（凹部厚、凸部厚）、幅が所定の値になるように制御されている。そして、図３に示すように、凹部で形成されたベッド２ａ上に発光素子３を載置し、ワイヤボンディングを行うとともに、凸部で形成されたベッド２ｂ上に受光素子４を載置、接続する。
【００１５】
次いで、図４に示すように、発光素子３、受光素子４を光透過性の１次封止樹脂５で封止する。この１次封止樹脂５により、光の伝達経路が形成される。このとき、発光素子３からの光信号を受ける受光領域４ａと、ベッド２ｂと接続する領域（載置領域４ｂ）は、受光素子４の同一面に形成されている。そして、図５に示すように、これらを光遮断性の２次封止樹脂６で封止する。この２次封止樹脂６により、外部からの光を遮断することが可能となる。さらに、封止樹脂６から露出したリードフレーム１ａ、１ｂを、実装用にフォーミングし、図１に示す光半導体装置が形成される。
【００１６】
このような光半導体素子においては、従来、受光素子裏面に接続されていたリードフレーム厚分の体積を削減することができ、市場の要求に応じることの可能な小型パッケージを実現することができる。さらに、発光素子と受光素子は、発光側、受光側が一体化されたリードフレーム上に搭載されるため、従来の１次封止前の、発光側、受光側リードフレームを対向・保持する接合工程を省略することができ、工程の短縮が可能となる。
【００１７】
（実施形態２）
図６に本実施形態の光半導体装置を示す。尚、（ａ）はリードフレームの長手方向からの断面図、（ｂ）は短手方向からの断面図、（ｃ）は上方向からの断面図である。図に示すように、凸部を有する異形条リードフレーム１１が用いられ、このリードフレーム１１の発光側１１ａと受光側１１ｂは、所定の間隔となるように、また、凸部の高さ（凸部厚）、幅が所定の値になるように制御されている。そして、ベッド１２ａ（発光素子搭載部）上に発光素子１３が、凸部で形成されたベッド１２ｂ（受光素子搭載部）上に、２つのＭＯＳ−ＦＥＴ１７及び受光素子１４が搭載されている。発光素子１３と受光素子１４は、光透過性の１次封止樹脂１５で封止されており、さらに光遮断性の２次封止樹脂１６で封止されている。外部のリードフレームは、実装用に所定のＲでＪベンドされている。
【００１８】
そして、図７に示す回路構成により、外部からの電気信号により発光素子１３が発光し、１次封止樹脂１５を介して受光素子１４に光信号が伝達される。そして、受光素子１４において電気信号に変換、ＭＯＳ−ＦＥＴ１７を経て出力され、スイッチング素子として機能する。
【００１９】
このような光半導体装置は、実施形態１と同様に形成されるが、ベッド１２ｂ上にＭＯＳ−ＦＥＴ１７が搭載されている点で異なっている。すなわち、ベッド１２ｂ上にＭＯＳ−ＦＥＴ１７を載置・接続し、その上にＡｕボールを介して受光素子１４を載置、超音波・熱圧着を併用することにより接続する（ＦＣＢ（フリップチップボンディング））。尚、発光素子は通常の金ワイヤボンディングにより接続されている。
【００２０】
このような光半導体素子において、実施形態１と同様の効果が得られる。さらに、ＭＯＳ−ＦＥＴ上にＦＣＢにより受光素子を接続することができるため、従来のワイヤボンディングより小型化が可能となる。
【００２１】
尚、実施形態１、２において用いられた異形条リードフレームは、発光素子、受光素子の対向する光半導体装置のみならず、放熱性を重視するパワーＩＣ・パワーＬＥＤにも用いることができる。これらは従来、放熱板をリードフレームとは別にとりつけているが、異形条リードフレームの一部を放熱板として使用することにより、放熱板とフレームの一体化が可能となる。
【００２２】
【発明の効果】
本発明によれば、小型化を図るとともに、製造工程の短縮化が可能な光半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による光半導体装置を示す図。
【図２】 本発明の一実施形態による光半導体装置の製造工程を示す図。
【図３】 本発明の一実施形態による光半導体装置の製造工程を示す図。
【図４】 本発明の一実施形態による半導体装置の製造工程を示す図。
【図５】 本発明の一実施形態による半導体装置の製造工程を示す図。
【図６】 本発明の一実施形態による光半導体装置を示す図。
【図７】 本発明の一実施形態による光半導体装置の回路構成を示す図。
【図８】 従来の光半導体装置を示す図。
【図９】 従来の光半導体装置の製造工程を示す図。
【図１０】 従来の光半導体装置の製造工程を示す図。
【図１１】 従来の光半導体装置の製造工程を示す図。
【図１２】 従来の光半導体装置の製造工程を示す図。
【符号の説明】
１、１ａ、１ｂ、１１、１１ａ、１１ｂ、２１ａ、２１ｂ リードフレーム
２、１２ ベッド
３、１３、２３ 発光素子
４、１４、２４ 受光素子
５、１５、２５ 光透過性樹脂（１次封止樹脂）
６、１６、２６ 光遮断性樹脂（２次封止樹脂）
１７ ＭＯＳ−ＦＥＴ
Claims (5)
- 第１の面を有する第１のフレームと、この第１のフレームとは水平方向において所定間隔をもって配置されると共に、前記第１のフレームの厚さより厚い領域が形成され、前記厚い領域上に第２の面を有する第２のフレームとを有する一対の異形条リードフレームと、
前記第１の面に搭載される発光素子と、
前記第２の面に接続される第１の部分と前記発光素子と対面するよう前記第２のフレームから前記発光素子上にせり出す第２の部分を有する受光素子とを備えることを特徴とする光半導体装置。 - 主面上に、発光素子搭載部を有する第１のフレームと、凸状に形成された受光素子搭載部を有する第２のフレームを備える異形条リードフレームと、
前記発光素子搭載部上に載置される発光素子と、
前記受光素子搭載部上に、受光領域が前記発光素子と対向するように載置される受光素子を備えることを特徴とする光半導体装置。 - 前記受光素子における、前記受光領域と、前記受光素子搭載部に接続される載置領域が、同一面上に形成されていることを特徴とする請求項２に記載の光半導体装置。
- 前記受光素子搭載部に、ＭＯＳ−ＦＥＴを介して前記受光素子が接続されていることを特徴とする請求項２又は３に記載の光半導体装置。
- それぞれ主面上に、発光素子搭載部を有する発光側のリードフレームと、凸部を有し、この凸部上に受光素子搭載部を有する受光側のリードフレームが一体化された異形条リードフレームを形成する工程と、
前記発光素子搭載部に発光素子を搭載し、ボンディングする工程と、
前記受光素子搭載部に、受光領域が前記発光素子と対向するように受光素子を載置し、ボンディングする工程と
を備えることを特徴とする光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195680A JP4282392B2 (ja) | 2003-07-11 | 2003-07-11 | 光半導体装置及びその製造方法 |
| US10/879,072 US7230259B2 (en) | 2003-07-11 | 2004-06-30 | Optical coupling device including lead frame having a convexity and method of manufacturing the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195680A JP4282392B2 (ja) | 2003-07-11 | 2003-07-11 | 光半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032951A JP2005032951A (ja) | 2005-02-03 |
| JP4282392B2 true JP4282392B2 (ja) | 2009-06-17 |
Family
ID=34100199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003195680A Expired - Fee Related JP4282392B2 (ja) | 2003-07-11 | 2003-07-11 | 光半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7230259B2 (ja) |
| JP (1) | JP4282392B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294494A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 光半導体装置及びその製造方法 |
| US7736070B2 (en) * | 2005-08-31 | 2010-06-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Double mold optocoupler |
| US8044412B2 (en) | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
| KR20080079979A (ko) * | 2007-02-28 | 2008-09-02 | 산요덴키가부시키가이샤 | 반도체 장치 |
| JP5114773B2 (ja) * | 2007-08-10 | 2013-01-09 | スタンレー電気株式会社 | 表面実装型発光装置 |
| US20100116970A1 (en) * | 2008-11-12 | 2010-05-13 | Wen-Long Chou | Photo detection device |
| US20140119691A1 (en) * | 2012-10-29 | 2014-05-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Opto-coupler with light guide |
| JP2015056504A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 光結合装置および発光素子 |
| WO2016029373A1 (en) * | 2014-08-27 | 2016-03-03 | The Procter & Gamble Company | Wearable article having artwork |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195581A (ja) * | 1984-10-16 | 1986-05-14 | Toshiba Corp | 光結合素子 |
| US4863806A (en) * | 1985-06-25 | 1989-09-05 | Hewlett-Packard Company | Optical isolator |
| US4980568A (en) * | 1989-05-22 | 1990-12-25 | Hewlett-Packard Company | Optical isolator having high voltage isolation and high light flux light guide |
| JPH0715030A (ja) * | 1993-06-07 | 1995-01-17 | Motorola Inc | 線形集積光結合素子およびその製造方法 |
| US5631192A (en) * | 1995-10-02 | 1997-05-20 | Motorola, Inc. | Semiconductor device on an opposed leadframe and method for making |
| US6910812B2 (en) * | 2001-05-15 | 2005-06-28 | Peregrine Semiconductor Corporation | Small-scale optoelectronic package |
| US6885016B2 (en) * | 2001-09-04 | 2005-04-26 | Eugene Robert Worley | Switching power supply circuit using a silicon based LED for feedback |
-
2003
- 2003-07-11 JP JP2003195680A patent/JP4282392B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-30 US US10/879,072 patent/US7230259B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7230259B2 (en) | 2007-06-12 |
| JP2005032951A (ja) | 2005-02-03 |
| US20050023441A1 (en) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731007B1 (ko) | 적층형 반도체 패키지 | |
| US7495325B2 (en) | Optical die-down quad flat non-leaded package | |
| KR100604190B1 (ko) | 고체촬상장치, 반도체 웨이퍼, 광학장치용 모듈,고체촬상장치의 제조방법, 및 광학장치용 모듈의 제조방법 | |
| US7307285B2 (en) | Optical semiconductor device and a method for manufacturing the same | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| JP4282392B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2005079537A (ja) | 固体撮像装置およびその製造方法 | |
| KR20100060681A (ko) | 이미지 센서용 반도체 패키지 및 그 제조 방법 | |
| JP2011018747A (ja) | 撮像ユニット | |
| JP4219943B2 (ja) | 固体撮像装置 | |
| EP1020933B1 (en) | Photocoupler device | |
| JP2008300574A (ja) | 固体撮像装置 | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP3505986B2 (ja) | 半導体リレー | |
| US20050023489A1 (en) | Chip type photo coupler | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| JP3015245B2 (ja) | 面実装型半導体素子および光結合素子 | |
| JPH0651001Y2 (ja) | 光結合素子 | |
| JPH10135401A (ja) | 半導体装置 | |
| JP3119595B2 (ja) | 光半導体装置 | |
| JP2674513B2 (ja) | フォトカプラ | |
| JP2006032773A (ja) | 半導体装置 | |
| JP2003060180A (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR100359790B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |