KR20100060681A - 이미지 센서용 반도체 패키지 및 그 제조 방법 - Google Patents

이미지 센서용 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100060681A
KR20100060681A KR1020080119376A KR20080119376A KR20100060681A KR 20100060681 A KR20100060681 A KR 20100060681A KR 1020080119376 A KR1020080119376 A KR 1020080119376A KR 20080119376 A KR20080119376 A KR 20080119376A KR 20100060681 A KR20100060681 A KR 20100060681A
Authority
KR
South Korea
Prior art keywords
molding
semiconductor die
lead frame
transparent glass
circuit board
Prior art date
Application number
KR1020080119376A
Other languages
English (en)
Other versions
KR101579623B1 (ko
Inventor
나가사키 노리오
민 림 주이
앨런 믹스 제프리
이재진
정종대
김정태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080119376A priority Critical patent/KR101579623B1/ko
Publication of KR20100060681A publication Critical patent/KR20100060681A/ko
Application granted granted Critical
Publication of KR101579623B1 publication Critical patent/KR101579623B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 댐 또는 프리 몰딩 블럭을 이용하여 반도체 다이와 도전성 연결 부재를 감싸는 인캡슐런트의 형성시 필요한 절연성 수지의 양을 줄임으로써 제조 비용을 줄일 있으며, 인캡슐런트를 이용하여 외력으로부터 도전성 연결 부재를 보호함으로써 휴대용 전자 기기에 사용되는 경우 회로 동작의 신뢰성을 높일 수 있는 이미지 센서용 반도체 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따른 이미지 센서용 반도체 패키지는 내부에 회로 패턴이 형성된 회로 기판; 상기 회로 기판의 상부에 부착되는 반도체 다이; 상기 반도체 다이의 상부에 부착되는 투명 유리; 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재; 상기 회로 기판의 상면 중 상기 도전성 연결 부재와 상기 회로 기판의 단부 사이에 상기 반도체 다이를 둘러싸는 형태로 형성된 댐; 및 상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 회로 기판의 상부에서 상기 투명 유리와 상기 댐 사이에 형성된 인캡슐런트를 포함하는 것을 특징으로 한다.
반도체 패키지, 도전성 연결 부재, 인캡슐런트, 댐, 프리 몰딩 블럭

Description

이미지 센서용 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE FOR IMAGE SENSOR AND FABRICATING　METHOD THEREOF}
본 발명은 댐 또는 프리 몰딩 블럭을 이용하여 반도체 다이와 도전성 연결 부재를 감싸는 인캡슐런트의 형성시 필요한 절연성 수지의 양을 줄임으로써 제조 비용을 줄일 있으며, 인캡슐런트를 이용하여 외력으로부터 도전성 연결 부재를 보호함으로써 휴대용 전자 기기에 사용되는 경우 회로 동작의 신뢰성을 높일 수 있는 이미지 센서용 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 이미지 센서용 반도체 패키지는 고체 촬상 소자(CCD; charge coupled device) 또는 씨모스이미지센서(CIS; CMOS Image Sensor)라고 불리는 것으로서, 관전 변화 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다.
이러한 이미지 센서용 반도체 패키지는 민생용, 산업용, 방송용, 군사용 등 매우 다양한 응용 분야를 가지고 있다. 예컨데, 카메라, 캠코더, 멀티미디어, 퍼스 널 컴퓨, 감시 카메라 등에 응용되고 있으며, 그 수요가 폭발적으로 증가하고 있다.
종래의 이미지 센서용 반도체 패키지는 외부 리드에 전기적으로 신호가 연결되도록 구성된 세라믹 패키지 바디에 이미지 센서칩을 실장한 후, 이미지 센서칩을 와이어를 이용하여 외부 리드와 전기적으로 연결하고, 이미지의 촬상부를 위해 세라믹 패키지 바디를 투명 유리 덮개로 밀폐하여 제조되고 있다.
그런데, 이와 같은 종래의 이미지 센서용 반도체 패키지는 외부 리드와 세라믹을 성형하여 완성되는 세라믹 패키지 바디와, 세라믹 패키지 바디를 커버하는 투명 유리 덮개가 복잡한 형상을 가지므로 제조하는데 어려움이 있으며, 세라믹 패키지 바디와 투명 유리 덮개의 결합을 위해 별도의 몰딩 프레임 또는 홀더 등의 기타 부품의 사용을 요구한다. 이에 따라, 종래의 이미지 센서 패키지는 제조 공정이 복잡하고, 제조 비용을 상승시키는 문제점이 있다.
또한, 종래의 이미지 센서용 반도체 패키지는 이미지 센서칩과 외부 리드를 전기적으로 연결하는 도전성 와이어를 보호하는 보호 부재를 구비하지 않아, 휴대용 전자 기기에 이용되는 경우 외부 충격에 영향을 받기 쉬운 문제점이 있다. 이에 따라, 이미지 센서용 반도체 패키지의 회로 동작에 있어서 신뢰성이 떨어지는 문제점이 있다.
본 발명의 댐 또는 프리 몰딩 블럭을 이용하여 반도체 다이와 도전성 연결 부재를 감싸는 인캡슐런트의 형성시 필요한 절연성 수지의 양을 줄임으로써 제조 비용을 줄일 있으며, 인캡슐런트를 이용하여 외력으로부터 도전성 연결 부재를 보호함으로써 휴대용 전자 기기에 사용되는 경우 회로 동작의 신뢰성을 높일 수 있는 이미지 센서용 반도체 패키지 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지는 내부에 회로 패턴이 형성된 회로 기판; 상기 회로 기판의 상부에 부착되는 반도체 다이; 상기 반도체 다이의 상부에 부착되는 투명 유리; 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재; 상기 회로 기판의 상면 중 상기 도전성 연결 부재와 상기 회로 기판의 단부 사이에 상기 반도체 다이를 둘러싸는 형태로 형성된 댐; 및 상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 회로 기판의 상부에서 상기 투명 유리와 상기 댐 사이에 형성된 인캡슐런트를 포함하는 것을 특징으로 한다.
상기 반도체 다이는 상기 투명 유리와 중첩하는 영역에 형성된 포토 다이오드를 포함할 수 있다.
상기 도전성 연결부재는 도전성 와이어일 수 있다.
상기 댐 및 상기 인캡슐런트는 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 형성될 수 있다.
본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지는 내부에 회로 패턴이 형성된 프리 몰딩(premolding)용 리드 프레임; 상기 프리 몰딩용 리드 프레임의 상부에 부착되는 반도체 다이; 상기 프리 몰딩용 리드 프레임을 관통하여 형성된 프리 몰딩 관통체와, 상기 프리 몰딩용 리드 프레임의 단부에 형성된 프리 몰딩 블럭을 포함하는 프리 몰딩부; 상기 반도체 다이의 상부에 부착되는 투명 유리; 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재; 및 상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 프리 몰딩용 리드 프레임의 상부에서 상기 투명 유리와 상기 프리 몰딩 블럭 사이에 형성된 인캡슐런트를 포함하는 것을 특징으로 한다.
상기 반도체 다이는 상기 투명 유리와 중첩하는 영역에 형성된 포토 다이오드를 포함할 수 있다.
상기 도전성 연결부재는 도전성 와이어일 수 있다.
상기 프리 몰딩 블럭은 상기 투명 유리가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 낮게 이루어질 수 있다.
상기 프리 몰딩 블럭은 상기 투명 유리가 상기 프리 몰딩 리드 프레임에 배치된 높이보다 높게 형성될 수 있다.
상기 프리 몰딩 블럭 및 상기 인캡슐런트는 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 형성될 수 있다.
상기 프리 몰딩 블럭 상부에 투명 유리 덮개가 더 형성될 수 있다.
상기 프리 몰딩 관통체는 상기 프리 몰딩용 리드 프레임 중 상기 반도체 다이가 위치하는 영역의 외측에 형성될 수 있다.
상기 프리 몰딩부는 상기 프리 몰딩용 리드 프레임의 상부 중 상기 프리 몰딩 관통체와 대응하는 영역에 돌출된 형태로 형성되는 스페이서를 더 포함할 수 있다.
또한, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지는 상기 프리 몰딩용 리드 프레임과 상기 반도체 다이 사이에 개재되는 컨트롤러를 더 포함하며, 상기 스페이서는 상기 컨트롤러가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 높게 형성될 수 있다.
상기 컨트롤러는 ASIC(application specific integrated circuit)으로 형성될 수 있다.
상기 도전성 연결부재는 상기 회로 패턴과 상기 컨트롤러를 전기적으로 연결하며, 상기 컨트롤러와 상기 반도체 다이를 전기적으로 연결하는 것일 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법은 내부에 회로 패턴이 형성된 회로 기판 스트립을 준비하는 회로 기판 스트립 준비 단계; 상기 회로 기판 스트립의 상부에서 소잉 라인에 의해 구분되는 복수의 회로 기판 각각에 반도체 다이와 투명 유리를 부착하는 반도체 다이 및 투명 유리 부착 단계; 상기 회로 기판 상에 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재를 형성하는 도전성 연결 부재 형성 단계; 상기 회로 기판 스트립 상에서 상기 도전성 연결 부재와 상기 회로 기판의 단부 사이에 상기 반도체 다이를 둘러싸는 형태로 댐을 형성하는 댐 형성 단계; 및 상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 회로 기판의 상부에서 상기 투명 유리와 상기 댐 사이에 인캡슐런트를 형성하는 인캡슐런트 형성 단계를 포함하는 것을 특징으로 한다.
상기 댐 형성 단계는 상기 회로 기판 스트립 상에서 상기 반도체 다이 각각의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것일 수 있다.
또한, 상기 댐 형성 단계는 상기 회로 기판 스트립 상에서 상기 반도체 다이 각각을 일정한 수로 묶어 형성된 그룹 단위의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것일 수 있다.
상기 댐 형성 단계는 상기 회로 기판 스트립 상에서 상기 반도체 다이 각각 중 상기 도전성 연결 부재가 형성된 측면을 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것일 수 있다.
상기 인캡슐레이션 형성 단계는 절연성 수지를 이용한 몰딩 공정 또는 겔 상태의 절연성 수지를 이용한 디스펜싱(dispensing) 공정에 의해 이루어지는 것일 수 있다.
본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법은 내부에 회로 패턴이 형성된 프리 몰딩용 리드 프레임을 준비하는 프리 몰딩요 리드 프레임 준비 단계; 절연성 수지를 이용하여 상기 프리 몰딩용 리드 프레임의 관통홈에 프리 몰딩 관통체와, 상기 프리 몰딩용 리드 프레임의 단부에 프리 몰딩 블럭을 형성하는 프리 몰딩부 형성 단계; 상기 프리 몰딩용 리드 프레임의 상부에 반도체 다이와 투명 유리를 부착하는 반도체 다이 및 투명 유리 부착 단계; 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재 형성 단계; 및 상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 프리 몰딩용 리드 프레임의 상부에서 상기 투명 유리와 상기 프리 몰딩 블럭 사이에 인캡슐런트를 형성하는 인캡슐레이션 형성 단계를 포함하는 것을 특징으로 한다.
상기 프리 몰딩부 형성 단계는 상기 프리 몰딩 블럭을 상기 투명 유리가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 높게 되도록 형성하는 것일 수 있다.
상기 프리 몰딩 블럭의 상부에 투명 유리 덮개를 결합하는 투명 유리 덮개 결합 단계를 더 포함하는 것일 수 있다.
상기 프리 몰딩부 형성 단계는 상기 프리 몰딩 관통체를 상기 프리 몰딩용 리드 프레임 중 상기 반도체 다이가 위치하는 영역의 외측에 형성하는 것일 수 있다.
상기 프리 몰딩부 형성 단계는 상기 프리 몰딩용 리드 프레임의 상부 중 상기 프리 몰딩 관통체와 대응하는 영역에 돌출된 형태로 프리 몰딩 스페이서를, 상기 프리 몰딩 관통체와 상기 프리 몰딩 블럭과 함께 형성하는 것일 수 있다.
또한, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법은 상기 반도체 다이 및 투명 유리 부착 단계 이전에 상기 반도체 다이와 상기 프리 몰딩용 리드 프레임 사이에 컨트롤러가 개재되도록 상기 컨트롤러를 상기 프리 몰딩용 리드 프레임의 상부에 부착하는 컨트롤러 부착 단계를 더 포함하며, 상기 프리 몰딩부 형성 단계는 상기 프리 몰딩 스페이서를 상기 컨트롤러가 상기 프리 몰딩용 리드 프레임의 상부에 배치되는 높이보다 높게 되도록 형성하는 것일 수 있다.
상기 반도체 다이 및 투명 유리 부착 단계는 상기 반도체 다이를 상기 프리 몰딩 스페이서의 상부에 부착하는 과정을 포함하는 것일 수 있다.
상기 도전성 연결 부재 형성 단계는 도전성 와이어를 이용하여 상기 컨트롤러와 상기 회로 패턴을 전기적으로 연결하고, 상기 컨트롤러와 상기 반도체 다이를 전기적으로 연결하는 것일 수 있다.
본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 회로 기판의 상부에서 도전성 와이어와 단부 사이에 위치하는 댐을 형성함으로써, 반도체 다이와 도전성 연결 부재를 감싸 보호하는 인캡슐런트의 형성시 필요한 절연성 수지의 양을 줄일 수 있다. 이에 따라, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 패키지의 제조 비용을 줄일 수 있다.
또한, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 도전성 연결 부재를 감싸 보호하는 인캡슐런트를 이용하여, 외력에 의한 도전성 연결 부재의 손상 및 변형을 방지하여 휴대용 전자 기기에 사용되는 경우에 있 어서 회로 동작의 신뢰성을 높일 수 있다.
또한, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 프리 몰딩용 리드 프레임의 프리 몰딩 관통체를 이용하여, 프리 몰딩용 리드 프레임과 인캡슐런트의 연결성(interlocking)을 향상시킬 수 있다.
또한, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 프리 몰딩용 리드 프레임에 프리 몰딩 블럭을 이용하여, 인캡슐런트의 형성시 필요한 절연성 수지의 양을 줄일 수 있다. 이에 따라, 본 발명의 실시예에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법은 패키지의 제조 비용을 줄일 수 있다.
이하에서 첨부된 도면과 실시예를 참조하여 본 발명에 따른 이미지 센서용 반도체 패키지 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)는 회로 기판(10), 반도체 다이(20), 투명 유리(30), 도전성 연결 부재(40), 댐(50) 및 인캡슐런트(60)를 포함할 수 있다.
상기 회로 기판(10)은 대략 플레이트 형상을 가진다. 이러한 회로 기판(10)은 내부에 형성된 회로 패턴을 포함한다. 그리고, 상기 회로 기판(10)은 상부에 형 성된 도전성 패턴(미도시)과, 하부에 형성된 랜드(미도시)와, 상기 도전성 패턴과 랜드를 전기적으로 연결하는 도전성 비아(미도시)를 포함할 수 있다. 여기서, 상기 회로 기판(10)은 본딩 패드(10a)를 가질 수 있다.
상기 반도체 다이(20)는 접착부재(11)를 통해 상기 회로 기판(10)의 상부에 부착되며, 후술될 도전성 연결 부재(40)를 통해 상기 도전성 패턴과 전기적으로 연결된다. 이러한 반도체 다이(20)는 상부 중 후술될 투명 유리(30)와 중첩하는 영역에 형성된 수광 소자인 포토 다이오드를 포함하여 영상 센서 기능을 할 수 있다. 여기서, 상기 반도체 다이(20)는 본딩 패드(20a)를 가질 수 있다.
상기 투명 유리(30)는 접착부재(미도시)를 통해 상기 반도체 다이(30)의 상부에 부착된다. 여기서, 접착부재는 빛이 투명 유리(30)를 통과하는 면적을 넓히도록 투명 유리(30)의 하단 테두리를 따라 배열될 수 있다. 이러한 투명 유리(30)는 특정파장대의 광선, 예를 들어 적외선 혹은 자외선 등을 선택적으로 필터링할 수 있는 필터를 더 포함하여 이루어질 수 있다.
상기 도전성 연결 부재(40)는 반도체 다이(20)의 본딩 패드(20a)와 회로 기판(10)의 본딩 패드(10a)를 연결하는 도전성 와이어로 형성되어, 반도체 다이(20)와 회로 기판(10)의 회로 패턴을 전기적으로 연결할 수 있다.
상기 댐(50)은 회로 기판(10)의 상면 중 도전성 연결 부재(40)와 회로 기판(10)의 단부 사이에 반도체 다이(20)를 둘러싸는 형태로 형성된다. 이러한 댐(50)은 후술되는 인캡슐런트(60)의 형성시 이용되는 절연성 수지가 회로 기판(10)의 전체에 형성되지 않도록 하여, 인캡슐런트(60)의 형성시 소요되는 제조 비용을 줄일 수 있도록 한다. 상기 댐(50)은 절연성 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 디스펜싱(dispensing)하여 형성될 수 있다.
상기 인캡슐런트(60)는 도전성 연결 부재(40)와 반도체 다이(20)를 감싸도록, 회로 기판(10)의 상부에서 투명 유리(30)와 댐(50) 사이에 형성되어, 도전성 연결 부재(40)와 반도체 다이(20) 등을 보호한다. 이러한 인캡슐런트(60)는 절연성 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정 또는 디스펜싱 공정에 의해 형성될 수 있다.
상기와 같이 하여, 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)는 댐(50)을 이용하여 반도체 다이(20)와 도전성 연결 부재(40)를 감싸 보호하는 인캡슐런트(60)의 제조 비용을 줄일 수 있으며, 더불어 인캡슐런트(60)를 이용하여 외력에 의한 도전성 연결 부재(40)의 손상 및 변형을 방지하여 휴대용 전자 기기에 사용되는 경우에 있어서 회로 동작의 신뢰성을 높일 수 있다.
다음은 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)의 제조 방법에 대해 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 3a 내지 도 3d는 본 발명의 일 실시예에 다른 반도체 패키지의 제조 방법을 설명하기 위한 평면도이고, 도 4는 도 3d에 도시된 댐 형성 단계의 다른 형태를 보여주는 평면도이고, 도 5는 도 3d에 도시된 댐 형성 단계의 또다른 형태를 보여주는 평면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)의 제조 방법은 회로 기판 스트립 준비 단계(S1), 반도체 다이 및 투명 유리 부착 단계(S2), 도전성 연결 부재 형성 단계(S3), 댐 형성 단계(S4) 및 인캡슐런트 형성 단계(S5)를 포함할 수 있다. 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)의 제조 방법에서는, 회로 기판 스트립 상태에서 이미지 센서용 반도체 패키지가 제조되는 것으로 설명하기로 한다.
도 3a를 참조하면, 상기 회로 기판 스트립 준비 단계(S1)는 내부에 회로 패턴(미도시)이 형성된 회로 기판 스트립(10')을 준비하는 단계이다.
상기 회로 기판 스트립(10')은 도 1에 도시된 회로 기판(10) 각각이 독립적으로 절단되기 전 상태의 회로 기판 스트립이다.
도 3b를 참조하면, 상기 반도체 다이 및 투명 유리 부착 단계(S2)는 회로 기판 스트립(10')의 상부에서 소잉 라인(SL)에 의해 구분되는 복수의 회로 기판(10) 각각에 반도체 다이(20)와 투명 유리(30)를 부착하는 단계이다.
구체적으로, 상기 반도체 다이 및 투명 유리 부착 단계(S2)는 접착부재(도 1의 11)를 이용하여 상기 반도체 다이(20)를 회로 기판 스트립(10')의 상부에서 회로 기판(10) 각각에 부착하며, 또한 투명 유리(30)의 하단 테두리를 따라 배열되는 접착부재(미도시)를 통해 상기 투명 유리(30)를 상기 반도체 다이(20)의 상부에 부착한다.
도 3c를 참조하면, 상기 도전성 연결 부재 형성 단계(S3)는 상기 회로 기판(10) 상에 반도체 다이(20)와 회로 패턴을 전기적으로 연결하는 단계이다.
구체적으로, 상기 도전성 연결 부재 형성 단계(S3)는 도전성 연결 부재(40)를 이용하여 회로 기판(10)의 본드 패드(10a)와 상기 반도체 다이(20)의 본드 패드(20a)를 전기적으로 연결한다. 여기서, 도전성 연결 부재(40)는 도전성 와이어일 수 있다.
도 3d를 참조하면, 상기 댐 형성 단계(S4)는 상기 회로 기판 스트립(10') 상에서 상기 도전성 연결 부재(40)와 상기 회로 기판(10)의 단부 사이에 상기 반도체 다이(20)를 둘러싸는 형태로 댐(50)을 형성하는 단계이다.
상기 댐 형성 단계(S4)는 상기 회로 기판 스트립(10') 상에서 반도체 다이(20) 각각의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하여 상기 댐(50)을 형성할 수 있다.
한편, 도 4를 참조하면, 상기 댐 형성 단계(S4)는 상기 회로 기판 스트립(10') 상에서 반도체 다이(20) 각각을 일정한 수로 묶어 형성된 그룹 단위(G)의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하여 댐을 형성할 수 있다. 이경우, 도 3d에 도시된 댐 형성 단계(S4)의 경우 보다 댐 형성을 위한 절연성 수지의 양을 줄여 제조 비용을 줄일 수 있다.
또한, 도 5를 참조하면, 상기 댐 형성 단계(S4)는 상기 회로 기판 스트립(10') 상에서 반도체 다이(20) 각각 중 도전성 연결 부재(40)가 형성된 측면을 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하여 댐을 형성할 수 있다. 이경우, 도 3d 및 도 4에 도시된 댐 형성 단계(S4)의 경우 보다 댐 형성을 위한 절연성 수지의 양을 더욱 줄여 제조 비용을 줄일 수 있다.
도시하진 않았지만, 상기 인캡슐런트 형성 단계(S5)는 도전성 연결 부재(40)와 반도체 다이(20)를 감싸도록, 회로 기판(10)의 상부에서 투명 유리(30)와 댐(50) 사이에 인캡슐런트(도 1의 60)를 형성하는 단계이다. 여기서, 상기 인캡슐런트 형성 단계(S5)는 인캡슐런트(60)의 형성시 절연성 수지를 이용한 몰딩 공정 또는 겔 상태의 절연성 수지를 이용한 디스펜싱 공정에 의해 실시될 수 있다.
다음은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)에 대해 설명하기로 한다.
본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)는 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지(100)와 비교하여 프리 몰딩(premolding)용 리드 프레임(110), 프리 몰딩부(118), 인캡슐런트(160) 및 투명 유리 덮개(170)에 있어서 다를 뿐, 동일한 구성 요소를 가지며 동일한 작용을 한다. 이에 따라, 동일한 구성에 대해 동일한 도면 부호를 붙이기로 하고 중복된 설명은 생략하기로 하며, 프리 몰딩용 리드 프레임(110), 프리 몰딩부(118), 인캡슐런트(160) 및 투명 유리 덮개(170)에 대해서 중점적으로 설명하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)는 프리 몰딩용 리드 프레임(110), 프리 몰딩부(118), 반도체 다이(20), 투명 유리(30), 도전성 연결 부재(40), 인캡슐런트(160), 투명 유리 덮개(170)를 포 함할 수 있다.
상기 프리 몰딩용 리드 프레임(110)은 회로 패턴(미도시)이 형성된 금속판으로 이루어질 수 있으며, 회로 패턴에 의해 금속판에 형성된 관통홀(110a)을 포함할 수 있다. 상기 관통홀(110a)은 반도체 다이(20)가 프리 몰딩용 리드 프레임(110)에 부착되는 영역 외측에 위치할 수 있다. 이는 상기 관통홀(110a)의 내부에 형성되는 후술될 프리 몰딩 관통체(115)를, 반도체 다이(20)와 프리 몰딩용 리드 프레임(110)을 전기적으로 연결하는 도전성 연결부재(40)를 감싸는 인캡슐런트(160)와 연결되게 하기 위함이다. 이와 같은 프리 몰딩용 리드 프레임(110)은 반도체 다이(20)와 외부 회로를 연결해주는 전선(lead) 역할을 할 수 있다.
상기 프리 몰딩부(118)는 프리 몰딩용 리드 프레임(110)을 절연성 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 몰딩하여 형성될 수 있으며, 프리 몰딩 관통체(115)와 프리 몰딩 블럭(116)을 포함할 수 있다.
상기 프리 몰딩 관통체(115)는 상기 프리 몰딩용 리드 프레임(110)의 상부와 하부를 관통하여 형성된다. 이러한 프리 몰딩 관통체(115)는 상기 프리 몰딩용 리드 프레임(110)의 평평도를 유지하게 할 수 있으며, 상기 프리 몰딩용 리드 프레임(110)의 하부로 노출되는 입출력 단자들이 전기적으로 절연될 수 있도록 하여 많은 수의 입출력 단자의 형성을 실현시킬 수 있도록 할 수 있다. 여기서, 상기 프리 몰딩 관통체(115)는 상기 프리 몰딩용 리드 프레임(110)의 평면 상에서 반도체 다이(20)와 도전성 연결 부재(40) 사이에 위치하여, 도전성 연결 부재(40)를 감싸도 록 형성되는 인캡슐런트(160)와의 연결성(interlocking)을 향상되게 할 수 있다.
상기 프리 몰딩 블럭(116)은 상기 프리 몰딩용 리드 프레임(110)의 상면 중 단부에 형성된다. 이러한 프리 몰딩 블럭(116)은 후술되는 인캡슐런트(160)의 형성시 이용되는 절연성 수지가 상기 프리 몰딩용 리드 프레임(110)의 전체에 형성되지 않고 필요한 부부에만 형성 되도록 하여, 인캡슐런트(160)의 형성시 소요되는 제조 비용을 줄일 수 있도록 할 수 있다. 여기서, 상기 프리 몰딩 블럭(116)은 투명 유리(30)가 프리 몰딩 리드 프레임(110)에 배치되는 높이 보다 높게 형성되며, 단부가 단차진 형상을 가지도록 형성될 수 있다. 이는 후술될 투명 유리 덮개(170)가 투명 유리(130)보다 높은 위치에서 결합 되도록 하기 위함이다.
상기 인캡슐런트(160)는 도전성 연결 부재(40)와 반도체 다이(20)를 감싸도록, 프리 몰딩용 리드 프레임(110)의 상부에서 투명 유리(30)와 프리 몰딩 블럭(116) 사이에 형성되어, 도전성 연결 부재(40)와 반도체 다이(20) 등을 보호한다. 이러한 인캡슐런트(160)는 절연성 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정 또는 겔 상태의 절연성 수지를 이용하여 디스펜싱 공정에 의해 형성될 수 있다.
상기 투명 유리 덮개(170)는 상기 프리 몰딩 블럭(116)의 상부, 즉 단차진 단부에 결합된다. 이러한 투명 유리 덮개(170)는 반도체 다이(20), 투명 유리(30) 및 도전성 연결부재(40) 등을 밀봉하여, 이미지 센서용 반도체 패키지(200)를 외부로부터 안정적으로 보호하는 역할을 한다.
상기와 같이 하여, 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패 키지(200)는 프리 몰딩 관통체(115)를 이용하여, 프리 몰딩용 리드 프레임(110)과 인캡슐런트(160)의 연결성(interlocking)을 향상시킬 수 있다.
또한, 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)는 프리 몰딩 블럭(116)을 이용하여 반도체 다이(20)와 도전성 연결 부재(40)를 감싸 보호하는 인캡슐런트(160)의 제조 비용을 줄일 수 있으며, 더불어 인캡슐런트(160)를 이용하여 외력에 의한 도전성 연결 부재(40)의 손상 및 변형을 방지하여 휴대용 전자 기기에 사용되는 경우에 있어서 회로 동작의 신뢰성을 높일 수 있다.
다음은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)의 제조 방법에 대해 설명하기로 한다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)의 제조 방법은 프리 몰딩용 리드 프레임 준비 단계(S11), 프리 몰딩부 형성 단계(S12), 반도체 다이 및 투명 유리 부착 단계(S13), 도전성 연결 부재 형성 단계(S14), 인캡슐런트 형성 단계(S15) 및 투명 유리 덮개 결합 단계(S16)를 포함할 수 있다.
도 8a를 참조하면, 상기 프리 몰딩용 리드 프레임 준비 단계(S11)는 회로 패턴(미도시)이 형성된 프리 몰딩용 리드 프레임(110)을 준비하는 단계이다.
상기 프리 몰딩용 리드 프레임(110)은 회로 패턴의 형성에 의해 형성된 관통홈(110a)을 가진다. 여기서, 상기 관통홈(110a)은 반도체 다이 및 투명 유리 부착 단계(S13)에서 반도체 다이(20)가 상기 프리 몰딩용 리드 프레임(110)에 부착될 영역의 외측에 위치하도록 형성될 수 있다. 이러한 프리 몰딩용 리드 프레임(110)에 대해서는 앞에서 설명하였으므로, 상세한 설명은 생략하기로 한다.
도 8b를 참조하면, 상기 프리 몰딩부 형성 단계(S12)는 절연성 수지를 이용한 몰딩 공정에 의해 상기 프리 몰딩용 리드 프레임(110)에 프리 몰딩 관통체(115)와, 프리 몰딩 블럭(116)을 포함하는 프리 몰딩부(118)를 형성한다.
구체적으로, 상기 프리 몰딩부 형성 단계(S12)는 상기 프리 몰딩용 리드 프레임(110)의 관통홈(110a)을 절연성 수지로 채워 상기 프리 몰딩 관통체(115)를 형성하며, 동시에 상기 프리 몰딩용 리드 프레임(110)의 상면 중 단부에 돌출된 형태의 상기 프리 몰딩 블럭(116)을 형성한다. 여기서, 상기 프리 몰딩 블럭(116)은 반도체 다이 및 투명 유리 부착 단계(S13)에서 투명 유리(30)가 프리 몰딩용 리드 프레임(110)의 상부에 배치되는 높이보다 높게 되도록 형성되며, 단부가 단차질 수 있도록 형성된다. 이는 앞에서 설명하였으므로 중복된 설명은 생략하기로 한다.
도 8c를 참조하면, 상기 반도체 다이 및 투명 유리 부착 단계(S13)는 프리 몰딩용 리드 프레임(110)의 상부에 반도체 다이(20)와 투명 유리(30)를 부착하는 단계이다.
구체적으로, 상기 반도체 다이 및 투명 유리 부착 단계(S13)는 접착부재(도 2의 11)를 이용하여 상기 반도체 다이(20)를 프리 몰딩용 리드 프레임(110)의 상부 에 부착하며, 또한 투명 유리(30)의 하단 테두리를 따라 배열되는 접착부재(미도시)를 통해 상기 투명 유리(30)를 상기 반도체 다이(20)의 상부에 부착한다.
도 8d를 참조하면, 상기 도전성 연결 부재 형성 단계(S14)는 반도체 다이(20)와 프리 몰딩용 리드 프레임(10)의 회로 패턴을 전기적으로 연결하는 단계이다.
구체적으로, 상기 도전성 연결 부재 형성 단계(S14)는 도전성 연결 부재(40)를 이용하여 프리 몰딩용 리드 프레임(10)의 본드 패드(미도시)와 상기 반도체 다이(20)의 본드 패드(미도시)를 연결한다. 여기서, 도전성 연결 부재(40)는 도전성 와이어일 수 있다.
도 8e를 참조하면, 상기 인캡슐런트 형성 단계(S15)는 도전성 연결 부재(40)와 반도체 다이(20)를 감싸도록, 프리 몰딩용 리드 프레임(110)의 상부에서 투명 유리(30)와 프리 몰딩 블럭(116) 사이에 인캡슐런트(160)를 형성하는 단계이다.
상기 인캡슐런트 형성 단계(S15)는 절연성 수지를 이용한 몰딩 공정에 의해 이루어지거나, 겔 상태의 절연성 수지를 이용하여 디스펜싱 공정에 의해 이루어질 수 있다.
도 8f를 참조하면, 상기 투명 유리 덮개 결합 단계(S16)는 상기 프리 몰딩 블럭(116)의 상부에 투명 유리 덮개(170)를 결합시키는 단계이다.
구체적으로, 상기 투명 유리 덮개 결합 단계(S16)는 상기 투명 유리 덮개(170)를 상기 프리 몰딩 블럭(116)의 단차진 단부에 결합되도록 부착시킨다.
다음은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)에 대해 설명하기로 한다.
본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)는 본 발명의 다른 실시예에 따른 반도체 패키지(200)와 비교하여 프리 몰딩부(218)의 프리 몰딩 블럭(216)의 구성이 다르고 투명 유리 덮개(170)의 구성이 생략되는 것만 다를 뿐, 동일한 구성 요소를 가지며 동일한 작용을 한다. 이에 따라, 동일한 구성에 대해 동일한 도면 부호를 붙이기로 하고 중복된 설명은 생략하기로 하며, 프리 몰딩부(218)의 프리 몰딩 블럭(216) 구성에 대해서 중점적으로 설명하기로 한다.
도 9는 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 9를 참조하면, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)는 프리 몰딩용 리드 프레임(110), 프리 몰딩부(218), 반도체 다이(20), 투명 유리(30), 도전성 연결 부재(40) 및 인캡슐런트(160)를 포함할 수 있다.
상기 프리 몰딩부(218)는 프리 몰딩용 리드 프레임(110)을 절연성 수지, 에를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 몰딩하여 형성될 수 있으며, 프리 몰딩 관통체(115)와 프리 몰딩 블럭(216)을 포함할 수 있다.
상기 프리 몰딩 블럭(216)은 도 8에 도시된 프리 몰딩 블럭(116)과 동일한 역할을 한다. 다만, 상기 프리 몰딩 블럭(216)은 투명 유리(30)가 프리 몰딩용 리드 프레임(110)에 배치되는 높이보다 낮은 높이를 가지도록 형성된다. 이는 상기 프리 몰딩 블럭(216)이, 인캡슐런트(160)의 형성시 사용되는 절연성 수지가 프리 몰딩용 리드 프레임(110) 중 정해진 영역 이외의 영역으로만 유출되지 않게 하는 높이만 가지면 되기 때문이다. 이에 따라, 상기 프리 몰딩 블럭(216)은 도 6에 도시된 프리 몰딩 블럭(216)을 형성하는 경우보다 재료 비용을 줄일 수 있다. 한편, 상기 프리 몰딩 블럭(216)이 프리 몰딩용 리드 프레임(110)의 상부에 낮게 형성되기 때문에 도 6에 도시된 투명 유리 덮개(170)는 형성되지 않는다.
상기와 같이, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)는 낮은 높이의 프리 몰딩 블럭(216)을 형성함으로써, 도 6에 도시된 이미지 센서용 반도체 패키지(200)에서 높은 높이의 프리 몰딩 블럭(116)을 형성하는 경우 보다 제조 비용을 더욱 줄일 수 있다.
다음은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)의 제조 방법에 대해 설명하기로 한다.
본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)의 제조 방법은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지(200)의 제조 방법과 비교하여 프리 몰딩부 형성 단계(S22)가 다르고 투명 유리 덮개 결합 단계(S16)가 생략되는 것만 다를 뿐, 동일한 단계를 가진다. 이에 따라, 동일한 단계에 대한 중복된 설명은 생략하기로 하며, 프리 몰딩부 단계(S22)에 대해서 중점적으로 설명하기로 한다.
도 10은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지의 제 조 방법을 설명하기 위한 플로우 챠트이고, 도 11은 도 10의 이미지 센서용 반도체 패키지의 제조 방법 중 프리 몰딩부 형성 단계를 설명하기 위한 단면도이다.
도 10을 참조하면, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(300)의 제조 방법은 프리 몰딩용 리드 프레임 준비 단계(S11), 프리 몰딩부 형성 단계(S22), 반도체 다이 및 투명 유리 부착 단계(S13), 도전성 연결 부재 형성 단계(S14) 및 인캡슐런트 형성 단계(S15)를 포함할 수 있다.
도 11을 참조하면, 상기 프리 몰딩부 형성 단계(S22)는 절연성 수지를 이용한 몰딩 공정에 의해 상기 프리 몰딩용 리드 프레임(110)에 프리 몰딩 관통체(115)와, 프리 몰딩 블럭(216)을 포함하는 프리 몰딩부(218)를 형성한다.
구체적으로, 상기 프리 몰딩부 형성 단계(S22)는 상기 프리 몰딩용 리드 프레임(110)의 관통홈(110a)를 수지로 채워 상기 프리 몰딩 관통체(115)를 형성하며, 동시에 상기 프리 몰딩용 리드 프레임(110)의 상면 중 단부에 돌출된 형태의 상기 프리 몰딩 블럭(216)을 형성한다. 여기서, 상기 프리 몰딩 블럭(216)은 반도체 다이 및 투명 유리 부착 단계(S13)에서 투명 유리(30)가 프리 몰딩용 리드 프레임(110)의 상부에 배치되는 높이보다 낮게 되도록 형성된다. 이는 앞에서 설명하였으므로 중복된 설명은 생략하기로 한다.
다음은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(400)에 대해 설명하기로 한다.
본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(400)는 본 발 명의 다른 실시예에 따른 반도체 패키지(200)와 비교하여 프리 몰딩부(318)의 구성이 다르고, 컨트롤러(319)가 추가되고, 반도체 다이(320)와 투명 유리(330)와 도전성 연결 부재(340)의 구성이 다르고, 인캡슐런트(160)의 구성이 생략될 뿐, 동일한 구성 요소를 가지며 동일한 작용을 한다. 이에 따라, 동일한 구성에 대해 동일한 도면 부호를 붙이기로 하고 중복된 설명은 생략하기로 하며, 프리 몰딩부(318), 컨트롤러(319), 반도체 다이(320), 투명 유리(330) 및 도전성 연결 부재(340)의 구성에 대해서 중점적으로 설명하기로 한다.
도 12는 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이고, 도 13은 도 12에 도시된 이미지 센서용 반도체 패키지에서 도전성 연결 부재의 형성을 보여주기 위한 프리 몰딩용 리드 프레임의 개략적인 평면도이다.
도 12 및 도 13을 참조하면, 본 발명의 또다른 실시예에 따른 이미지 센서용반도체 패키지(400)는 프리몰딩용 리드 프레임(110), 프리 몰딩부(318), 컨트롤러(319), 반도체 다이(320), 투명 유리(330) 및 도전성 연결부재(340)를 포함할 수 있다.
상기 프리 몰딩부(318)는 프리 몰딩용 리드 프레임(110)을 절연성 수지, 예를 들어 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나를 이용한 몰딩 공정에 의해 몰딩하여 형성될 수 있으며, 프리 몰딩 관통체(115), 프리 몰딩 블럭(116) 및 프리 몰딩 스페이서(317)를 포함할 수 있다.
상기 프리 몰딩 스페이서(317)는 상기 프리 몰딩용 리드 프레임(110)의 상부 중 프리 몰딩 관통체(115)와 대응하는 영역에 돌출된 형태로 형성된다. 이러한 프리 몰딩 스페이서(317)는 후술될 컨트롤러(319)가 프리 몰딩용 리드 프레임(110)에 배치되는 높이보다 높게 되도록 형성되어, 컨트롤러(320)의 상부에 후술될 반도체 다이(320)가 배치될 수 있도록 하면서 반도체 다이(320)를 지지하는 역할을 한다. 상기 프리 몰딩 스페이서(317)는 프리 몰딩 관통체(115)와 프리 몰딩 블럭(116)을 형성하기 위한 몰딩 공정시 함께 형성된다.
상기 컨트롤러(319)는 접착 부재(11)를 이용하여 프리 몰딩용 리드 프레임(110)의 상부에 부착되어, 후술되는 도전성 연결 부재(340)를 통해 프리 몰딩용 리드 프레임(110) 및 반도체 다이(320) 각각과 전기적으로 연결된다. 이러한 컨트롤러(319)는 상기 반도체 다이(320)의 회로 동작을 제어하는 역할을 하며, ASIC(application specfic integrated circuit)으로 형성될 수 있다.
상기 반도체 다이(320)는 접착부재(11)를 통해 상기 프리 몰딩 스페이서(317)의 상부에 부착된다. 이러한 반도체 다이(320)는 상부 중 후술될 투명 유리(330)와 중첩하는 영역에 형성된 수광 소자인 포토 다이오드를 포함하여 영상 센서 기능을 한다.
상기 투명 유리(330)는 접착부재(미도시)를 통해 상기 반도체 다이(320)의 상부에 부착된다. 여기서, 접착부재는 빛이 투명 유리(330)를 넓은 면적으로 통과하도록 투명 유리(330)의 하단 테두리를 따라 배열될 수 있다. 이러한 투명 유리(330)는 특정파장대의 광선, 예를 들어 적외선 혹은 자외선 등을 선택적으로 필터링할 수 있는 필터를 더 포함하여 이루어질 수 있다.
상기 도전성 연결 부재(340)는 앞에서 언급한 바와 같이 상기 컨트롤러(319)와 프리 몰딩용 리드 프레임(110)을 전기적으로 연결하며, 상기 컨트롤러(319)와 반도체 다이(320)를 전기적으로 연결하고, 도전성 와이어로 형성될 수 있다.
상기와 같이, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(400)는 프리 몰딩 관통체(115)를 이용하여, 프리 몰딩용 리드 프레임(110)과 프리 몰딩 스페이서(317)의 연결성(interlocking)을 향상시킬 수 있다.
또한, 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(400)는 프리 몰딩 스페이서(317)를 이용하여 프리 몰딩용 리드 프레임(110)의 상부에 컨트롤러(319)와 반도체 다이(320)를 형성함으로써, 도 6 및 도 9에 도시된 이미지 센서용 반도체 패키지(200,300)에 비해 고성능화된 이미지 센서용 반도체를 구현할 수 있다.
다음은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지(400)의 제조 방법에 대해 설명하기로 한다.
도 14는 본 발명의 또다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 15는 도 14의 반도체 패키지의 제조 방법 중 프리 몰딩부 형성 단계를 설명하기 위한 단면도이고, 도 16은 도 14의 이미지 센서용 반도체 패키지의 제조 방법 중 컨트롤러 부착 단계를 설명하기 위한 단면도이고, 도 17은 도 14의 이미지 센서용 반도체 패키지의 제조 방법 중 반도체 다이 및 투명 유리 부착 단계를 설명하기 위한 단면도이다.
도 14를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지(400)의 제조 방법은 프리 몰딩용 리드 프레임 준비 단계(S31), 프리 몰딩부 형성 단계(S32), 컨트롤러 부착 단계(S33), 반도체 다이 및 투명 유리 부착 단계(S34), 도전성 연결 부재(S35) 및 투명 유리 덮개 결합 단계(S36)를 포함할 수 있다.
상기 프리 몰딩용 리드 프레임 준비 단계(S31)는 도 8a에 도시된 프리 몰딩용 리드 프레임 준비 단계(S11)와 동일하므로, 중복된 설명은 생략하기로 한다.
도 15를 참조하면, 상기 프리 몰딩부 형성 단계(S32)는 절연성 수지를 이용한 몰딩 공정에 의해 상기 프리 몰딩용 리드 프레임(110)에 프리 몰딩 관통체(115)와, 프리 몰딩 블럭(116)과, 프리 몰딩용 스페이서(317)를 포함하는 프리 몰딩부(318)를 형성한다.
상기 프리 몰딩부 형성 단계(S32)는 도 8b에 도시된 프리 몰딩부 형성 단계(S12)와 동일하다. 다만, 상기 프리 몰딩부 형성 단계(S32)는 상기 프리 몰딩용 리드 프레임(110)의 상부 중 프리 몰딩 관통체(115)와 대응하는 영역에 돌출된 형태의 프리 몰딩 스페이서(317)를 더 형성한다. 여기서, 상기 프리 몰딩 스페이서(317)는, 도 14의 컨트롤러(319)가 프리 몰딩용 리드 프레임(110)에 배치되는 높이보다 높게 되도록 형성된다. 이는 앞에서 설명하였으므로 중복된 설명은 생략하기로 한다.
도 16을 참조하면, 상기 컨트롤러 부착 단계(S33)는 접착 부재(11)를 통해 프리 몰딩용 리드 프레임(110)의 상부에 컨트롤러(319)를 부착하는 단계이다 .
도 17를 참조하면, 상기 반도체 다이 및 투명 유리 부착 단계(S34)는 상기 컨트롤러(319)의 상부에 반도체 다이(320)와 투명 유리(330)를 부착하는 단계이다.
구체적으로, 상기 반도체 다이 및 투명 유리 부착 단계(S34)는 접착 부재(11)를 이용하여 반도체 다이(320)를 프리 몰딩 스페이서(317)에 부착하며, 또한 투명 유리(330)의 하단 테두리를 따라 배열되는 접착부재(미도시)를 통해 상기 투명 유리(330)를 상기 반도체 다이(320)의 상부에 부착한다.
상기 도전성 연결 부재 형성 단계(S35)는 도전성 연결 부재(도 13의 340)를 이용하여 컨트롤러(319)와 프리 몰딩용 리드 프레임(110)의 회로 패턴을 전기적으로 연결하고, 컨트롤러(319)와 반도체 다이(320)를 전기적으로 연결한다. 여기서, 상기 도전성 연결 부재(340)는 도전성 와이어로 형성될 수 있다.
도시하진 않았지만, 상기 투명 유리 덮개 결합 단계(S36)는 도 8f에 도시된 투명 유리 덮개 결합 단계(S16)와 동일한 방식으로 이루어지므로, 상세한 설명은 생략하기로 한다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 평면도이다.
도 4는 도 3d에 도시된 댐 형성 단계의 다른 형태를 보여주는 평면도이다.
도 5는 도 3d에 도시된 댐 형성 단계의 또다른 형태를 보여주는 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 10은 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 11은 도 10의 이미지 센서용 반도체 패키지의 제조 방법 중 프리 몰딩부 형성 단계를 설명하기 위한 단면도이다.
도 12는 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지를 도시한 단면도이다.
도 13은 도 12에 도시된 이미지 센서용 반도체 패키지에서 도전성 연결 부재의 형성을 보여주기 위한 프리 몰딩용 리드 프레임의 개략적인 평면도이다.
도 14는 본 발명의 또다른 실시예에 따른 이미지 센서용 반도체 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.
도 15는 도 14의 이미지 센서용 반도체 패키지의 제조 방법 중 프리 몰딩부 형성 단계를 설명하기 위한 단면도이다.
도 16은 도 14의 이미지 센서용 반도체 패키지의 제조 방법 중 컨트롤러 부착 단계를 설명하기 위한 단면도이다.
도 17은 도 14의 이미지 센서용 반도체 패키지의 제조 방법 중 반도체 다이 및 투명 유리 부착 단계를 설명하기 위한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 회로 기판 20, 320: 반도체 기판
30, 330: 투명 유리 40, 340: 도전성 연결 부재
50: 댐 60, 160: 인캡슐런트
70, 170: 투명 유리 덮개
100, 200, 300, 400: 이미지센서용 반도체 패키지
110: 프리 몰딩용 리드 프레임 118, 218, 318: 프리 몰딩부
319: 컨트롤러

Claims (29)

  1. 내부에 회로 패턴이 형성된 회로 기판;
    상기 회로 기판의 상부에 부착되는 반도체 다이;
    상기 반도체 다이의 상부에 부착되는 투명 유리;
    상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재;
    상기 회로 기판의 상면 중 상기 도전성 연결 부재와 상기 회로 기판의 단부 사이에 상기 반도체 다이를 둘러싸는 형태로 형성된 댐; 및
    상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 회로 기판의 상부에서 상기 투명 유리와 상기 댐 사이에 형성된 인캡슐런트를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 다이는 상기 투명 유리와 중첩하는 영역에 형성된 포토 다이오드를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 도전성 연결부재는 도전성 와이어인 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 댐 및 상기 인캡슐런트는 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 내부에 회로 패턴이 형성된 프리 몰딩(premolding)용 리드 프레임;
    상기 프리 몰딩용 리드 프레임의 상부에 부착되는 반도체 다이;
    상기 프리 몰딩용 리드 프레임을 관통하여 형성된 프리 몰딩 관통체와, 상기 프리 몰딩용 리드 프레임의 단부에 형성된 프리 몰딩 블럭을 포함하는 프리 몰딩부;
    상기 반도체 다이의 상부에 부착되는 투명 유리;
    상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재; 및
    상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 프리 몰딩용 리드 프레임의 상부에서 상기 투명 유리와 상기 프리 몰딩 블럭 사이에 형성된 인캡슐런트를 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 반도체 다이는 상기 투명 유리와 중첩하는 영역에 형성된 포토 다이오드를 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 도전성 연결부재는 도전성 와이어인 것을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 프리 몰딩 블럭은 상기 투명 유리가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 낮은 것을 특징으로 하는 반도체 패키지.
  9. 제 5 항에 있어서,
    상기 프리 몰딩 블럭은 상기 투명 유리가 상기 프리 몰딩 리드 프레임에 배치된 높이보다 높게 형성되는 것을 특징으로 하는 반도체 패키지.
  10. 제 5 항에 있어서,
    상기 프리 몰딩 블럭 및 상기 인캡슐런트는 에폭시 수지, 실리콘 수지 또는 그 등가물 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 반도체 패키지.
  11. 제 9 항에 있어서,
    상기 프리 몰딩 블럭 상부에 투명 유리 덮개가 더 형성되는 것을 특징으로 하는 반도체 패키지.
  12. 제 1 항에 있어서,
    상기 프리 몰딩 관통체는 상기 프리 몰딩용 리드 프레임 중 상기 반도체 다이가 위치하는 영역의 외측에 형성되는 것을 특징으로 하는 반도체 패키지.
  13. 제 12 항에 있어서,
    상기 프리 몰딩부는 상기 프리 몰딩용 리드 프레임의 상부 중 상기 프리 몰딩 관통체와 대응하는 영역에 돌출된 형태로 형성되는 스페이서를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제 13 항에 있어서,
    상기 프리 몰딩용 리드 프레임과 상기 반도체 다이 사이에 개재되는 컨트롤러를 더 포함하며,
    상기 스페이서는 상기 컨트롤러가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 높게 형성되는 것을 특징으로 하는 반도체 패키지.
  15. 제 13 항에 있어서,
    상기 컨트롤러는 ASIC(application specific integrated circuit)으로 형성되는 것을 특징으로 하는 반도체 패키지.
  16. 제 15 항에 있어서,
    상기 도전성 연결부재는 상기 회로 패턴과 상기 컨트롤러를 전기적으로 연결하며, 상기 컨트롤러와 상기 반도체 다이를 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지.
  17. 내부에 회로 패턴이 형성된 회로 기판 스트립을 준비하는 회로 기판 스트립 준비 단계;
    상기 회로 기판 스트립의 상부에서 소잉 라인에 의해 구분되는 복수의 회로 기판 각각에 반도체 다이와 투명 유리를 부착하는 반도체 다이 및 투명 유리 부착 단계;
    상기 회로 기판 상에 상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재를 형성하는 도전성 연결 부재 형성 단계;
    상기 회로 기판 스트립 상에서 상기 도전성 연결 부재와 상기 회로 기판의 단부 사이에 상기 반도체 다이를 둘러싸는 형태로 댐을 형성하는 댐 형성 단계; 및
    상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 회로 기판의 상부에서 상기 투명 유리와 상기 댐 사이에 인캡슐런트를 형성하는 인캡슐런트 형성 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  18. 제 17 항에 있어서,
    상기 댐 형성 단계는
    상기 회로 기판 스트립 상에서 상기 반도체 다이 각각의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  19. 제 17 항에 있어서,
    상기 댐 형성 단계는
    상기 회로 기판 스트립 상에서 상기 반도체 다이 각각을 일정한 수로 묶어 형성된 그룹 단위의 외곽 전체를 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  20. 제 17 항에 있어서,
    상기 댐 형성 단계는
    상기 회로 기판 스트립 상에서 상기 반도체 다이 각각 중 상기 도전성 연결 부재가 형성된 측면을 둘러싸도록 절연성 수지를 디스펜싱(dispensing)하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  21. 제 17 항에 있어서,
    상기 인캡슐레이션 형성 단계는 절연성 수지를 이용한 몰딩 공정 또는 겔 상태의 절연성 수지를 이용한 디스펜싱(dispensing) 공정에 의해 이루어지는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  22. 내부에 회로 패턴이 형성된 프리 몰딩용 리드 프레임을 준비하는 프리 몰딩요 리드 프레임 준비 단계;
    절연성 수지를 이용하여 상기 프리 몰딩용 리드 프레임의 관통홈에 프리 몰딩 관통체와, 상기 프리 몰딩용 리드 프레임의 단부에 프리 몰딩 블럭을 형성하는 프리 몰딩부 형성 단계;
    상기 프리 몰딩용 리드 프레임의 상부에 반도체 다이와 투명 유리를 부착하는 반도체 다이 및 투명 유리 부착 단계;
    상기 반도체 다이와 상기 회로 패턴을 전기적으로 연결하는 도전성 연결 부재 형성 단계; 및
    상기 도전성 연결 부재와 상기 반도체 다이를 감싸도록, 상기 프리 몰딩용 리드 프레임의 상부에서 상기 투명 유리와 상기 프리 몰딩 블럭 사이에 인캡슐런트를 형성하는 인캡슐레이션 형성 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  23. 제 22 항에 있어서,
    상기 프리 몰딩부 형성 단계는
    상기 프리 몰딩 블럭을 상기 투명 유리가 상기 프리 몰딩용 리드 프레임에 배치된 높이보다 높게 되도록 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  24. 제 22 항에 있어서,
    상기 프리 몰딩 블럭의 상부에 투명 유리 덮개를 결합하는 투명 유리 덮개 결합 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  25. 제 22 항에 있어서,
    상기 프리 몰딩부 형성 단계는
    상기 프리 몰딩 관통체를 상기 프리 몰딩용 리드 프레임 중 상기 반도체 다이가 위치하는 영역의 외측에 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  26. 제 25 항에 있어서,
    상기 프리 몰딩부 형성 단계는
    상기 프리 몰딩용 리드 프레임의 상부 중 상기 프리 몰딩 관통체와 대응하는 영역에 돌출된 형태로 프리 몰딩 스페이서를, 상기 프리 몰딩 관통체와 상기 프리 몰딩 블럭과 함께 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  27. 제 26 항에 있어서,
    상기 반도체 다이 및 투명 유리 부착 단계 이전에
    상기 반도체 다이와 상기 프리 몰딩용 리드 프레임 사이에 컨트롤러가 개재 되도록 상기 컨트롤러를 상기 프리 몰딩용 리드 프레임의 상부에 부착하는 컨트롤러 부착 단계를 더 포함하며,
    상기 프리 몰딩부 형성 단계는 상기 프리 몰딩 스페이서를 상기 컨트롤러가 상기 프리 몰딩용 리드 프레임의 상부에 배치되는 높이보다 높게 되도록 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  28. 제 26 항에 있어서,
    상기 반도체 다이 및 투명 유리 부착 단계는 상기 반도체 다이를 상기 프리 몰딩 스페이서의 상부에 부착하는 과정을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  29. 제 25 항에 있어서,
    상기 도전성 연결 부재 형성 단계는
    도전성 와이어를 이용하여 상기 컨트롤러와 상기 회로 패턴을 전기적으로 연결하고, 상기 컨트롤러와 상기 반도체 다이를 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020080119376A 2008-11-28 2008-11-28 이미지 센서용 반도체 패키지 및 그 제조 방법 KR101579623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080119376A KR101579623B1 (ko) 2008-11-28 2008-11-28 이미지 센서용 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080119376A KR101579623B1 (ko) 2008-11-28 2008-11-28 이미지 센서용 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100060681A true KR20100060681A (ko) 2010-06-07
KR101579623B1 KR101579623B1 (ko) 2015-12-23

Family

ID=42361567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119376A KR101579623B1 (ko) 2008-11-28 2008-11-28 이미지 센서용 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101579623B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366418B1 (ko) * 2012-04-25 2014-02-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR102081612B1 (ko) * 2019-11-25 2020-05-15 테라셈 주식회사 반도체 패키지 및 이것의 제조 방법
WO2020109536A1 (de) * 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und herstellungsverfahren hierfür
WO2022014835A1 (ko) * 2020-07-16 2022-01-20 엘지이노텍 주식회사 이미지 센서 패키지 및 이를 포함하는 카메라 장치
WO2022152534A1 (de) * 2021-01-13 2022-07-21 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023484A (ko) * 2000-09-22 2002-03-29 이중구 메모리카드용 반도체패키지 및 그 제조방법
KR20050120146A (ko) * 2004-06-18 2005-12-22 삼성테크윈 주식회사 전자회로 모듈 패키지
KR20060040317A (ko) * 2004-11-05 2006-05-10 삼성전자주식회사 이미지 센서 조립체 및 그 제작 방법
KR20080095192A (ko) * 2007-04-23 2008-10-28 삼성전기주식회사 발광장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023484A (ko) * 2000-09-22 2002-03-29 이중구 메모리카드용 반도체패키지 및 그 제조방법
KR20050120146A (ko) * 2004-06-18 2005-12-22 삼성테크윈 주식회사 전자회로 모듈 패키지
KR20060040317A (ko) * 2004-11-05 2006-05-10 삼성전자주식회사 이미지 센서 조립체 및 그 제작 방법
KR20080095192A (ko) * 2007-04-23 2008-10-28 삼성전기주식회사 발광장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366418B1 (ko) * 2012-04-25 2014-02-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
WO2020109536A1 (de) * 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und herstellungsverfahren hierfür
KR102081612B1 (ko) * 2019-11-25 2020-05-15 테라셈 주식회사 반도체 패키지 및 이것의 제조 방법
WO2022014835A1 (ko) * 2020-07-16 2022-01-20 엘지이노텍 주식회사 이미지 센서 패키지 및 이를 포함하는 카메라 장치
WO2022152534A1 (de) * 2021-01-13 2022-07-21 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Also Published As

Publication number Publication date
KR101579623B1 (ko) 2015-12-23

Similar Documents

Publication Publication Date Title
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
US7576401B1 (en) Direct glass attached on die optical module
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
US7259042B2 (en) Ultra thin dual chip image sensor package structure and method for fabrication
US7202460B2 (en) Camera module for compact electronic equipments
JP6102941B2 (ja) 光学装置及びその製造方法
US8009222B2 (en) Image pickup apparatus and method of manufacturing the same
KR100476558B1 (ko) 이미지 센서 모듈 및 그 제작 공정
US9455358B2 (en) Image pickup module and image pickup unit
TWI540315B (zh) 壓力感測器及其組裝方法
US20070210246A1 (en) Stacked image sensor optical module and fabrication method
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
WO2007058073A1 (ja) 半導体パッケージとその製造方法、半導体モジュール、および電子機器
JP2006245246A (ja) 固体撮像装置
JP2008130738A (ja) 固体撮像素子
US6630661B1 (en) Sensor module with integrated discrete components mounted on a window
KR100818546B1 (ko) 이미지 센서 패키지 및 이의 제조방법
JPH06204442A (ja) 固体撮像装置およびその製造方法
KR20170073796A (ko) 반도체 패키지 및 패키지 제조 방법
US20070120213A1 (en) Wire under dam package and method for packaging image-sensor
US6703700B2 (en) Semiconductor packaging structure
US20210175135A1 (en) Semiconductor package structures and methods of manufacturing the same
JP2006005612A (ja) 撮像モジュール
JP6450569B2 (ja) フォトリフレクタ及びその製造方法
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 5