JP6450569B2 - フォトリフレクタ及びその製造方法 - Google Patents

フォトリフレクタ及びその製造方法 Download PDF

Info

Publication number
JP6450569B2
JP6450569B2 JP2014236043A JP2014236043A JP6450569B2 JP 6450569 B2 JP6450569 B2 JP 6450569B2 JP 2014236043 A JP2014236043 A JP 2014236043A JP 2014236043 A JP2014236043 A JP 2014236043A JP 6450569 B2 JP6450569 B2 JP 6450569B2
Authority
JP
Japan
Prior art keywords
light
receiving element
emitting element
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014236043A
Other languages
English (en)
Other versions
JP2016100448A (ja
Inventor
文昭 大野
文昭 大野
小池 誠二
誠二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014236043A priority Critical patent/JP6450569B2/ja
Publication of JP2016100448A publication Critical patent/JP2016100448A/ja
Application granted granted Critical
Publication of JP6450569B2 publication Critical patent/JP6450569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明はフォトリフレクタ及びその製造方法に関し、特に表面実装されかつワイヤボンディングされた発光素子及び受光素子が遮光壁を伴って樹脂封止されるフォトリフレクタの構造に関する。
図6に、従来の表面実装型フォトリフレクタの一例(下記特許文献1)が示され、図7に、このフォトリフレクタの製造方法が示されており、このフォトリフレクタは、まず図7(a)に示されるように、インターポーザ(プリント配線基板)である基板1の上に、発光素子(LED)2と受光素子(フォトトランジスタ)3を実装した後、図7(b)のように透光性樹脂4で一括封止する。次いで、ダイシングブレードにより発光素子−受光素子間に基板1にまで至る溝5を形成し、この溝5に遮光性樹脂をポッテイング又は印刷により注入し、高温恒温槽にて加熱硬化させ、遮光壁6を形成することで製作される。この遮光壁6は、発光素子からの光が受光素子に直接入射することを防止し、出力のノイズを低減させるものである。
特開2004−71734号公報 特開2004−47790号公報
ところで、スマートフォンに代表される携帯端末等においては、市場からの高機能化の要求があるため、新しく搭載する部品のスペースの確保が課題となるが、搭載する部品のために製品サイズを大きくすることはデザイン上の制約等から難しく、個々のモジュールやデバイスのダウンサイジングが必要になる。
このような要求に応えて小型薄型化を実現するため、フォトリフレクタにおいては、非常に薄いプリント配線板を基板(インターポーザ)とし、その上に発光・受光素子をフリップチップボンディング等で実装することが行われている。
しかし、上記プリント配線板が非常に薄いため撓み易く、発光素子、受光素子表面に形成されたバンプ電極と基板上の配線とを確実に接続させる平面度が得られ難いという問題があることから、従来では、図7の例のように、フリップチップボンディングではなく、ワイヤボンディングを採用し、平面度の低い基板でも信頼性の高い接続が得られるようにすることが行われる。
しかしながら、実装にワイヤボンディングを採用すると、図7(a)に示されるように、発光素子2側のワイヤボンディング部と受光素子3側のワイヤボンディング部との間に、遮光壁6のための領域50を設けなければならず、フリップチップボンディングに比べると実装面積が広くなるという問題がある。即ち、発光素子2と受光素子3との間に、基板1までの溝5を形成して遮光壁6を設けるため、発光素子2と受光素子3との間の領域50には電極等の機能的な要素を配置することができず、この領域50がデッドスペースとなって小型化が促進できないという問題がある。
本発明は上記問題点に鑑みてなされたものであり、その目的は、実装にワイヤボンディングを採用した場合でも、小型化に好適な構造を持つフォトリフレクタとその製造方法を提供することにある。
上記目的を達成するために、請求項1の発明に係るフォトリフレクタは、基板上の各電極を発光素子−受光素子間を結ぶ線に垂直な方向に並べ、これら基板上の各電極にそれぞれの電極がワイヤボンディングにて接続されて上記基板上に実装された発光素子及び受光素子と、この発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に形成された遮光性樹脂層と、上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に形成され、上記発光素子と受光素子との間の光を遮る遮光壁と、この遮光壁の側面部及び上記遮光性樹脂層の上部に形成され、上記発光素子及び受光素子を封止する透光性樹脂層と、を備えてなることを特徴とする
請求項の発明に係るフォトリフレクタの製造方法は、発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、この遮光性樹脂層の上に上記発光素子及び受光素子を封止する透光性樹脂層を形成し、この透光性樹脂層の上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に上記遮光性樹脂層に達する溝を形成し、この溝に遮光性樹脂を流し込むことにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、上記工程の後、上記発光素子及び受光素子を1組毎に個片化することを特徴とする。
請求項の発明に係るフォトリフレクタの製造方法は、発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に遮光性樹脂を積層することにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、この遮光壁の側面部及び上記遮光性樹脂層の上に、上記発光素子及び受光素子を封止する透光性樹脂層を形成し、上記工程の後、上記発光素子及び受光素子を1組毎に個片化することを特徴とする
上記の構成によれば、集合基板(インターポーザ)上に発光素子及び受光素子の複数組が実装された後、この発光・受光素子(各組毎)の対向する側面の一部が覆われる状態で基板上に遮光性樹脂層が形成され、その後、遮光壁形成と封止が行われる。この遮光壁形成の1つの方法は、透光性樹脂で封止をした後に遮光壁を形成する方法であり、上記遮光性樹脂層の上に、発光・受光素子を封止するための透光性樹脂層が形成され、この透光性樹脂層に、先に形成した遮光性樹脂層に達する溝を形成し、この溝に遮光性樹脂を流し込むことで、発光素子−受光素子間の光を遮る遮光壁が形成される。
また、他の方法は、遮光壁を形成した後に透光性樹脂による封止をする方法であり、上記遮光性樹脂層の上の発光素子−受光素子間に、遮光性樹脂を積層することにより遮光壁が形成され、この遮光壁の側面部及び遮光性樹脂の上に、発光・受光素子を封止するための透光性樹脂層が形成される。そして、最後に、集合基板体の切削により発光素子及び受光素子を1組毎に個片化することで、フォトリフレクタが製作される。
本発明のフォトリフレクタ及びその製造方法によれば、発光素子−受光素子間の遮光壁の下方に電極やボンディングワイヤ等を配置することが可能となり、実装にワイヤボンディングを採用した場合でも、従来ではデッドスペースとなっていた領域を有効に活用することができ、小型化が可能になるという効果がある。即ち、従来では、発光素子−受光素子間の光の授受を避けるために、遮光壁を基板表面から立ち上がる形にしていたことから、この遮光壁の下には何ら機能的な要素を配置することができなかったが、本発明では、基板上に遮光性樹脂層を形成し、その中、特に遮光壁直下の部分に電極やワイヤ等の機能的な要素を封じ込めることで、スペースの有効利用を図るようにしたものである。
本発明に係る第1実施例のフォトリフレクタの構成を示し、図(a)は上面図、図(b)は側面図である。 第1実施例のフォトリフレクタの他の例の構成を示し、図(a)は上面図、図(b)は側面図である。 第1実施例のフォトリフレクタの製造方法を示す図である。 第2実施例のフォトリフレクタの構成を示し、図(a)は上面図、図(b)は側面図である。 本発明のフォトリフレクタの製造方法の他の例である第3実施例を示す図である。 従来のフォトリフレクタの構成を示す斜視図である。 図6のフォトリフレクタの製造工程を示す図である。
図1に、第1実施例のフォトリフレクタの構成が示され、図3に、このフォトリフレクタの製造工程が示されており、第1実施例のフォトリフレクタ8は、図1(a),(b)に示されるように、基板10の上下面にバイアホール12を介して接続される上面の電極(パッド)13と下面の電極14が複数形成され、上面の所定の電極13に発光素子2と受光素子3のそれぞれが接続される。また、この発光素子2と受光素子3は、それぞれ対応する電極13a,13bにワイヤ15(ワイヤボンディング)で接続されている。
そして、上記電極13a,13bとワイヤ15の電極13a,13b側の一部を埋設し、発光素子2と受光素子3の対向する側面の一部を覆うように(所定の高さまで)、遮光性樹脂層16が形成されると共に、発光素子2と受光素子3の間には遮光壁17が設けられ、この遮光壁17の側面から発光素子2及び受光素子3の上部の全体に、封止材として透光性樹脂層18が形成される。
図3には、第1実施例の製造工程が示されており、まず図3(a)では、上述した上面の電極13と下面の電極14等が形成されたインターポーザ(プリント配線した集合基板)20が用意され、このインターポーザ20の所定の電極13上に、発光素子2と受光素子3をダイボンドし、この発光素子2の上面に形成されている電極を電極13aに、受光素子3の上面に形成されている電極を電極13bにそれぞれワイヤ15によりワイヤボンドすることで、発光・受光素子2,3がインターポーザ20に表面実装される。なお、図3では、1組の発光素子2及び受光素子3と、隣接する別の組の一部が図示されている。
次に、図3(b)では、インターポーザ20上に、液状の遮光性樹脂をポッテイングにより流し込み、硬化させることにより、遮光性樹脂層16が発光素子2と受光素子3の側面高さの半分以上を埋没させる状態で形成される。なお、図示していないが、インターポーザ20の外周には、遮光樹脂液が流れ出さないようダムが形成される。
図3(c)では、遮光性樹脂層16の上に重ねるようにして液状の透光性樹脂をポッテイングにより流し込み、硬化させることにより、透光性樹脂層18が形成される。
図3(d)では、発光素子2と受光素子3の間の透光性樹脂層18をその表面から遮光性樹脂層16に至るまでダイシングブレードにより切削し、溝18Fを形成する。この工程では、溝18Fにおいて、遮光性樹脂層16を露出させ、溝底部に透光性樹脂層18が残らないようにする。
その後、図3(e)では、遮光性樹脂層16の上に液状の遮光性樹脂をポッテイングにより滴下し、溝18Fの中に遮光性樹脂を充填させ、硬化させることにより、遮光壁17が形成される。この工程では、遮光壁17を形成した後、その表面を研磨することで、透光性樹脂層18上に付着した遮光性樹脂を除去することも可能である。
最後に、図3(e)の集合基板体をダイシングテープに貼り付け、ダイシングブレードを用いて個片化すれば、図1のフォトリフレクタ8が得られる。
図2には、第1実施例の他の例が示されており、この例は、図2(a),(b)に示されるように、フォトリフレクタ22の外周を囲むように遮光壁23を設けたものである。この遮光壁23は、図3(d)の工程で、溝18Fと共にフォトリフレクタの外周位置(隣接する別の組の発光素子2或いは受光素子3との間)に溝を切削し、図3(e)の工程で、遮光壁17の場合と同様にして遮光性樹脂を充填することにより形成することができる。
以上の第1実施例によれば、電極13a,13bとワイヤ15の一部(基板上の電極との接続部)を遮光樹脂層16内に埋没させ、その遮光樹脂層16の上に遮光壁17を設ける(ダイシングブレードによる溝18Fの切込みは遮光性脂層16の表面までとなる)ので、図7で説明したデッドスペースの領域50が発生せず、発光素子−受光素子間の距離を縮めることができ、フォトリフレクタの小型化が実現できる。
図4には、第2実施例の構成が示されており、この第2実施例のフォトリフレクタ24では、図4に示されるように、電極13a,13bを発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この電極13a,13bのそれぞれにワイヤ15にてボンディングが行われる。そして、これら電極13a,13bとワイヤ15の一部を埋めるように、遮光性樹脂層16が形成される。
このような配置・構成によれば、図1の構成に比べて発光素子−受光素子間の距離を縮めることができ、より小型化することが可能となる。
図5には、製造方法に係る他の例である第3実施例が示されており、これは、遮光壁を形成した後に透光性樹脂による封止を行う。即ち、図5に示されるように、遮光性樹脂層16を形成した後、発光素子−受光素子間の遮光性樹脂層16の上に、遮光性樹脂を積層することにより遮光壁27が形成され、その後、この遮光壁27の高さまでその側面部と遮光性樹脂層16の上に透光性樹脂を流し込むことで、発光・受光素子が透光性樹脂層18で封止される(特許文献2参照)。この第3実施例によれば、積層形成する遮光壁27の高さを、インターポーザ20上に直接積層して形成する場合と比較して、遮光性樹脂層16の厚さ分だけ低く形成すれば良いので、遮光壁27の幅が狭くなり、発光素子−受光素子間の距離を縮めることができ、フォトリフレクタの小型化が実現できる。
以上のように、本発明では、基板10の上に遮光性樹脂層16を形成し、その中に電極13やワイヤ15等の機能的な要素を封じ込めるので、従来ではデッドスペースとなっていた遮光壁17,27の直下の部分を有効に利用することができ、これによって、小型化が促進できることになる。
1,10…基板、 2…発光素子、
3…受光素子、 4,18…透光性樹脂層、
8,22,24…フォトリフレクタ、
13…上面の電極、 14…下面の電極、
15…ワイヤ、 16…遮光性樹脂層、
17,23,27…遮光壁、
20…インターポーザ。

Claims (3)

  1. 基板上の各電極を発光素子−受光素子間を結ぶ線に垂直な方向に並べ、これら基板上の各電極にそれぞれの電極がワイヤボンディングにて接続されて上記基板上に実装された発光素子及び受光素子と、
    この発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に形成された遮光性樹脂層と、
    上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に形成され、上記発光素子と受光素子との間の光を遮る遮光壁と、
    この遮光壁の側面部及び上記遮光性樹脂層の上部に形成され、上記発光素子及び受光素子を封止する透光性樹脂層と、を備えてなるフォトリフレクタ。
  2. 発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、
    この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、
    この遮光性樹脂層の上に上記発光素子及び受光素子を封止する透光性樹脂層を形成し、
    この透光性樹脂層の上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に上記遮光性樹脂層に達する溝を形成し、この溝に遮光性樹脂を流し込むことにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、
    上記工程の後、上記発光素子及び受光素子を1組毎に個片化するフォトリフレクタの製造方法。
  3. 発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、
    この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、
    上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に遮光性樹脂を積層することにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、
    この遮光壁の側面部及び上記遮光性樹脂層の上に、上記発光素子及び受光素子を封止する透光性樹脂層を形成し、
    上記工程の後、上記発光素子及び受光素子を1組毎に個片化するフォトリフレクタの製造方法。
JP2014236043A 2014-11-20 2014-11-20 フォトリフレクタ及びその製造方法 Active JP6450569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014236043A JP6450569B2 (ja) 2014-11-20 2014-11-20 フォトリフレクタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236043A JP6450569B2 (ja) 2014-11-20 2014-11-20 フォトリフレクタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016100448A JP2016100448A (ja) 2016-05-30
JP6450569B2 true JP6450569B2 (ja) 2019-01-09

Family

ID=56075522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014236043A Active JP6450569B2 (ja) 2014-11-20 2014-11-20 フォトリフレクタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6450569B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021192148A1 (ja) * 2020-03-26 2021-09-30

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931371B (zh) * 2019-11-25 2022-04-22 合肥速芯微电子有限责任公司 半导体装置及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152603A (ja) * 1991-11-28 1993-06-18 Sharp Corp 反射型光結合装置
JP2005217529A (ja) * 2004-01-27 2005-08-11 Mitsumi Electric Co Ltd 画像検出装置
JP5847644B2 (ja) * 2012-05-07 2016-01-27 アオイ電子株式会社 光源一体型光センサの製造方法
JP5855590B2 (ja) * 2012-05-07 2016-02-09 アオイ電子株式会社 光源一体型光センサ
US8994154B2 (en) * 2012-10-01 2015-03-31 Texas Instruments Incorporated Proximity sensor having light blocking structure in leadframe
WO2014054083A1 (ja) * 2012-10-05 2014-04-10 パイオニア株式会社 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法
JP6159560B2 (ja) * 2013-04-16 2017-07-05 新日本無線株式会社 光半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021192148A1 (ja) * 2020-03-26 2021-09-30
WO2021192148A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 回転角検出装置

Also Published As

Publication number Publication date
JP2016100448A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
US10008533B2 (en) Semiconductor package
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
CN102486425B (zh) 压力传感器及其组装方法
TWI657603B (zh) 半導體封裝裝置及其製造方法
US20090256222A1 (en) Packaging method of image sensing device
TWI683454B (zh) 半導體封裝結構
JP2004319530A (ja) 光半導体装置およびその製造方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
JP2005079536A (ja) 固体撮像装置の製造方法
JP2009239258A (ja) 光学デバイス及びその製造方法
JP2014099468A (ja) 半導体デバイスの製造方法および半導体デバイス
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
CN111477693A (zh) 光学芯片封装结构及其封装方法、光电装置
CN104377217A (zh) 图像传感器的封装件和图像传感器的封装方法
KR20220037069A (ko) 반도체 패키지 및 그 제조 방법
JP2016149386A (ja) 半導体装置、電子装置、及び半導体装置の製造方法
JP2011054794A (ja) 光学デバイス及びその製造方法
JP6450569B2 (ja) フォトリフレクタ及びその製造方法
JP2004363400A (ja) 半導体装置およびその製造方法
JP2013089717A (ja) Ledモジュール
US20110204465A1 (en) Optical device and method of manufacturing the device
TWI521740B (zh) Led封裝體及其製造方法
JP2010093285A (ja) 半導体装置の製造方法
CN212434647U (zh) 光学芯片封装结构及光电装置
JP5255950B2 (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6450569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250