JP6450569B2 - フォトリフレクタ及びその製造方法 - Google Patents
フォトリフレクタ及びその製造方法 Download PDFInfo
- Publication number
- JP6450569B2 JP6450569B2 JP2014236043A JP2014236043A JP6450569B2 JP 6450569 B2 JP6450569 B2 JP 6450569B2 JP 2014236043 A JP2014236043 A JP 2014236043A JP 2014236043 A JP2014236043 A JP 2014236043A JP 6450569 B2 JP6450569 B2 JP 6450569B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- emitting element
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000011347 resin Substances 0.000 claims description 78
- 229920005989 resin Polymers 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 58
- 238000007789 sealing Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000007788 liquid Substances 0.000 description 4
- 238000004382 potting Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
このような要求に応えて小型薄型化を実現するため、フォトリフレクタにおいては、非常に薄いプリント配線板を基板(インターポーザ)とし、その上に発光・受光素子をフリップチップボンディング等で実装することが行われている。
請求項3の発明に係るフォトリフレクタの製造方法は、発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に遮光性樹脂を積層することにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、この遮光壁の側面部及び上記遮光性樹脂層の上に、上記発光素子及び受光素子を封止する透光性樹脂層を形成し、上記工程の後、上記発光素子及び受光素子を1組毎に個片化することを特徴とする。
最後に、図3(e)の集合基板体をダイシングテープに貼り付け、ダイシングブレードを用いて個片化すれば、図1のフォトリフレクタ8が得られる。
このような配置・構成によれば、図1の構成に比べて発光素子−受光素子間の距離を縮めることができ、より小型化することが可能となる。
3…受光素子、 4,18…透光性樹脂層、
8,22,24…フォトリフレクタ、
13…上面の電極、 14…下面の電極、
15…ワイヤ、 16…遮光性樹脂層、
17,23,27…遮光壁、
20…インターポーザ。
Claims (3)
- 基板上の各電極を発光素子−受光素子間を結ぶ線に垂直な方向に並べ、これら基板上の各電極にそれぞれの電極がワイヤボンディングにて接続されて上記基板上に実装された発光素子及び受光素子と、
この発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に形成された遮光性樹脂層と、
上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に形成され、上記発光素子と受光素子との間の光を遮る遮光壁と、
この遮光壁の側面部及び上記遮光性樹脂層の上部に形成され、上記発光素子及び受光素子を封止する透光性樹脂層と、を備えてなるフォトリフレクタ。 - 発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、
この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、
この遮光性樹脂層の上に上記発光素子及び受光素子を封止する透光性樹脂層を形成し、
この透光性樹脂層の上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に上記遮光性樹脂層に達する溝を形成し、この溝に遮光性樹脂を流し込むことにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、
上記工程の後、上記発光素子及び受光素子を1組毎に個片化するフォトリフレクタの製造方法。 - 発光素子及び受光素子のそれぞれの電極が接続される基板上の各電極を、発光素子−受光素子間を結ぶ線に垂直な方向に並べ、この基板上の各電極に上記発光素子及び受光素子のそれぞれの電極がワイヤボンディングにて接続されて、集合基板上に上記発光素子及び受光素子の組を複数組実装し、
この各組の発光素子及び受光素子の側面の少なくとも相互に対向する面の一部が覆われる状態とし、かつ上記基板上の電極及びこの電極とボンディングワイヤとの接続部が埋没するように上記基板上に遮光性樹脂層を形成し、
上記発光素子と受光素子との間の上記基板上の電極が埋没する領域の上記遮光性樹脂層の上部であって、上記基板上の電極及び上記接続部の上部に遮光性樹脂を積層することにより上記発光素子と受光素子との間の光を遮る遮光壁を形成し、
この遮光壁の側面部及び上記遮光性樹脂層の上に、上記発光素子及び受光素子を封止する透光性樹脂層を形成し、
上記工程の後、上記発光素子及び受光素子を1組毎に個片化するフォトリフレクタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014236043A JP6450569B2 (ja) | 2014-11-20 | 2014-11-20 | フォトリフレクタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014236043A JP6450569B2 (ja) | 2014-11-20 | 2014-11-20 | フォトリフレクタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016100448A JP2016100448A (ja) | 2016-05-30 |
JP6450569B2 true JP6450569B2 (ja) | 2019-01-09 |
Family
ID=56075522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014236043A Active JP6450569B2 (ja) | 2014-11-20 | 2014-11-20 | フォトリフレクタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6450569B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021192148A1 (ja) * | 2020-03-26 | 2021-09-30 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110931371B (zh) * | 2019-11-25 | 2022-04-22 | 合肥速芯微电子有限责任公司 | 半导体装置及其制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152603A (ja) * | 1991-11-28 | 1993-06-18 | Sharp Corp | 反射型光結合装置 |
JP2005217529A (ja) * | 2004-01-27 | 2005-08-11 | Mitsumi Electric Co Ltd | 画像検出装置 |
JP5847644B2 (ja) * | 2012-05-07 | 2016-01-27 | アオイ電子株式会社 | 光源一体型光センサの製造方法 |
JP5855590B2 (ja) * | 2012-05-07 | 2016-02-09 | アオイ電子株式会社 | 光源一体型光センサ |
US8994154B2 (en) * | 2012-10-01 | 2015-03-31 | Texas Instruments Incorporated | Proximity sensor having light blocking structure in leadframe |
WO2014054083A1 (ja) * | 2012-10-05 | 2014-04-10 | パイオニア株式会社 | 半導体デバイス、これを備えた近接センサーおよび半導体デバイスの製造方法 |
JP6159560B2 (ja) * | 2013-04-16 | 2017-07-05 | 新日本無線株式会社 | 光半導体装置の製造方法 |
-
2014
- 2014-11-20 JP JP2014236043A patent/JP6450569B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021192148A1 (ja) * | 2020-03-26 | 2021-09-30 | ||
WO2021192148A1 (ja) * | 2020-03-26 | 2021-09-30 | 三菱電機株式会社 | 回転角検出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2016100448A (ja) | 2016-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008533B2 (en) | Semiconductor package | |
CN101159279A (zh) | 半导体摄像元件及其制法、半导体摄像元件模块及装置 | |
CN102486425B (zh) | 压力传感器及其组装方法 | |
TWI657603B (zh) | 半導體封裝裝置及其製造方法 | |
US20090256222A1 (en) | Packaging method of image sensing device | |
TWI683454B (zh) | 半導體封裝結構 | |
JP2004319530A (ja) | 光半導体装置およびその製造方法 | |
KR101579623B1 (ko) | 이미지 센서용 반도체 패키지 및 그 제조 방법 | |
JP2005079536A (ja) | 固体撮像装置の製造方法 | |
JP2009239258A (ja) | 光学デバイス及びその製造方法 | |
JP2014099468A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
WO2017208724A1 (ja) | 光学モジュール、モジュール及びその製造方法 | |
CN111477693A (zh) | 光学芯片封装结构及其封装方法、光电装置 | |
CN104377217A (zh) | 图像传感器的封装件和图像传感器的封装方法 | |
KR20220037069A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2016149386A (ja) | 半導体装置、電子装置、及び半導体装置の製造方法 | |
JP2011054794A (ja) | 光学デバイス及びその製造方法 | |
JP6450569B2 (ja) | フォトリフレクタ及びその製造方法 | |
JP2004363400A (ja) | 半導体装置およびその製造方法 | |
JP2013089717A (ja) | Ledモジュール | |
US20110204465A1 (en) | Optical device and method of manufacturing the device | |
TWI521740B (zh) | Led封裝體及其製造方法 | |
JP2010093285A (ja) | 半導体装置の製造方法 | |
CN212434647U (zh) | 光学芯片封装结构及光电装置 | |
JP5255950B2 (ja) | 光半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6450569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |