JP2014099468A - 半導体デバイスの製造方法および半導体デバイス - Google Patents

半導体デバイスの製造方法および半導体デバイス Download PDF

Info

Publication number
JP2014099468A
JP2014099468A JP2012249503A JP2012249503A JP2014099468A JP 2014099468 A JP2014099468 A JP 2014099468A JP 2012249503 A JP2012249503 A JP 2012249503A JP 2012249503 A JP2012249503 A JP 2012249503A JP 2014099468 A JP2014099468 A JP 2014099468A
Authority
JP
Japan
Prior art keywords
light
light receiving
semiconductor device
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012249503A
Other languages
English (en)
Inventor
Katsuhisa Hasegawa
勝久 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Pioneer Micro Technology Corp
Original Assignee
Pioneer Electronic Corp
Pioneer Micro Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp, Pioneer Micro Technology Corp filed Critical Pioneer Electronic Corp
Priority to JP2012249503A priority Critical patent/JP2014099468A/ja
Publication of JP2014099468A publication Critical patent/JP2014099468A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】十分な指向性を有する半導体デバイスを簡単に製造することができる半導体デバイスの製造方法および半導体デバイスを提供する。
【解決手段】パッケージ基板５１上にダイボンドおよびワイヤーボンドされた複数の受光素子５２を透明な封止樹脂５３で封止する封止工程と、受光素子５２同士の境界に沿って、封止樹脂５３に充填溝５７を形成する溝形成工程と、充填溝５７に、不透明な遮光樹脂５４を充填する樹脂充填工程と、を備え、充填溝５７は、開口部が溝底部に対し広い断面形状に形成されるものである。
【選択図】図２

Description

本発明は、発光素子および／または受光素子等の半導体光学素子をウェーハレベルパッケージングした後、個々に分割する半導体デバイスの製造方法および半導体デバイスに関するものである。
従来、この種の半導体デバイスの製造方法として、フレネルレンズ付きＬＥＤの製造方法が知られている（特許文献１参照）。
この製造方法は、集合基板の所定位置に複数個のＬＥＤチップをダイボンドし、金属細線をワイヤーボンドするＬＥＤ実装工程と、ＬＥＤチップを取り囲むように透明樹脂で樹脂成形体を形成する樹脂成形工程と、個々のＬＥＤを取り囲む枠部材となるべき所定の箇所に、樹脂成形体の表面から基板上面に達する深さの溝を形成するハーフダイシング工程と、溝に樹脂を流し込み硬化させて枠部材を形成する枠樹脂成形工程と、樹脂成形体の表面に別体で成形されたフレネルレンズを貼付するレンズ貼り付け工程と、枠樹脂成形体をダイシングラインに沿って単個のチップＬＥＤに分割するフルダイシング工程と、を備えている。この場合、ハーフダイシング工程では、幅広なダイシングブレードが用いられる一方、フルダイシング工程では、幅狭なダイシングブレードが用いられる。これにより、枠樹脂成形体の一部が、チップＬＥＤの枠部材となり、フレネルレンズとの協働により、ＬＥＤチップからの放射光に指向性を持たせ得るようにしている。
特開２００７−５９４９２号公報
このような、従来の半導体デバイスの製造方法では、溝が矩形断面のダイシングブレードにより形成されるため、チップＬＥＤ（デバイス）は、その枠部材が基板に直角に立設された形態となる。このため、枠部材の開口部と、基板上のボンディングエリアとが同じ大きさ（広さ）となり、フレネルレンズを設けないと、枠部材だけでは十分な指向性を持たせることができない問題がある。
また、発光素子（ＬＥＤ）に代えて、受光素子を設けたチップ部品（デバイス）や、発光素子および受光素子を並べて設けたチップ部品（デバイス）でも、十分な指向性を持たせることができないため、前者では光効率が悪化し、後者では、受光素子へのノイズ光の遮蔽が不十分となることが想定される。
本発明は、十分な指向性を有する半導体デバイスを簡単に製造することができる半導体デバイスの製造方法および半導体デバイスを提供することを課題としている。
本発明の半導体デバイスの製造方法は、パッケージ基板上にダイボンドおよびワイヤーボンドされた複数の半導体光学素子を透光性の封止樹脂で封止する封止工程と、半導体光学素子同士の境界に沿って、封止樹脂に充填溝を形成する溝形成工程と、充填溝に、非透光性の遮光樹脂を充填する樹脂充填工程と、を備え、充填溝は、開口部が溝底部に対し広い断面形状に形成されることを特徴とする。
この場合、境界に沿って、半導体光学素子単位でフルダイシングを行うダイシング工程を、更に備えることが好ましい。
これらの構成によれば、封止樹脂に半導体光学素子同士の境界に沿って充填溝を形成すると共に、この充填溝に遮光樹脂を充填することで、半導体光学素子の周囲に、遮光樹脂による遮光壁を簡単に作り込むことができる。また、充填溝が、開口部が溝底部に対し広い断面形状に形成されるため、透光性の封止樹脂は、半導体光学素子およびそのボンディングワイヤーを包含した状態で、開口部側を狭く形成することができる。すなわち、遮光樹脂を、封止樹脂に対しオーバーハングするようなあり溝形状に、簡単に形成することができる。そして、遮光樹脂をあり溝形状とすることで、半導体デバイスに、レンズ等の追加部材を必要とすることなく、十分な指向性を持たせることができる。
なお、「パッケージ基板」は、リードフレームを含む概念である。また、遮光樹脂は、封止樹脂に対しあり溝形状（オーバーハング）となる限りにおいて、その形状は任意である。
また、半導体光学素子が、受光素子、発光素子、および受光素子と発光素子とを対とした受発光素子、のいずれかであることが好ましい。
この構成によれば、十分な指向性を持った受光素子のデバイス、発光素子のデバイスおよび受発光素子のデバイスのいずれかを簡単に製造することができる。受光素子のデバイスを、例えばこれをセンシングに用いた場合には、検出光のみを効率良く取り込むことができると共に、ノイズ光を極力遮光することができる。また、発光素子のデバイスを、例えばこれをセンシングに用いた場合には、指向性を有する検出光を放射することができると共に、放射光を効率良く取り出すことができる。さらに、受発光素子のデバイスを、例えばこれをセンシングに用いた場合には、放射光を効率良く取り出すことができると共に、ノイズ光を極力遮光することができる。また、発光素子から受光素子への光（ノイズ光）の回り込みも、有効に防止することができる。
一方、充填溝は、断面逆台形状であることが好ましい。
この場合、溝形成工程では、研削刃が断面台形状に形成されたダイシングブレードによるハーフダイシングにより、充填溝を形成することが好ましい。
この構成によれば、半導体光学素子同士の境界に沿ってハーフダイシングを行うだけで、断面逆台形状の充填溝を簡単に形成することができる。すなわち、封止樹脂に対し断面逆台形状（あり溝形状）となる遮光樹脂の部分を、簡単に形成することができる。
また、充填溝は、断面「Ｔ」字状であることが好ましい。
この場合、溝形成工程は、研削刃が断面矩形状の第１のダイシングブレードによるハーフダイシングにより、断面「Ｔ」字状の水平片に相当する浅溝を形成すると共に、研削刃が断面矩形状の第２のダイシングブレードによるハーフダイシングにより、断面「Ｔ」字状の垂直片に相当する深溝を形成することが好ましい。
この構成によれば、半導体光学素子同士の境界に沿ってハーフダイシングを行うだけで、断面「Ｔ」字状の充填溝を簡単に形成することができる。すなわち、封止樹脂に対しあり溝形状となる遮光樹脂の部分を、簡単に形成することができる。
さらに、溝形成工程では、溝底部が、パッケージ基板に達するように充填溝を形成することが好ましい。
この構成によれば、パッケージ基板と遮光樹脂との境界部分からの光漏れ等を防止することができ、半導体光学素子を、あり溝形状の遮光壁で完璧に囲繞することができる。
また、封止工程および樹脂充填工程が、ポッティングで行われることが好ましい。
この構成によれば、十分な指向性を有する半導体デバイスを、簡単な製造設備により製造することができる。これは、カスタマイズされた半導体デバイスの製造方法として好適である。
本発明の半導体デバイスは、請求項２に記載の半導体デバイスの製造方法により製造されたことを特徴とする。
この場合、半導体光学素子が、受光素子、発光素子、および受光素子と発光素子とを対とした受発光素子、のいずれかであることが好ましい。
これらの構成によれば、半導体光学素子が受光素子の場合、受光において十分な指向性を持たせることができると共に、ノイズ光を適切に遮光することができる半導体デバイスを、簡単に製造することができる。また、半導体光学素子が発光素子の場合、放射光に十分な指向性を持たせることができると共に、放射光を効率良く取り出すことができる半導体デバイスを、簡単に製造することができる。さらに、半導体光学素子が受発光素子の場合、放射光を効率良く取り出すことができると共に、ノイズ光を極力遮光することができる半導体デバイスを、また発光素子から受光素子への光（ノイズ光）の回り込みを、有効に防止することができる半導体デバイスを、簡単に製造することができる。
第１実施形態に係る受光デバイスの断面図である。 第１実施形態に係る受光デバイスの製造方法を表した説明図である。 第２実施形態に係る受光デバイスの断面図である。 第２実施形態に係る受光デバイスの製造方法を表した説明図である。 実施形態に係る発光デバイスの説明図である。 実施形態に係る受発光デバイスの説明図である。
以下、添付の図面を参照して、本発明の一実施形態に係る半導体デバイスの製造方法および半導体デバイスを適用した、半導体受光デバイス、半導体発光デバイス、半導体受発光デバイスおよびこれら半導体デバイスの製造方法について説明する。これら半導体デバイスは、例えば、携帯端末（スマートフォン）に搭載され、通話中か否かを検出する近接センサーとして用いられる。このため、これら半導体デバイスは、Ｓ／Ｎ比を高めるべく十分な指向性を有する構造となっている。
図１は、第１実施形態に係る半導体受光デバイス（以下、「受光デバイス」と言う）の断面図である。同図に示すように、この受光デバイス１０Ａは、基板フレームやリードフレーム（実施形態のものは、基板フレーム）から成るパッケージ基板５１と、パッケージ基板５１上に実装したチップ構成の受光素子５２と、パッケージ基板５１上において、受光素子５２を封止する透光性の封止樹脂５３と、パッケージ基板５１上において、受光素子５２を囲繞しノイズ光を遮光する遮光樹脂５４と、を備えている。
パッケージ基板５１（基板フレーム）は、ガラスエポキシや有機材料の基板で構成されており、その表面には、接着剤等により受光素子５２がダイボンドされている。受光素子５２は、フォトダイオード等のチップで構成されている。そして、受光素子５２の電極パッドとパッケージ基板５１上の配線パターン（ランド）とは、ボンディングワイヤー５５（金線、銅線、パラジューム被覆した銅線、アルミニウム線等）で接続されている。なお、フォトダイオードに代えて、フォトトランジスタを用いてもよい。
封止樹脂５３は、透明（可視光や赤外光に対し透明）なエポキシ系樹脂やシリコン系樹脂等で構成されており、受光素子５２およびボンディングワイヤー５５を覆っている（封止）。具体的には、封止樹脂５３は、パッケージ基板５１上の受光素子５２およびボンディングワイヤー５５を封止すると共に、全体としてパッケージ基板５１側が広く表面側が狭い四角錐台形状に形成されている。すなわち、封止樹脂５３は、十分な指向性を持たせるべく、受光素子５２およびボンディングワイヤー５５を包含するパッケージ基板５１側が広く、受光開口部５６側が狭くなるように形成されている。詳細は後述するが、封止樹脂５３は、遮光樹脂５４と同じ高さとなるようにポッティングにより形成されている。
遮光樹脂５４は、不透明（可視光や赤外光に対し不透明）なエポキシ系樹脂やシリコン系樹脂等で構成されており、四角錐台形状の封止樹脂５３の四周を囲むような枠状に形成されている。具体的には、遮光樹脂５４は、内側の四面が封止樹脂５３と相補的形状に形成され、受光素子５２に対しオーバーハングするようなあり溝形状に形成されている。すなわち、遮光樹脂５４の内側の四面は、表面側において、封止樹脂５３と協働して狭い受光開口部５６を構成している。したがって、受光素子５２には、遮光樹脂５４により絞り込まれた受光開口部５６（封止樹脂５３の頂部）からのみ、光が入射する。なお、この場合も、遮光樹脂５４は、後述するようにポッティングにより形成されている。
次に、図２を参照して、このように構成された第１実施形態に係る受光デバイス１０Ａの製造方法について説明する。なお、この製造方法では、その樹脂封止５３において、いわゆるウェーハレベルパッケージとしており、最終的に個々の受光デバイス１０Ａとなるようにダイシングされる。
この製造方法は、パッケージ基板５１（同図（ａ））に複数の受光素子５２をマトリクス状にダイボンドするダイボンド工程（同図（ｂ））と、ダイボンド工程の後、各受光素子５２をワイヤーボンドするワイヤーボンド工程（同図（ｃ））と、ワイヤーボンド工程の後、パッケージ基板５１上の複数の受光素子５２を、封止樹脂５３により一括して封止する封止工程（同図（ｄ））と、封止工程の後、受光素子５２同士の境界に沿って、封止樹脂５３に充填溝５７を形成する溝形成工程（同図（ｅ））と、この充填溝５７に、遮光樹脂５４を充填する樹脂充填工程（同図（ｆ）および（ｇ））と、樹脂充填工程の後、ウェーハを個々の受光デバイス１０Ａに分断するダイシング工程（同図（ｈ））と、を備えている。
図２（ｂ）のダイボンド工程では、既知のダイボンディング装置を用い、各受光素子５２を、パッケージ基板５１上の所定の位置に接着剤等によりダイボンド（チップ・マウント）する。
図２（ｃ）のワイヤーボンド工程では、既知のワイヤーボンディング装置を用い、例えばボールボンディング方式で、各受光素子５２をワイヤーボンドする。
図２（ｄ）の封止工程では、パッケージ基板５１の表面全域に封止樹脂５３のポッティングを行う。言うまでもないが、このポッティングでは、封止樹脂５３に受光素子５２およびボンディングワイヤー５５が埋没する深さとする。その後、ポッティングした封止樹脂５３を、オーブン加熱等により硬化させる。
図２（ｅ）の溝形成工程では、既知のダイサを用い、研削刃７１ａが断面台形状（逆台形状）に形成された台形溝用のダイシングブレード７１によりハーフダイシングを行って、充填溝５７を形成する。具体的には、受光素子５２同士の境界となるダイシングラインに沿って、台形溝用のダイシングブレード７１により、縦横にハーフダイシングを行う。また、この場合のハーフダイシングは、パッケージ基板５１に達する深さとする（パッケージ基板５１の表面が研削されても可）。
この充填溝５７は、後述するように遮光樹脂５４を画成するものであり、ダイシングブレード７１（の研削刃７１ａ）に倣って、断面逆台形状に形成される。また、充填溝５７の形成により、封止樹脂５３は断面台形状となる。なお、この台形溝用のダイシングブレード７１により、遮光樹脂５４の内面の傾斜角度が確定するため、予めこの傾斜角度（ひいては、受光開口部５６の大きさ ）を考慮して、ダイシングブレード７１を製作することとなる。もっとも、台形溝用のダイシングブレード７１は、完全な断面台形状である必要はなく、両辺が断面円弧状等であってもよい。
図２（ｆ）（ｇ）の樹脂充填工程では、ディスペンサ７２を用い、形成した充填溝５７に遮光樹脂５４をポッティングする。このポッティングは、封止樹脂５３と同じ高さとなるように行い（充填）、ポッティング後、オーブン加熱等によりこれを硬化させて、遮光樹脂５４を形成する。これにより、縦横のダイシングラインに沿って、断面逆台形状の遮光樹脂５４が形成される。
図２（ｈ）のダイシング工程では、既知のダイサを用い、受光デバイス１０Ａをマトリクス状に作り込んだウェーハを、ダイシングブレード７３で縦横に分断（フルダイシング）し、個々の受光デバイス１０Ａを切り出す。これにより、個々の受光デバイス１０Ａにおいて、断面逆台形状の遮光樹脂５４の部分が半割となって、受光素子５２およびボンディングワイヤー５５をあり溝の形状で囲繞する形態となる。
このように、第１実施形態の受光デバイス１０Ａの製造方法では、封止樹脂５３に縦横の充填溝５７を形成すると共に、この充填溝５７に遮光樹脂５４を充填することで、受光素子５２の周囲に、遮光壁となる遮光樹脂５４を簡単に作り込むことができる。しかも、充填溝５７が断面逆台形状に形成されるため、これに対応する透明な封止樹脂５３は、受光素子５２およびボンディングワイヤー５５を包含した状態で、受光開口部５６を狭く形成することができる。すなわち、遮光樹脂５４を、封止樹脂５３に対しオーバーハングするようなあり溝形状に、簡単に形成することができる。また、遮光樹脂５４をあり溝形状とすることで、受光デバイス１０Ａに、レンズ等を付加することなく十分な指向性を持たせることができると共に、不要なノイズ光を遮蔽することができる。
図３は、第２実施形態に係る受光デバイス１０Ｂの断面図であり、以下、主に第１実施形態の受光デバイス１０Ａと異なる部分について説明する。同図に示すように、第２実施形態の受光デバイス１０Ｂは、第１実施形態と同様のパッケージ基板５１および受光素子５２と、受光素子５２を封止する透光性の封止樹脂５３と、受光素子５２を囲繞してノイズ光を遮光する遮光樹脂５４と、を備えている。
この場合の封止樹脂５３は、パッケージ基板５１上の受光素子５２およびボンディングワイヤー５５を封止すると共に、全体としてパッケージ基板５１側が広く表面側が狭い凸形状に形成されている。これに対応して、遮光樹脂５４は、断面逆「Ｌ」字状の部位を、間隙を存して対向させた断面形状、すなわち内側が封止樹脂５３と相補的形状に形成されている。これにより、遮光樹脂５４は、受光素子５２に対しオーバーハングするようなあり溝形状となる。したがって、受光素子５２に入射する光は、遮光樹脂５４により絞り込まれた受光開口部５６（封止樹脂５３の頂部）からのみ入射する。なお、遮光樹脂５４の厚みは、遮光機能が損なわれないように、０．１ｍｍ厚以上とすることが好ましい。
次に、図４を参照して、このように構成された第２実施形態に係る受光デバイス１０Ｂの製造方法について、主に第１実施形態と異なる部分について説明する。
この場合も、第１実施形態と同様に、パッケージ基板５１（同図（ａ））に複数の受光素子５２をダイボンドするダイボンド工程（同図（ｂ））と、各受光素子５２をワイヤーボンドするワイヤーボンド工程（同図（ｃ））と、パッケージ基板５１上の複数の受光素子５２を、封止樹脂５３により封止する封止工程（同図（ｄ））と、受光素子５２同士の境界に沿って、封止樹脂５３に充填溝５７を形成する溝形成工程（同図（ｅ）および（ｆ））と、充填溝５７に、遮光樹脂５４を充填する樹脂充填工程（同図（ｇ）および（ｈ））と、ウェーハを個々の受光デバイス１０Ｂに分断するダイシング工程（同図（ｉ））と、を備えている。
但し、この場合の溝形成工程は、封止樹脂５３に、断面「Ｔ」字状の水平片に相当する浅溝５７ａを形成する浅溝形成工程（同図（ｅ））と、断面「Ｔ」字状の垂直片に相当する深溝５７ｂを形成する深溝形成工程（同図（ｆ））と、を有している。
図４（ｅ）の浅溝形成工程では、研削刃７５ａが、幅広であって断面矩形状の第１のダイシングブレード７５により、ハーフダイシングを行って、封止樹脂５３に浅溝５７ａ（充填溝５７の一部）を形成する。具体的には、受光素子５２同士の境界となるダイシングラインに沿って、矩形溝用の第１のダイシングブレード７５により、縦横に浅くハーフダイシングを行う。
図４（ｆ）の深溝形成工程では、研削刃７６ａが幅狭であって断面矩形状の第２のダイシングブレード７６により、ハーフダイシングを行って、封止樹脂５３に深溝５７ｂ（充填溝５７の一部）を形成する。具体的には、受光素子５２同士の境界となるダイシングラインに沿って、矩形溝用の第２のダイシングブレード７６により、縦横に深くハーフダイシングを行う。また、このハーフダイシングは、パッケージ基板５１に達する深さとする（パッケージ基板５１の表面が研削されても可）。
このように、浅溝形成工程および深溝形成工程から成る溝形成工程により、封止樹脂５３に、縦横のダイシングラインに沿った断面「Ｔ」字状の充填溝５７が形成される。この充填溝５７は、断面「Ｔ」字状の水平片の部分が幅狭で垂直片の部分が幅広の断面「Ｔ」字状の形態となる。なお、深溝形成工程を先に、浅溝形成工程を後に実施してもよい。また、充填溝５７は、ほぼ断面「Ｔ」字状であればよく、例えば最終的に遮光樹脂５４と封止樹脂５３とが接する面が、傾斜面や湾曲面となってもよい。
続く樹脂充填工程（同図（ｇ）および（ｈ））では、第１実施形態と同様に、充填溝５７にポッティングを行って、縦横のダイシングラインに沿った断面「Ｔ」字状の遮光樹脂５４を形成する。そして、ダイシング工程（同図（ｉ））では、受光デバイス１０Ｂを作り込んだウェーハを、ダイシングブレード７３で縦横に分断（フルダイシング）し、個々の受光デバイス１０Ｂを得る。これにより、個々の受光デバイス１０Ｂにおいて、断面「Ｔ」字状の遮光樹脂５４の部分が半割となって、受光素子５２およびボンディングワイヤー５５をあり溝の形状で囲繞する形態となる。
このように、第２実施形態の受光デバイス１０Ｂの製造方法でも、第１実施形態と同様に、受光素子５２の周囲に、遮光壁となるあり溝形状の遮光樹脂５４を簡単に作り込むことができる。また、受光デバイス１０Ｂに十分な指向性を持たせることができると共に、不要なノイズ光を遮蔽することができる。
図５は、実施形態に係る半導体発光デバイス（以下、「発光デバイス」と言う）の断面図である。図５（ａ）の発光デバイス２０Ａは、第１実施形態の受光デバイス１０Ａ（図１参照）に対応するものであり、この場合には、パッケージ基板５１上に受光素子５２に代えて、発光素子６１がチップ・マウントされている。そして、この発光デバイス２０Ａにおいて、その封止樹脂５３や遮光樹脂５４は、第１実施形態の受光デバイス１０Ａと同様の形態を有している。よって、ここでは、構造の詳細な説明は省略するが、この場合の遮光樹脂５４は、狭い発光開口部６２を形成し、指向性を有する光を放射する機能と、放射光を効率良く取り出す機能とを奏する。
また、図５（ａ）の発光デバイス２０Ａの製造方法は、第１実施形態の受光デバイス１０Ａの製造方法（図２参照）と同様である。よって、製造方法の詳細な説明は省略するが、この場合には、ダイボンド工程（図２（ｂ））において、発光素子６１をチップ・マウントする。
同様に、図５（ｂ）の発光デバイス２０Ｂは、第２実施形態の受光デバイス１０Ｂ（図３参照）に対応するものであり、この場合にも、受光素子５２ではなく発光素子６１がチップ・マウントされている。そして、この発光デバイス２０Ｂにおいても、その封止樹脂５３や遮光樹脂５４は、第２実施形態の受光デバイス１０Ｂと同様の形態を有している。但し、遮光樹脂５４は、狭い発光開口部６２を形成している。また、図５（ｂ）の発光デバイス２０Ｂの製造方法は、第２実施形態の受光デバイス１０Ｂの製造方法（図４参照）と同様である。よって、ここでは、構造や製造方法の詳細な説明は省略する。
このような発光デバイス２０Ａ，２０Ｂの製造方法でも、封止樹脂５３に縦横の充填溝５７を形成すると共に、この充填溝５７に遮光樹脂５４を充填することで、発光素子６１の周囲に、遮光壁となるあり溝形状の遮光樹脂５４を簡単に作り込むことができる。すなわち、遮光樹脂５４を、封止樹脂５３に対しオーバーハングするようなあり溝形状に、簡単に形成することができる。また、発光デバイス２０Ａ，２０Ｂに十分な指向性を持たせることができると共に、発光素子６１からの放射光を効率良く取り出すことができる。
図６は、実施形態に係る半導体受発光デバイス（以下、「受発光デバイス」と言う）の断面図である。図６（ａ）の受発光デバイス３０Ａは、図１の受光デバイス１０Ａ（第１実施形態）と、図５（ａ）の発光デバイス２０Ａと、を一体化して構成されている。この場合の封止樹脂５３は、受光素子５２および発光素子６１にそれぞれ対応して設けられ、同様に遮光樹脂５４も、受光素子５２および発光素子６１にそれぞれ対応して設けられている。但し、受光素子５２と発光素子６１との境界部分おいて、遮光樹脂５４およびパッケージ基板５１は一体化されている。
この受発光デバイス３０Ａの製造方法では、ダイボンド工程（図２（ｂ）参照）において、隣り合う受光素子５２と発光素子６１とを対とすべく、これら素子５２，６１を交互にチップ・マウントする。また、ダイシング工程（図２（ｈ）参照）において、隣り合う受光デバイス１０Ａと発光デバイス２０Ａとが対となる（個々の受発光デバイス３０Ａとなる）ように、ダイシングを行う。
同様に、図６（ｂ）の受発光デバイス３０Ｂは、図３の受光デバイス１０Ｂ（第２実施形態）と、図５（ｂ）の発光デバイス２０Ｂと、を一体化して構成されている。この場合も、封止樹脂５３は、受光素子５２および発光素子６１にそれぞれ対応して設けられ、同様に遮光樹脂５４も、受光素子５２および発光素子６１にそれぞれ対応して設けられている。但し、受光素子５２と発光素子６１との境界部分おいて、遮光樹脂５４およびパッケージ基板５１は一体化されている。
この受発光デバイス３０Ｂの製造方法でも、ダイボンド工程（図４（ｂ）参照）において、隣り合う受光素子５２と発光素子６１とを対とすべく、これら素子を交互にチップ・マウントする。また、ダイシング工程（図４（ｉ）参照）において、隣り合う受光デバイス１０Ｂと発光デバイス２０Ｂとが対となる（個々の受発光デバイス３０Ｂとなる）ように、ダイシングを行う。
このような受発光デバイス３０Ａ，３０Ｂでも、封止樹脂５３に縦横の充填溝５７を形成すると共に、この充填溝５７に遮光樹脂５４を充填することで、受光素子５２および発光素子６１の周囲に、それぞれあり溝形状の遮光樹脂５４を簡単に作り込むことができる。また、受光素子５２側および発光素子６１側にそれぞれ十分な指向性を持たせることができる。さらに、受光素子５２側では不要なノイズ光を遮蔽することができる一方、発光素子６１側では放射光を効率良く取り出すことができる。さらに、受光素子５２と発光素子６１との相互間において、光の回り込みを極力少なくすることができる。
なお、本発明の半導体デバイスの製造方法は、スマートフォン（携帯端末）の近接センサー以外の各種光センサやＬＥＤ等の半導体部品にも適用可能である。
１０Ａ，１０Ｂ 受光デバイス、２０Ａ，２０Ｂ 発光デバイス、３０Ａ，３０Ｂ 受発光デバイス、５１ パッケージ基板、５２ 受光素子、５３ 封止樹脂、５４ 遮光樹脂、５５ ボンディングワイヤー、５６ 受光開口部、５７ 充填溝、５７ａ 浅溝、５７ｂ 深溝、６１ 発光素子、６２ 発光開口部、７１ 台形溝用のダイシングブレード、７１ａ 研削刃、７３ ダイシングブレード、７５ 第１のダイシングブレード、７５ａ 研削刃、７６ 第２のダイシングブレード、７６ａ 研削刃、

Claims (11)

  1. パッケージ基板上にダイボンドおよびワイヤーボンドされた複数の半導体光学素子を透光性の封止樹脂で封止する封止工程と、
    前記半導体光学素子同士の境界に沿って、前記封止樹脂に充填溝を形成する溝形成工程と、
    前記充填溝に、非透光性の遮光樹脂を充填する樹脂充填工程と、を備え、
    前記充填溝は、開口部が溝底部に対し広い断面形状に形成されることを特徴とする半導体デバイスの製造方法。
  2. 前記境界に沿って、前記半導体光学素子単位でフルダイシングを行うダイシング工程を、更に備えたことを特徴とする請求項１に記載の半導体デバイスの製造方法。
  3. 前記半導体光学素子が、受光素子、発光素子、および受光素子と発光素子とを対とした受発光素子、のいずれかであることを特徴とする請求項１または２に記載の半導体デバイスの製造方法。
  4. 前記充填溝は、断面逆台形状であることを特徴とする請求項１ないし３のいずれかに記載の半導体デバイスの製造方法。
  5. 前記溝形成工程では、
    研削刃が断面台形状に形成されたダイシングブレードによるハーフダイシングにより、前記充填溝を形成することを特徴とする請求項４に記載の半導体デバイスの製造方法。
  6. 前記充填溝は、断面「Ｔ」字状であることを特徴とする請求項１ないし３のいずれかに記載の半導体デバイスの製造方法。
  7. 前記溝形成工程では、
    研削刃が断面矩形状の第１のダイシングブレードによるハーフダイシングにより、断面「Ｔ」字状の水平片に相当する浅溝を形成すると共に、
    研削刃が断面矩形状の第２のダイシングブレードによるハーフダイシングにより、断面「Ｔ」字状の垂直片に相当する深溝を形成することを特徴とする請求項６に記載の半導体デバイスの製造方法。
  8. 前記溝形成工程では、
    前記溝底部が、前記パッケージ基板に達するように前記充填溝を形成することを特徴とする請求項１ないし７のいずれかに記載の半導体デバイスの製造方法。
  9. 前記封止工程および前記樹脂充填工程が、ポッティングで行われることを特徴とする請求項１ないし８のいずれかに記載の半導体デバイスの製造方法。
  10. 請求項２に記載の半導体デバイスの製造方法により製造されたことを特徴とする半導体デバイス。
  11. 前記半導体光学素子が、受光素子、発光素子、および受光素子と発光素子とを対とした受発光素子、のいずれかであることを特徴とする請求項１０に記載の半導体デバイス。
JP2012249503A 2012-11-13 2012-11-13 半導体デバイスの製造方法および半導体デバイス Pending JP2014099468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249503A JP2014099468A (ja) 2012-11-13 2012-11-13 半導体デバイスの製造方法および半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249503A JP2014099468A (ja) 2012-11-13 2012-11-13 半導体デバイスの製造方法および半導体デバイス

Publications (1)

Publication Number Publication Date
JP2014099468A true JP2014099468A (ja) 2014-05-29

Family

ID=50941259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249503A Pending JP2014099468A (ja) 2012-11-13 2012-11-13 半導体デバイスの製造方法および半導体デバイス

Country Status (1)

Country Link
JP (1) JP2014099468A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167572A (ja) * 2015-03-02 2016-09-15 豊田合成株式会社 発光装置
CN105977249A (zh) * 2016-07-12 2016-09-28 希睿（厦门）科技有限公司 实现超薄环境光与接近传感器的晶圆级封装的改进方法及其封装
CN106024649A (zh) * 2016-07-12 2016-10-12 希睿（厦门）科技有限公司 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
JP2016213307A (ja) * 2015-05-07 2016-12-15 新日本無線株式会社 反射型センサ装置及びその製造方法
JP2017130585A (ja) * 2016-01-21 2017-07-27 浜松ホトニクス株式会社 受光モジュール及び光学モジュールの製造方法
WO2017126160A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 Ｌｅｄ表示パネル、ｌｅｄ表示装置およびｌｅｄ表示パネルの製造方法
EP3223317A1 (en) * 2016-03-21 2017-09-27 Pepperl + Fuchs GmbH Optocoupler
KR20180035563A (ko) * 2016-09-29 2018-04-06 (주)에이피텍 광원 유닛 및 이의 제조 방법
WO2019021874A1 (ja) * 2017-07-28 2019-01-31 パイオニア株式会社 電磁波検出装置
JP2019071414A (ja) * 2017-10-06 2019-05-09 浜松ホトニクス株式会社 光検出装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187740A (ja) * 1997-09-04 1999-03-30 Stanley Electric Co Ltd 面実装部品の形成方法
JP2004071734A (ja) * 2002-08-05 2004-03-04 New Japan Radio Co Ltd 受発光素子の製造方法
JP2004125722A (ja) * 2002-10-07 2004-04-22 Hitachi Medical Corp 放射線検出器及びこれを用いたｘ線ｃｔ装置
JP2007201360A (ja) * 2006-01-30 2007-08-09 Citizen Electronics Co Ltd フォトリフレクタ装置
JP2010045107A (ja) * 2008-08-11 2010-02-25 New Japan Radio Co Ltd 光半導体装置の製造方法
JP2010123620A (ja) * 2008-11-17 2010-06-03 Stanley Electric Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187740A (ja) * 1997-09-04 1999-03-30 Stanley Electric Co Ltd 面実装部品の形成方法
JP2004071734A (ja) * 2002-08-05 2004-03-04 New Japan Radio Co Ltd 受発光素子の製造方法
JP2004125722A (ja) * 2002-10-07 2004-04-22 Hitachi Medical Corp 放射線検出器及びこれを用いたｘ線ｃｔ装置
JP2007201360A (ja) * 2006-01-30 2007-08-09 Citizen Electronics Co Ltd フォトリフレクタ装置
JP2010045107A (ja) * 2008-08-11 2010-02-25 New Japan Radio Co Ltd 光半導体装置の製造方法
JP2010123620A (ja) * 2008-11-17 2010-06-03 Stanley Electric Co Ltd 半導体装置の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167572A (ja) * 2015-03-02 2016-09-15 豊田合成株式会社 発光装置
JP2016213307A (ja) * 2015-05-07 2016-12-15 新日本無線株式会社 反射型センサ装置及びその製造方法
EP3407396A4 (en) * 2016-01-19 2019-01-02 Mitsubishi Electric Corporation Led display panel, led display apparatus, and method for manufacturing led display panel
RU2691128C1 (ru) * 2016-01-19 2019-06-11 Мицубиси Электрик Корпорейшн Способ производства панели светодиодного дисплея
US10403802B2 (en) 2016-01-19 2019-09-03 Mitsubishi Electric Corporation Method for manufacturing LED display panel
WO2017126160A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 Ｌｅｄ表示パネル、ｌｅｄ表示装置およびｌｅｄ表示パネルの製造方法
JPWO2017126160A1 (ja) * 2016-01-19 2018-04-12 三菱電機株式会社 Ｌｅｄ表示パネル、ｌｅｄ表示装置およびｌｅｄ表示パネルの製造方法
KR20180103931A (ko) * 2016-01-21 2018-09-19 하마마츠 포토닉스 가부시키가이샤 수광 모듈 및 광학 모듈의 제조 방법
KR102606362B1 (ko) * 2016-01-21 2023-11-27 하마마츠 포토닉스 가부시키가이샤 수광 모듈 및 수광 모듈의 제조 방법
JP2017130585A (ja) * 2016-01-21 2017-07-27 浜松ホトニクス株式会社 受光モジュール及び光学モジュールの製造方法
EP3223317A1 (en) * 2016-03-21 2017-09-27 Pepperl + Fuchs GmbH Optocoupler
CN105977249A (zh) * 2016-07-12 2016-09-28 希睿（厦门）科技有限公司 实现超薄环境光与接近传感器的晶圆级封装的改进方法及其封装
CN106024649A (zh) * 2016-07-12 2016-10-12 希睿（厦门）科技有限公司 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
KR101990869B1 (ko) * 2016-09-29 2019-09-30 (주)에이피텍 광원 유닛 및 이의 제조 방법
KR20180035563A (ko) * 2016-09-29 2018-04-06 (주)에이피텍 광원 유닛 및 이의 제조 방법
WO2019021874A1 (ja) * 2017-07-28 2019-01-31 パイオニア株式会社 電磁波検出装置
JPWO2019021874A1 (ja) * 2017-07-28 2020-07-30 パイオニア株式会社 電磁波検出装置
US11047732B2 (en) 2017-07-28 2021-06-29 Pioneer Corporation Electromagnetic wave detection device
JP7202127B2 (ja) 2017-10-06 2023-01-11 浜松ホトニクス株式会社 光検出装置
JP2023038206A (ja) * 2017-10-06 2023-03-16 浜松ホトニクス株式会社 光検出装置
US11652120B2 (en) 2017-10-06 2023-05-16 Hamamatsu Photonics K.K. Light detection device
JP2019071414A (ja) * 2017-10-06 2019-05-09 浜松ホトニクス株式会社 光検出装置
US11929378B2 (en) 2017-10-06 2024-03-12 Hamamatsu Photonics K.K. Light detection device

Similar Documents

Publication Publication Date Title
JP2014099468A (ja) 半導体デバイスの製造方法および半導体デバイス
CN106469660B (zh) 具有光学树脂透镜的模制测距和接近度传感器
TWI657603B (zh) 半導體封裝裝置及其製造方法
US20140021491A1 (en) Multi-compound molding
CN100452450C (zh) 光学表面安装技术封装件
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
KR101488451B1 (ko) 멀티칩 ｌｅｄ 패키지
TW201715695A (zh) 晶圓級光電子器件封裝及其製造方法
US9134421B2 (en) Substrate wafer with optical electronic package
US20150330772A1 (en) Proximity Sensor Having a Daughterboard-Mounted Light Detector
TW201344978A (zh) 發光二極體製造方法
KR20120084553A (ko) 발광소자의 패키지 및 그 제조방법과 리드 프레임
JP2016115897A (ja) 発光装置及びその製造方法
JP2016149386A (ja) 半導体装置、電子装置、及び半導体装置の製造方法
US8907369B2 (en) Optoelectronic semiconductor component
CN106952899B (zh) 光学模块及其制造方法
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
KR20090073598A (ko) Ｌｅｄ 패키지
JP5164733B2 (ja) 光半導体装置およびその製造方法
JP6572938B2 (ja) 発光装置と発光装置の製造方法
KR20150111222A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP6450569B2 (ja) フォトリフレクタ及びその製造方法
JP2017092352A (ja) 受発光装置および受発光装置の製造方法
TW202135412A (zh) 雷射封裝結構
JP2013065717A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307